CN107465394A - 放大电路及多路嵌套式密勒放大电路 - Google Patents

放大电路及多路嵌套式密勒放大电路 Download PDF

Info

Publication number
CN107465394A
CN107465394A CN201710408306.4A CN201710408306A CN107465394A CN 107465394 A CN107465394 A CN 107465394A CN 201710408306 A CN201710408306 A CN 201710408306A CN 107465394 A CN107465394 A CN 107465394A
Authority
CN
China
Prior art keywords
circuit
amplifying circuit
electric capacity
lead
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710408306.4A
Other languages
English (en)
Other versions
CN107465394B (zh
Inventor
杉浦正
杉浦正一
津崎敏之
椎根雄寿
藤村学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN107465394A publication Critical patent/CN107465394A/zh
Application granted granted Critical
Publication of CN107465394B publication Critical patent/CN107465394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

提供不会增大芯片面积、且不会牺牲频率特性而能够减少DC的偏移电压的放大电路及多路嵌套式密勒放大电路。具备斩波开关电路、对斩波开关电路的输出信号进行采样的采样电路、以及保持采样电路输出的信号的保持电路而构成。

Description

放大电路及多路嵌套式密勒放大电路
技术领域
本发明关于减少DC偏移（offset）电压的放大电路，更详细地关于减少伴随基于时钟的动作的高频噪声的放大电路及多路嵌套式密勒（multi pass nested miller）放大电路。
背景技术
以前，作为处理传感器的输出信号等的微小信号的放大电路，已知减少DC偏移电压的放大电路（例如，参照专利文献1）。
图6是示出以前的放大电路的框图。
以前的放大电路801具备：输入端子IN1及IN2、输出端子OUT1及OUT2、斩波开关（chopper switch）电路831及841、VI转换电路832、同相反馈电路833、LPF电路851。
若设输入端子IN1的电位为VIN1、输入端子IN2的电位为VIN2、输出端子OUT1的电位为VOUT1、输出端子OUT2的电位为VOUT2，则输入信号Vsi的电压为VIN1－VIN2，输出电压Vo为VOUT1－VOUT2。
斩波开关电路831基于时钟对向输入端子INA及INB输入的输入信号Vsi进行调制并从输出端子OUTA及OUTB输出。VI转换电路832对于向输入端子INP及INN输入的调制信号Vsi进行放大并从输出端子OUTP及OUTN输出。同相反馈电路833从输入端子NA及NB输入VI转换电路832的输出信号，并从端子CONT向VI转换电路832输出决定VI转换电路832的输出端子OUTP及OUTN的直流动作点的信号。斩波开关电路841基于时钟对从VI转换电路832向输入端子INA及INB输入的放大信号Vsi进行解调并从输出端子OUTA及OUTB输出。LPF电路851除去从斩波开关电路841向输入端子IN1及IN2输入的解调信号Vsi的高频噪声并从输出端子OUT1及OUT2输出。
在此，若设VI转换电路832的DC的偏移电压Vni，则偏移电压Vni被VI转换电路832放大并被斩波开关电路841调制。即，LPF电路851被输入信号Vsi和被调制为高频噪声的偏移电压Vni。LPF电路851衰减高频分量，因此输出电压Vo能除去高频噪声即偏移电压Vni而输出。
如以上地处理，以前的放大电路801能够输出抑制了偏移电压Vni的影响的输出电压Vo。
【先前技术文献】
【专利文献】
【专利文献1】日本特开2014－216705号公报。
发明内容
【发明要解决的课题】
然而，LPF电路851由电阻和电容构成，但是想要提高衰减效果则需要加大电阻和电容，存在芯片面积增大这一课题。另外，关于LPF电路851，若提高衰减效果则也会使基于输入信号Vsi的电压衰减，因此存在限制作为放大电路的频率区域等的课题。
本发明为了消除以上那样的问题而成，提供不会增大芯片面积、且不会牺牲频率特性而能够减少DC的偏移电压的放大电路及多路嵌套式密勒放大电路。
【用于解决课题的方案】
放大电路，具备如下部件而构成，即：斩波开关电路，对输入信号以正相或反相进行调制并输出；VI转换电路，与斩波开关电路连接，生成基于斩波开关电路的输出电压的输出电流；采样电路，与VI转换电路连接，基于所述VI转换电路的输出电流进行采样，输出基于将采样的电荷相加或相减的电荷的电压；以及保持电路，与采样电路连接，对采样电路输出的电压进行保持。
另外，多路嵌套式密勒放大电路，具备如下部件而构成，即：与输入端子连接的上述放大电路；与放大电路的输出端子连接的第一放大器；与输入端子连接的第二放大器；以及与第一放大器的输出端子和第二放大器的输出端子连接的第三放大器。
【发明效果】
依据本发明的放大电路，由于不需要电阻和电容大的LPF电路，所以能够提供不会增大芯片面积、且不会牺牲频率特性而减少DC偏移电压的放大电路及多路嵌套式密勒放大电路。
附图说明
【图1】是示出本实施方式的一个例子的放大电路的框图。
【图2】是示出本实施方式的放大电路中的采样电路的一个例子的框图。
【图3】是示出本实施方式的放大电路中的时钟的一个例子的时序图。
【图4】是示出本实施方式的放大电路中的采样电路的其他例子的框图。
【图5】是示出具备本实施方式的放大电路的多路嵌套式密勒放大电路的一个例子的框图。
【图6】是示出以前的放大电路的框图。
具体实施方式
图1是示出本发明的实施方式的一个例子的放大电路的框图。
本实施方式的放大电路101具备：输入端子IN1及IN2、输出端子OUT1及OUT2、斩波开关电路131、VI转换电路132、同相反馈电路133、采样电路134、保持电路135。Vni表示VI转换电路132的输入端子的偏移电压。
斩波开关电路131的输入端子INA及INB分别与放大电路101的输入端子IN1及IN2连接，输出端子OUTA及OUTB分别与VI转换电路132的输入端子INP及INN连接。VI转换电路132的输出端子OUTP与同相反馈电路133的输入端子NA和采样电路134的输入端子INX连接，输出端子OUTN与同相反馈电路133的输入端子NB和采样电路134的输入端子INY连接。同相反馈电路133的输出端子CONT与VI转换电路132的内部端子连接。采样电路134的输出端子OUTX与保持电路135的第1端子和放大电路101的输出端子OUT1连接，输出端子OUTY与保持电路135的第2端子和输出端子OUT2连接。
斩波开关电路131基于时钟，选择：输入端子INA与输出端子OUTA导通，且输入端子INB与输出端子OUTB导通的正相状态；以及输入端子INA与输出端子OUTB导通，且输入端子INB与输出端子OUTA导通的反相状态。
VI转换电路132将电压转换为电流并加以输出。设输入端子INP的电位为VINP、输入端子INN的电位为VINN、输出端子OUTP的电位为VOUTP、输出端子OUTN的电位为VOUTN。如果输入电压之差（VINP－VINN）为正，则其大小越大就越有较大的电流从输出端子OUTP被拉上（source），且从输出端子OUTN被灌下（sink）。如果输入电压之差（VINP－VINN）为负，则其大小越大就越有较大的电流从输出端子OUTP被灌下，且从输出端子OUTN被拉上。VI转换电路132在输出端子OUTP及OUTN基于相关的阻抗而产生输出电压VOUTP及VOUTN，所以能视为放大电路。
同相反馈电路133从输入端子NA及NB输入VI转换电路132的输出信号，并从端子CONT向VI转换电路132输出决定VI转换电路132的输出端子OUTP及OUTN的直流动作点的信号。
采样电路134若设输入端子INX的电位为VINX、输入端子INY的电位为VINY、输出端子OUTX的电位为VOUTX、输出端子OUTY的电位为VOUTY，则基于从外部灌下或拉上的电流，对于输入端子INX、INY相加或相减采样的电荷，进而与该动作同步地向输出端子输出基于相加或相减的电荷的电压（VOUTX－VOUTY）。
保持电路135具有保持电荷的功能，产生基于保持在保持电路135的第1端子与第2端子之间的电荷和保持电路135的电容值的电压。
对本实施方式的放大电路101的动作进行说明。若设输入端子IN1的电位为VIN1、输入端子IN2的电位为VIN2、输出端子OUT1的电位为VOUT1、输出端子OUT2的电位为VOUT2，则输入信号Vsi的电压为VIN1－VIN2，输出电压Vo为VOUT1－VOUT2。
斩波开关电路131的输入端子INA及INB被输入向放大电路101输入的输入信号Vsi，基于时钟调制输入信号Vsi并作为调制信号Vsi从输出端子OUTA及OUTB输出。VI转换电路132对向输入端子INP及INN输入的调制信号Vsi进行放大，并从输出端子OUTP及OUTN输出。同相反馈电路133从输入端子NA及NB输入VI转换电路132的输出信号，并从端子CONT向VI转换电路132输出决定VI转换电路132的输出端子OUTP及OUTN的直流动作点的信号。
VI转换电路132对采样电路134灌下或拉上基于放大的调制信号Vsi的电流。另外，VI转换电路132对采样电路134也灌下或拉上基于放大的偏移电压Vni的电流。采样电路134基于时钟进行上述电流的采样动作。在此，为了使说明简单，设为时钟的高电平和低电平的期间相等。
在此，将采样电路134响应基于输入信号Vsi的电流进行采样的电荷的大小设为Qso、将采样电路134响应基于偏移电压Vni的电流进行采样的电荷的大小设为Qno。
采样电路134被输入基于经由斩波开关电路131的输入信号Vsi的电流、和基于不经斩波开关电路131的偏移电压Vni的电流。因而，采样电路134基于时钟交替地采样电荷（＋Qso－Qno）和电荷（－Qso－Qno）。
采样电路134通过例如使采样的电荷（＋Qso－Qno）及（－Qso－Qno）相减而得到电荷（2×Qso），能够除去基于偏移电压Vni的电荷Qno。而且，电荷（2×Qso）响应时钟输出到输出端子OUTX及OUTY。
保持电路135保持采样电路134输出的电荷（2×Qso），并向放大电路101的输出端子OUT1及OUT2输出。
图2是示出采样电路134的一个例子的框图。
采样电路134具备：输入端子INX及INY；输出端子OUTX及OUTY；开关441～444、451～454、461～464、471～474；电容431～434。电容431和432、电容433和434构成用于采样的电容对。各开关以与显示的数字对应的时钟控制导通截止。
图3是示出本实施方式的放大电路101的时钟的一个例子的时序图。各开关例如在对应的时钟为高电平时被控制为导通，低电平时被控制为截止。
斩波开关电路131基于时钟1及2对输入信号Vsi进行斩波，并向VI转换电路132输出。在此，斩波开关电路131在时钟1为高电平且时钟2为低电平时处于正相状态，在时钟1为低电平且时钟2为高电平时处于反相状态。
图2的采样电路134如以下那样，在时钟1a、1b、2a及2b对VI转换电路132的输出进行采样。
在期间[0－1T]中，时钟1a为高电平，因此开关443和开关444导通，电荷（＋Qso－Qno）被采样到电容432。
在期间[1T－2T]中，时钟1b为高电平，因此开关453和开关454导通，电荷（＋Qso－Qno）被采样到电容433。
在期间[2T－3T]中，时钟2a为高电平，因此开关451和开关452导通，电荷（－Qso－Qno）被采样到电容434。
在期间[3T－4T]中，时钟2b为高电平，因此开关441和开关442导通，电荷（－Qso－Qno）被采样到电容431。
另外，图2的采样电路134如以下那样，使在时钟3及4采样的电荷相减并向保持电路135输出。
在期间[1T－3T]中，时钟3为高电平，因此开关461～464导通，电容432的电荷（＋Qso－Qno）与电容431的电荷（－Qso－Qno）相减，电荷（2×Qso）向输出端子OUTX及OUTY输出。
在期间[3T－5T]中，时钟4为高电平，因此开关471～474导通，电容433的电荷（＋Qso－Qno）与电容434的电荷（－Qso－Qno）相减，电荷（2×Qso）向输出端子OUTX及OUTY输出。
此时，成电容对的两个电容（例如，电容432和电容431），更优选电容值相等。这是因为在成电容对的两个电容中，能够使基于开关被导通控制时的开关的阻抗和电容值的时间常数相等。
进而，如果在开关461～464、471～474的各个端子之间具备PN结元件等的钳位元件，则能够使保持电路135的直流动作点，以与由同相反馈电路133决定的VI转换电路132的输出端子OUTP、OUTN的直流动作点接近的状态稳定。通过使保持电路135的直流动作点稳定，能够使对于未图示的后级电路、例如放大电路而言的输入动作点稳定，因此有谋求放大电路更加稳定动作等的效果。
图4是示出采样电路134的其他例子的框图。
根据图2的采样电路134，使用于采样的电容对为1个，在输入端子INX与INY之间设置以时钟3控制的开关581。
图4的采样电路134基本上能够满足与图2的采样电路134同样的功能。
开关581在电容431及432不进行采样动作时导通，从而能够使VI转换电路132的输出端子OUTP、OUTN的动作点更加稳定。因此，关于开关581，其存在是更优选的，也可以没有。
如以上说明的那样，本实施方式的放大电路101具备对斩波开关电路131的输出信号进行采样的采样电路134、和保持采样电路134输出的信号的保持电路135，因此可以不需要LPF电路而除去偏移电压Vni的影响。因而，实现不会增大芯片面积，另外，不会牺牲频率特性，而能够减少DC的偏移电压的放大电路。
此外，在以上的说明中，作为具备斩波开关电路131、VI转换电路132、同相反馈电路133、采样电路134、保持电路135的结构而说明了本发明的放大电路101，但是放大电路101只限于发挥这些功能的条件，丝毫不局限于本实施方式。
例如，如果没有特别需要，也可以不设置同相反馈电路133。
图5是示出具备本发明的放大电路101的多路嵌套式密勒放大电路的一个例子的框图。
多路嵌套式密勒放大电路具备：本发明的放大电路101、输入端子IN1及IN2、输出端子OUT、电容741及742、放大器731～733。多路嵌套式密勒放大电路一并具有由放大电路101和放大器731及733构成的高增益放大通路、和由放大器732及733构成的宽带放大通路。
放大电路101是减少DC偏移电压的放大电路，因此对高增益放大通路的适用是有效的。通过将放大电路101适用于高增益通路，能达成抑制了DC偏移的高增益放大通路。通过这样构成，能够使提供不会增大芯片面积、且不会牺牲频率特性而抑制DC偏移的多路嵌套式密勒放大电路成为可能。
标号说明
101 放大电路；131 斩波开关电路；132 VI转换电路；133 同相反馈电路；134 采样电路；135 保持电路；321、322 电流源；731、732、733 放大器。

Claims (6)

1.一种放大输入信号的放大电路，其特征在于具备：
斩波开关电路，对所述输入信号以正相或反相进行调制并输出；
VI转换电路，与所述斩波开关电路连接，生成基于所述斩波开关电路的输出电压的输出电流；
采样电路，与所述VI转换电路连接，基于所述VI转换电路的输出电流进行采样，输出基于将采样的电荷相加或相减的电荷的电压；以及
保持电路，与所述采样电路连接，对采样电路输出的电压进行保持。
2.如权利要求1所述的放大电路，其特征在于：
所述采样电路具备电容对，
基于所述电容对并联连接的情况进行将所述采样的电荷相加或相减的动作，
与该动作同步，通过所述电容对与所述保持电路连接，输出基于所述相加或相减的电荷的电压。
3.如权利要求2所述的放大电路，其特征在于：
所述电容对由第一电容和第二电容构成，
当所述斩波开关电路以正相的关系输出所述输入信号时，所述第一电容对基于所述VI转换电路的输出电流的电荷进行采样，
当所述斩波开关电路以反相的关系输出所述输入信号时，所述第二电容对基于所述VI转换电路的输出电流的电荷进行采样。
4.如权利要求1至3的任一项所述的放大电路，其特征在于：
所述采样电路在输入端子与所述电容对之间、和所述电容对与输出端子之间分别具备开关，
在所述开关的端子之间具备钳位元件。
5.如权利要求4所述的放大电路，其特征在于：
所述钳位元件由PN结构成。
6.一种多路嵌套式密勒放大电路，其特征在于具备：
与输入端子连接的权利要求1至3和5的任一项所述的放大电路；
与所述放大电路的输出端子连接的第一放大器；
与所述输入端子连接的第二放大器；以及
与所述第一放大器的输出端子和所述第二放大器的输出端子连接的第三放大器。
CN201710408306.4A 2016-06-02 2017-06-02 放大电路及多路嵌套式密勒放大电路 Active CN107465394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-111232 2016-06-02
JP2016111232A JP6796953B2 (ja) 2016-06-02 2016-06-02 増幅回路、及びマルチパスネステッドミラー増幅回路

Publications (2)

Publication Number Publication Date
CN107465394A true CN107465394A (zh) 2017-12-12
CN107465394B CN107465394B (zh) 2021-12-21

Family

ID=60483945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710408306.4A Active CN107465394B (zh) 2016-06-02 2017-06-02 放大电路及多路嵌套式密勒放大电路

Country Status (5)

Country Link
US (1) US10148238B2 (zh)
JP (1) JP6796953B2 (zh)
KR (1) KR102424468B1 (zh)
CN (1) CN107465394B (zh)
TW (1) TWI704766B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7450362B2 (ja) * 2019-10-23 2024-03-15 エイブリック株式会社 増幅器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175787A (ja) * 1991-06-06 1993-07-13 Crystal Semiconductor Corp チョッパ安定化をサンプリングレートで行なうスイッチトキャパシタ積分器
JPH11239032A (ja) * 1997-12-19 1999-08-31 Nikon Corp モーター用ｈ−ブリッジ電力増幅器
US20070222509A1 (en) * 2006-02-07 2007-09-27 Hirokazu Yoshizawa Amplifier circuit
US7535295B1 (en) * 2006-09-15 2009-05-19 Maxim Integrated Products, Inc. Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics
CN102687392A (zh) * 2009-09-10 2012-09-19 延世大学工业学术合作社 开关式电容器电路
CN103308183A (zh) * 2013-05-31 2013-09-18 中国科学院微电子研究所 一种用于传感器的读出电路
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084969B2 (en) * 2007-10-01 2011-12-27 Allegro Microsystems, Inc. Hall-effect based linear motor controller
US7696817B1 (en) * 2008-10-17 2010-04-13 Maxim Integrated Products, Inc. Auto-gain correction and common mode voltage cancellation in a precision amplifier
US8395418B2 (en) * 2010-11-04 2013-03-12 Robert Bosch Gmbh Voltage sensing circuit with reduced susceptibility to gain drift
CN102820860A (zh) * 2012-07-26 2012-12-12 上海新进半导体制造有限公司 霍尔电压传感器、放大器电路、测试电路及方法
JP6158521B2 (ja) * 2013-01-30 2017-07-05 エスアイアイ・セミコンダクタ株式会社 演算増幅回路
JP6212922B2 (ja) 2013-04-23 2017-10-18 株式会社リコー チョッパ増幅装置
JP6363822B2 (ja) * 2013-05-15 2018-07-25 ルネサスエレクトロニクス株式会社 信号処理回路、およびレゾルバデジタルコンバータ
KR101937676B1 (ko) * 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175787A (ja) * 1991-06-06 1993-07-13 Crystal Semiconductor Corp チョッパ安定化をサンプリングレートで行なうスイッチトキャパシタ積分器
JPH11239032A (ja) * 1997-12-19 1999-08-31 Nikon Corp モーター用ｈ−ブリッジ電力増幅器
US20070222509A1 (en) * 2006-02-07 2007-09-27 Hirokazu Yoshizawa Amplifier circuit
CN101102094A (zh) * 2006-02-07 2008-01-09 精工电子有限公司 放大器电路
US7535295B1 (en) * 2006-09-15 2009-05-19 Maxim Integrated Products, Inc. Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics
CN102687392A (zh) * 2009-09-10 2012-09-19 延世大学工业学术合作社 开关式电容器电路
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路
CN103308183A (zh) * 2013-05-31 2013-09-18 中国科学院微电子研究所 一种用于传感器的读出电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴孙桃 等: "基于斩波技术的CMOS 运算放大器失调电压的消除设计", 《半导体技术》 *

Also Published As

Publication number Publication date
TW201743558A (zh) 2017-12-16
US10148238B2 (en) 2018-12-04
JP6796953B2 (ja) 2020-12-09
JP2017220691A (ja) 2017-12-14
TWI704766B (zh) 2020-09-11
US20170353166A1 (en) 2017-12-07
KR102424468B1 (ko) 2022-07-22
CN107465394B (zh) 2021-12-21
KR20170136999A (ko) 2017-12-12

Similar Documents

Publication Publication Date Title
CN101388651B (zh) 高速数字接口的接收器
US8502584B1 (en) Capacitive isolation receiver circuitry
CA2991865C (en) Analog multiplexer core circuit and analog multiplexer circuit
KR102468237B1 (ko) 디지털 격리기들을 위한 리시버 프론트 엔드
CN107135002A (zh) 开关电容输入电路、开关电容放大器和开关电容电压比较器
CN108696252B (zh) 差动放大装置
CN102495351A (zh) 基于斩波技术的传感器阵列读出电路
CN107465394A (zh) 放大电路及多路嵌套式密勒放大电路
KR20080028317A (ko) 차동 단상 변환 회로
JP2021093682A (ja) 増幅装置
KR20110094288A (ko) 선형성이 증가된 캐스코드 증폭기
JP5695015B2 (ja) バッファ回路
US10566984B2 (en) Signal processing circuit
EP3355471B1 (en) Class ab amplifier having cascode stage with filter for improving linearity
CN101405935A (zh) 利用输入级使共模信号反相的差动放大器
Van Kessel An integrated operational amplifier with novel HF behavior
TWI436585B (zh) Digital Fully Differential Amplifier Circuit
CN113098484A (zh) 单端转差分电路
JP2022061886A (ja) レベルシフト回路及び増幅装置
US8451056B2 (en) Apparatus for outputting symmetrical signal and amplifier circuit
JPWO2018083797A1 (ja) 差動増幅回路及び電圧バッファ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder