CN101102094A - 放大器电路 - Google Patents

放大器电路 Download PDF

Info

Publication number
CN101102094A
CN101102094A CNA200710005210XA CN200710005210A CN101102094A CN 101102094 A CN101102094 A CN 101102094A CN A200710005210X A CNA200710005210X A CN A200710005210XA CN 200710005210 A CN200710005210 A CN 200710005210A CN 101102094 A CN101102094 A CN 101102094A
Authority
CN
China
Prior art keywords
output
signal
input
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710005210XA
Other languages
English (en)
Other versions
CN101102094B (zh
Inventor
吉泽浩和
安斋亮一
内田俊之
武田晃
有山稔
五十岚敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chikoji Gakuen Educational Foundation
Ablic Inc
Original Assignee
Seiko Instruments Inc
Chikoji Gakuen Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, Chikoji Gakuen Educational Foundation filed Critical Seiko Instruments Inc
Publication of CN101102094A publication Critical patent/CN101102094A/zh
Application granted granted Critical
Publication of CN101102094B publication Critical patent/CN101102094B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45986—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种斩波放大器电路，其能够消除放大器的转换速率的影响，并抑制尖峰产生，从而获得具有很少谐波失真的输出信号。根据本发明的斩波放大器电路包括：第一斩波电路，通过相位彼此偏移半个周期的第一脉冲和第二脉冲将输入信号斩波，在斩波时切换一对输入端与一对输出端之间的连接关系，并将输入信号作为调制信号输出；放大器，用于将调制信号放大，并将所放大的调制信号作为放大信号输出；第一采样保持电路，其在第一脉冲下保持放大信号，在第二脉冲下输出该放大信号；以及第二采样保持电路，其在第二脉冲下保持放大信号，在第一脉冲下输出该放大信号。

Description

放大器电路
技术领域
本发明涉及能够降低放大器中的DC偏移和噪声的斩波放大器电路，更具体而言，涉及能减小尖峰噪声影响的斩波放大器电路。
背景技术
斩波放大器电路广泛地用作低噪声、低漂移DC放大器。
如图9A中所示，传统的斩波放大器包括，放大器1，以及分别设置在放大器1的前级和后级的斩波电路11和12，从而实现低噪声放大。
斩波电路11采用四个根据图9B中所示脉冲1和2接通和断开的开关装置。脉冲1和2为相位偏移的矩形脉冲。基于脉冲1和2周期性地对开关装置进行控制，从而决定将输入到输入端15和16的哪个输入信号输入到放大器1的正(+)输入端和负(-)输入端中的哪一个。
例如，当将斩波电路11的各个开关设定为在“H”电平脉冲下接通，在没有脉冲输入的“L”电平下断开时，电路的线连接状态发生如下的改变。注意，斩波电路11包括受脉冲1控制的开关11a和11b，以及受脉冲2控制的开关11c和11d。
在t1时刻与t2时刻之间，脉冲1处于“H”电平，脉冲2处于“L”电平。因而，开关11a和11b被接通，开关11c和11d被断开。在此状态下，输入端15与放大器1的正(+)输入端相连，输入端16与放大器1的负(-)输入端相连。
另一方面，在t2时刻与t3时刻之间，脉冲1处于“L”电平，脉冲2处于“H”电平。因而，开关11a和11b被断开，开关11c和11d被接通。在此状态下，输入端15与放大器1的负(-)输入端相连，输入端16与放大器1的正(+)输入端相连。
与斩波电路11相同，斩波电路12也采用四个根据相位偏移的矩形脉冲1和2接通和断开的开关装置。基于脉冲1和2周期性地对开关装置进行控制，从而决定将从放大器1的正(+)输出端30和负(-)输出端31输出的输出信号中的哪一个输入到输出端17和18中的哪一个。
例如，与斩波电路11相同，当将斩波电路12的每个开关设定为在“H”电平脉冲下接通，在没有脉冲输入的“L”电平下断开时，电路的线连接状态发生如下的改变。注意，斩波电路12包括受脉冲1控制的开关12a和12b，以及受脉冲2控制的开关12c和12d。
在t1时刻与t2时刻之间，脉冲1处于“H”电平，脉冲2处于“L”电平。因而，开关12a和12b被接通，开关12c和12d被断开。在此状态下，放大器1的正(+)输出端30与输出端17相连，放大器1的负(-)输出端31与输出端18相连。
另一方面，在t2时刻与t3时刻之间，脉冲1处于“L”电平，脉冲2处于“H”电平。因而，开关12a和12b被断开，开关12c和12d被接通。在此状态下，放大器1的负(-)输出端31与输出端17相连，放大器1的正(+)输出端30与输出端1 8相连。
下面将参照图10A到10F描述图9A的传统斩波放大器电路的每一部分处的噪声和输入信号的频率特性。图10A到10F的曲线图分别表示每一部分处的频率特性(垂直轴：幅值，水平轴：频率)。此外，图10G表示被输入斩波电路11和12的图9B的脉冲1和2。在此情形中，放大器1具有图10C中所示的输入转换噪声和偏移电压Vn。斩波电路11和12分别基于脉冲1和2的频率(频率fc的矩形波)，通过斩波处理，对信号进行调制。
即，具有图10A中所示频率特性的输入信号Vin被输入时，在斩波电路11处基于脉冲1和2进行调制，从而被转换成具有图10B中所示频率特性的调制信号。在此情形中，输入信号被调制成具有的频率为脉冲1和2的频率的奇数倍，其中脉冲1和2控制斩波电路11中进行的斩波处理。
然后，在放大器1中，图10C的输入转换噪声和偏移电压Vn被叠加(增加)到将要从放大器1输出的调制信号上，如图10D中所示的放大信号。之后，斩波电路12基于脉冲1和2将放大信号解调制成输入信号的频带(包括直流的低频范围)，并输出具有图10E中所示频率特性的输出信号。此时，斩波电路12将放大器1的输入转换噪声和偏移电压Vn调制成具有的频率为用于解调制的脉冲1和2的频率的奇数倍。
如上所述，从斩波电路12输出的输出信号最终包括脉冲1和2的频率的奇数倍的频率分量。为了去除包含在输出信号中的高频分量，即，脉冲1和2的频率的奇数倍的频率分量，在输出级设置低通滤波器13，从而获得具有图10F中所示频率特性的输出信号(参见，例如，P.Allen和D.R Holberg，CMOS Analog Circuit Design，第490-494页，Saunders College Publishing，1987，下面称之为非专利文献1)。
换言之，上面所述的斩波放大器电路抑制放大器1的输入转换噪声和偏移电压Vn的影响，从而仅放大输入信号的频率分量。
不过，非专利文献1中所述的斩波放大器电路具有的缺点是，其不可能通过低通滤波器13完全去除输出信号中包含的尖峰分量，从而引起谐波失真。
在传统的斩波放大器电路中，由于下述机理，在输出信号中产生尖峰分量。
在图9A的斩波放大器电路中，具有图11中所示正弦波的输入信号被输送给输入端15，同时具有图12中所示正弦波的输入信号被输送给输入端16。在图11和12中，竖直轴为电压标度，水平轴为时间标度。
输入信号在作为输出信号从输出端17输出之前，在斩波电路11处被调制，被放大器1放大，在斩波电路12处被解调制。图13表示所输出的输出信号。在图13中，竖直轴为电压标度，水平轴为时间标度。
从图13的波形显然可以看出，在斩波放大器电路11和12中的每个开关随脉冲1和2切换时，产生大尖峰分量。
尖峰分量的产生是由于放大器1的转换速率。具体而言，图14表示从放大器1的正(+)输出端30输出的放大信号，图15表示从负(-)输出端31输出的放大信号。在图14和15中，竖直轴为电压标度，水平轴为时间标度。
从图14和15显然可以看出，当信号在斩波电路11处被调制时，放大信号的信号电平的电压发生明显的波动。
在脉冲1为“H”电平，脉冲2为“L”电平的周期期间，斩波电路12针对从正(+)输出端30输出的图14的放大信号进行采样，并输出该信号。或者，在脉冲1为“L”电平，脉冲2为“H”电平的周期期间，斩波电路12针对从负(-)输出端31输出的图15的放大信号进行采样，并输出该信号。
在这些情况下，当信号在斩波电路12处被解调制时，分别从正(+)输出端30和负(-)输出端31输出的放大信号的电压波动，与解调制信号合成，这是因为放大器1的转换速率有限。从而，在信号中产生较大的尖峰分量。
发明内容
鉴于上述情形作出本发明，从而，本发明的目的在于提供一种斩波放大器电路，其通过消除放大器的转换速率的影响并抑制尖峰产生，与传统示例相比，能够得到只从输入信号获得的输出信号，该输出信号没有谐波失真。
为了实现上述目的，根据本发明一个方面，提供一种斩波放大器电路，包括：斩波电路，其基于具有预定频率的脉冲将输入信号斩波，从而调制输入信号；放大器，用于放大所调制的输入信号；第一采样保持电路；以及第二采样保持电路，其中：所述斩波放大器电路将所放大的调制信号解调制，并将所放大的信号作为输出信号输出；所述斩波电路通过相位彼此偏移半个周期的第一脉冲和第二脉冲将输入信号斩波，在斩波时切换一对输入端与一对输出端之间的连接关系(例如，根据本发明的实施例，脉冲1从“H”电平偏移到“L”电平，且脉冲2从“L”电平偏移到“H”电平的时刻，或者脉冲1从“L”电平偏移到“H”电平，且脉冲2从“H”电平偏移到“L”电平的时刻，即，相位偏移半个周期的脉冲1和2其中之一被输出的时刻)，并将输入信号作为调制信号输出；所述放大器放大调制信号，并将所放大的调制信号作为放大信号输出；所述第一采样保持电路在第一脉冲下保持放大信号，在第二脉冲下输出放大信号；所述第二采样保持电路在第二脉冲下保持放大信号，在第一脉冲下输出放大信号。
在根据本发明的斩波放大器电路中，所述第一采样保持电路和第二采样保持电路分别包括：放大信号输入到其中的第一对开关；用于保持从第一对开关输入的放大信号的电压电平的保持电路；和第二对开关，用于控制通过所述保持电路保持的放大信号的输出，第一对开关和第二对开关其中之一被断开，同时第一对开关和第二对开关中的另一个被接通。
在根据本发明的斩波放大器电路中，所述一对输入端由第一输入端和第二输入端组成，所述一对输出端由第一输出端和第二输出端组成。当输入第一脉冲时，所述第一输入端与第一输出端彼此相连，第二输入端与第二输出端彼此相连；当输入第二脉冲时，第一输入端与第二输出端彼此相连，第二输入端与第一输出端彼此相连。
在根据本发明的斩波放大器电路中，由于开关电容器的结构，所述第一采样保持电路和第二采样保持电路保持放大信号的电压电平。
在根据本发明的斩波放大器电路中，输出端彼此相连的第一对开关和第二对开关，分别根据第一脉冲和第二脉冲，将从第一采样保持电路和第二采样保持电路中的每个保持电路输出的放大信号合成，并将合成信号作为输出信号输出。
如上所述，在根据本发明的斩波放大器电路中，在两个采样保持电路处，即第一和第二采样保持电路基于第一和第二脉冲交替地采样和保持放大信号之前，斩波电路的开关矩阵根据相位偏移半个周期的第一和第二脉冲而改变，并切换输入端与输出端之间的连接关系，并将输入信号斩波所得到的调制信号放大。在此情形中，当第一和第二采样保持电路其中之一输出所保持的放大信号时，另一个采样保持电路对来自放大器的输出信号进行采样，从而输出通过将放大器每半个周期输出的(解调制)放大信号合成所获得的输出信号，放大信号彼此偏移半个周期。
从而，根据本发明的斩波放大器电路，在对来自放大器的放大信号采样的时刻偏移半个周期的时刻，从保持电路读出放大信号，从而在输出完全稳定的状态下输出放大信号。因而，当合成放大信号时，通过消除放大器的转换速率的影响，可抑制尖峰产生。
如上所述，本发明的斩波放大器电路在放大器的后级设有前后相连的采样保持电路，从而从放大器输出的放大信号被暂时保持，消除放大器的转换速率的影响，以便抑制尖峰分量产生，从而与传统示例相比，降低了通过低通滤波器输出的输出信号中所包含的谐波失真。
附图说明
在附图中：
图1所示的方框图表示根据本发明实施例的斩波放大器电路的结构示例；
图2为从图1中所示放大器(1)的正(+)输出端(20)输出的放大信号的波形图；
图3为从图1中所示放大器(1)的负(-)输出端(21)输出的放大信号的波形图；
图4为从图1中所示保持电路(26)的输出端(22)输出的信号的波形图；
图5为从图1中所示保持电路(27)的输出端(24)输出的信号的波形图；
图6为从图1中所示输出端(17)输出的输出信号的波形图；
图7为从图1中所示输出端(18)输出的输出信号的波形图；
图8所示的方框图详细表示根据本发明实施例的斩波放大器电路的结构示例；
图9A所示的方框图表示传统斩波放大器电路的结构；
图9B用于说明脉冲(1和2)；
图10A到10F分别所示的示意图用于说明图9A斩波放大器电路的每一部分处的信号的频率特性；
图11所示的波形图表示被输入到输入端(15)的输入信号的波形；
图12所示的波形图表示被输入到输入端(16)的输入信号的波形；
图13所示的波形图表示从图9A的输出端(17)输出的输出信号的波形；
图14所示的波形图表示从图9A放大器(1)的正(+)输出端(30)输出的放大信号的波形；以及
图15所示的波形图表示从图9A放大器(1)的负(-)输出端(31)输出的放大信号的波形。
具体实施方式
下面，将参照附图说明根据本发明实施例的斩波放大器电路。图1所示的方框图表示根据该实施例的斩波放大器电路的结构示例。
在该附图中，与图9A的传统示例中相同的那些部件用相同的附图标记表示，并省略对它们的说明。即，斩波电路11和放大器1与图9A传统示例中的相同。图1的电路与传统示例的区别在于，该电路在放大器1的后级中包括并联连接的采样保持电路2和3，取代传统示例中的斩波电路12。
该实施例的电路与传统示例工作相同，因此针对斩波电路11的结构作简要说明
斩波电路11包括由开关11a，11b，11c和11d组成的开关矩阵。当脉冲1处于“H”电平时开关11a和11b被接通，当脉冲2处于“H”电平时开关11c和11d被接通。
开关11a处于输入端15与放大器1的正(+)输入端之间，开关11b处于输入端16与放大器1的负(-)输入端之间。开关11c处于输入端15与放大器1的负(-)输入端之间，开关11d处于输入端16与放大器1的正(+)输入端之间。
当脉冲1处于“H”电平，且脉冲2处于“L”电平时，采样保持电路2保持放大器1的正(+)输出端20和负(-)输出端21的电压电平，并且当脉冲1处于“L”电平，且脉冲2处于“H”电平时，输出所保持的电压电平。
同样，当脉冲1处于“L”电平，且脉冲2处于“H”电平时，采样保持电路2保持放大器1的正(+)输出端(正侧输出端)20和负(-)输出端(负侧输出端)21的电压电平，并且当脉冲1处于“H”电平，且脉冲2处于“L”电平时，输出所保持的电压电平。
采样保持电路2包括构成输入侧的输入开关对的开关28a和28b，保持电路26，以及构成输出侧的输出开关对的开关28c和28d。
串联设置在放大器1与保持电路26之间的开关28a，在其输入侧接线端处与放大器1的正(+)输出端20相连，在其输出侧接线端处与保持电路26的输入端26a相连。串联设置在放大器1与保持电路26之间的开关28b，在其输入侧接线端处与放大器1的负(-)输出端21相连，在其输出侧接线端处与保持电路26的输入端26b相连。
串联设置在保持电路26与输出端17之间的开关28c，在其输入侧接线端处与保持电路26的输出端22(正侧输出端)相连，在其输出侧接线端处与输出端17相连。串联设置在保持电路26与输出端18之间的开关28d，在其输入侧接线端处与保持电路26的输出端23(负侧输出端)相连，在其输出侧接线端处与输出端18相连。
开关28a和28b当脉冲1处于“H”电平时被接通，当脉冲2处于“H”电平时被断开。开关28c和28d当脉冲1处于“H”电平时被断开，当脉冲2处于“H”电平时被接通。
同样，采样保持电路3包括构成处于输入侧的输入开关对的开关29a和29b，保持电路27，以及构成处于输出侧的输出开关对的开关29c和29d。
串联设置在放大器1与保持电路27之间的开关29a，在其输入侧接线端处与放大器1的负(-)输出端21相连，在其输出侧接线端处与保持电路27的输入端27a相连。串联设置在放大器1与保持电路27之间的开关29b，在其输入侧接线端处与放大器1的正(+)输出端20相连，在其输出侧接线端处与保持电路27的输入端27b相连。
串联设置在保持电路27与输出端17之间的开关29c，在其输入侧接线端处与保持电路27的输出端24(负侧输出端)相连，在输出侧接线端处与输出端17相连。串联设置在保持电路27与输出端18之间的开关29d，在其输入侧接线端处与保持电路27的输出端25(正侧输出端)相连，在其输出侧接线端处与输出端18相连。
开关29a和29b当脉冲1处于“H”电平时被断开，当脉冲2处于“H”电平时被接通。开关29c和29d当脉冲1处于“H”电平时被接通，当脉冲2处于“H”电平时被断开。
下面，将参照图1说明本实施例的操作示例。
如传统示例中所说明的，在图1中所示本实施例的斩波放大器电路中，具有图11中所示正弦波的输入信号被输送给输入端15，具有图12中所示正弦波的输入信号被输送给输入端16。斩波电路11和放大器1的操作与传统示例相同，从而省略对其的说明。如同传统示例，脉冲1与2的相位彼此偏移(相差)半个周期，即“π(180度)”。
每个输入信号在斩波电路11处被调制，通过放大器1被放大预定的放大倍率，例如10倍，并被输出到正(+)输出端20和负(-)输出端21。
在此状态下，由于斩波电路11的开关矩阵(开关11a到11d)，在脉冲1为“H”电平，脉冲2为“L”电平时，从输入端15输入的电压Vinp与从输入端16输入的电压Vinn之间的电压差，即“Vinp-Vinn”被放大器1放大，所放大的电压差Voutp从正(+)输出端20输出，被反转成电压差Voutn，并且从负(-)输出端21输出所反转的电压差Voutn。
同样，在脉冲1为“L”电平，脉冲2为“H”电平时，从输入端15输入的电压Vinp与从输入端16输入的电压Vinn之间的电压差，即“Vinn-Vinp”，被放大器1放大，所放大的电压差Voutp从正(+)输出端20输出，被反转成电压差Voutn，并且从负(-)输出端21输出所反转的电压差Voutn。
由于如上所述根据脉冲1和2进行的斩波控制，从放大器1的正(+)端20输出具有图2信号波形的电压差Voutp，从放大器1的负(-)端21输出具有图3信号波形的电压差Voutn。在图2和3的每一个中，竖直轴为电压标度，水平轴为时间标度。
当脉冲1处于“H”电平，且脉冲2处于“L”电平时，构成采样保持电路2中输入开关对的开关28a和28b以及构成采样保持电路3中输出开关对的开关29c和29d被接通。同时，构成采样保持电路2中输出开关对的开关28c和28d以及构成采样保持电路3中输入开关对的开关29a和29b被断开。
因而，保持电路26具有与放大器1的正(+)侧输出端20相连的输入端26a，和与放大器1的负(-)侧输出端21相连的输入端26b。在此状态下，保持电路26保持从输入端26a输入的电压差Voutp，并从输出端22输出电压差Voutp。保持电路26还保持从输入端26b输入的电压差Voutn，并从输出端23输出电压差Voutn。
不过，构成采样保持电路2的输出开关对的开关28c和28d被断开，因而，采样保持电路2没有将从保持电路26输出的电压电平作为输出信号输出到输出端17和18。换言之，采样保持电路2对来自放大器1的放大信号的电压电平进行采样。
此时，保持电路27具有与输出端17相连的输出端24，和与输出端18相连的输出端25。在此状态下，保持电路27通过输出端24将所保持的电压差Voutn输出到输出端17。此外，保持电路27通过输出端25将所保持的电压差Voutp输出到输出端18。
同样，构成采样保持电路3的输入开关对的开关29a和29b被断开，因而，从放大器1输出的放大信号的电压电平没有被输入到保持电路27的输入端27a和27b，这表明保持电路27处于保持状态。换言之，采样保持电路3输出保持电路27中所保持的放大信号的电压电平。
当脉冲1处于“L”电平，且脉冲2处于“H”电平时，构成采样保持电路2中输出开关对的开关28c和28d以及构成采样保持电路3中输入开关对的开关29a和29b被接通。同时，构成采样保持电路2中输入开关对的开关28a和28b以及构成采样保持电路3中输出开关对的开关29c和29d被断开。
因而，保持电路26具有与输出端17相连的输出端22，和与输出端18相连的输出端23。在此状态下，保持电路26通过输出端22将所保持的电压差Voutp输出到输出端17。此外，保持电路26通过输出端23将所保持的电压差Voutn输出到输出端18。
同样，构成采样保持电路2的输入开关对的开关28a和28b被断开，因而，从放大器1输出的放大信号的电压电平没有被输入保持电路26的输入端26a和26b，这表明保持电路26处于保持状态。换言之，采样保持电路2输出保持电路26中所保持的放大信号的电压电平。
此时，保持电路27具有与放大器1的负(-)侧输出端21相连的输入端27a，和与放大器1的正(+)侧输出端20相连的输入端27b。在此状态下，保持电路27保持从输入端27a输入的电压差Voutn，并从输出端24输出电压差Voutn。保持电路27还保持从输入端27b输入的电压差Voutp，并从输出端25输出电压差Voutp。
不过，构成采样保持电路3的输出开关对的开关29c和29d被断开，因而，采样保持电路3没有将从保持电路27输出的电压电平作为输出信号输出到输出端17和18。换言之，采样保持电路3对来自放大器1的放大信号的电压电平进行采样。
如上所述，根据脉冲1和2中的哪一个在“H”电平下输入，采样保持电路2和采样保持电路3其中之一输出另一电路中所保持的电压电平，而采样保持电路2和3中的另外一个对电压电平进行采样。采样保持电路2和3每隔半个周期轮流进行采样和输出。
图4表示按照上述方式从输出端22输出的信号的信号波形，其中输出端22为保持电路26的正侧输出端。在图4中，竖直轴为电压标度，水平轴为时间标度。从图4显然可以看出，当脉冲2从“H”电平变为“L”电平，且脉冲1从“L”电平变为“H”电平时，从输出端22输出的输出信号具有大尖峰分量。相反，当脉冲2从“L”电平变为“H”电平，且脉冲1从“H”电平变为“L”电平时，从输出端22输出的输出信号几乎没有尖峰分量。
换言之，当保持电路26在脉冲1下采样放大信号时，由于放大器1的转换速率所产生的尖峰分量，保持电路26中所保持的电压发生极大的波动。
不过，当保持电路26在脉冲2下通过开关28c将电路中所保持的放大信号输出到输出端17时，输出信号仅受开关28c处的切换噪声等引起的电压波动的影响，根本不受放大器1的转换速率的影响。从而，从采样保持电路2输出的输出信号不具有尖峰分量。
同样，图5表示从输出端24输出的信号的信号波形，其中输出端24为保持电路27的负侧输出端。在图5中，竖直轴为电压标度，水平轴为时间标度。如从图5显然可以看出，当脉冲1从“H”电平变为“L”电平，且脉冲2从“L”电平变为“H”电平时，从输出端24输出的输出信号具有大尖峰分量。相反，当脉冲1从“L”电平变为“H”电平，且脉冲2从“H”电平变为“L“电平时，从输出端24输出的输出信号几乎不具有尖峰分量。
换言之，当保持电路27在脉冲2下对放大信号进行采样时，由于放大器1的转换速率所产生的尖峰分量，保持电路27中所保持的电压发生极大的波动。
不过，当保持电路27在脉冲1下通过开关29d将电路中所保持的放大信号输出到输出端18时，输出信号仅受开关29d处的切换噪声等所引起的电压波动的影响，根本不受放大器1的转换速率的影响。从而，从采样保持电路3输出的输出信号没有尖峰分量。
如上所述，当脉冲2处于“H”电平，且脉冲1处于“L”电平时，由于基于脉冲1和2对采样保持电路2和3中的开关进行控制，来自保持电路26的输出端22的输出信号被输出到输出端17，同时，来自保持电路26的输出端23的输出信号被输出到输出端18。
另一方面，当脉冲1处于“H”电平，且脉冲2处于“L”电平时，由于基于脉冲1和2对采样保持电路2和3中的开关进行控制，来自保持电路27的输出端24的输出信号被输出到输出端17，同时，来自保持电路27的输出端25的输出信号被输出到输出端18。
按照上述方式，采样保持电路2和3根据脉冲1和2的定时交替地输出信号，并将信号合成，产生待输出的输出信号。从输出端17输出所获得的输出信号。输出信号表现为图6中所示的正弦波，不具有图4和5中所示的大尖峰分量。
同样，采样保持电路2和3根据脉冲1和2的定时交替地输出信号，将信号合成，并产生待输出的输出信号。从输出端18输出所获得的输出信号。输出信号表现为图7中所示的正弦波，没有图4和5中所示的大尖峰分量。在图6和7中，竖直轴为电压标度，水平轴为时间标度。
从而，根据包括采样保持电路2和3的斩波放大器电路的上述结构，与传统示例相比，可显著减小在放大之后通过将输入信号斩波并将信号合成所获得的输出信号中的谐波失真。
上述保持电路26可由图8中所示的两个保持部分组成。一个保持部分保持放大器1的正(+)侧输出端20的电压电平，并且由电容261和运算放大器262组成。另一个保持部分保持放大器1的负(-)侧输出端21的电压电平，并且由电容263和运算放大器264组成。
同样，上述保持电路27可由图8中所示的两个保持部分组成。一个保持部分保持放大器1的负(-)侧输出端21的电压电平，并且由电容271和运算放大器272组成。另一个保持部分保持放大器1的正(+)侧输出端20的电压电平，并且由电容273和运算放大器274组成。
电容261的一端与运算放大器262的正(+)侧输入端相连，而其另一端接地。电容263的一端与运算放大器262的负(-)输出端相连，而其另一端接地。当开关28a接通时，电容261保持放大器1的输出端20的电压电平，当开关28b接通时，电容263保持放大器1的输出端21的电压电平。电容271的一端与运算放大器272的正(+)输入端相连，而其另一端接地。电容273的一端与运算放大器274的正(+)输入端相连，而其另一端接地。当开关29a接通时，电容271保持放大器1的输出端21的电压电平，当开关29b接通时，电容273保持放大器1的输出端20的电压电平。
采样保持电路2和3的结构不限于分别使用保持电路26和27的上述结构。通过使用另外的采样保持电路，只要该采样保持电路具有等于或大于1的增益，则也能获得与上述实施例相同的效果。
此外，图8的放大器1具有10倍的放大系数。在运算放大器1a的输出端(输出端20)与负(-)侧输入端之间设有90kΩ的电阻1c。运算放大器1a在处于其正(+)侧的输入端处与开关11a的输出侧接线端相连。在运算放大器1b的输出端(输出端21)与正(+)侧输入端之间设有90kΩ的电阻1d。运算放大器1b在处于其负(-)侧的输入端处与开关11b的输出侧接线端相连。在运算放大器1a的负(-)侧输入端与运算放大器1b的正(+)侧输入端之间设有20kΩ的电阻1e。注意，放大器1的放大系数和结构不限于此。

Claims (5)

1.一种斩波放大器电路，包括：
斩波电路，其基于具有预定频率的脉冲将输入信号斩波，从而调制输入信号；
放大器，用于放大所调制的输入信号；
第一采样保持电路；和
第二采样保持电路，其中：
所述斩波放大器电路将所放大的调制信号解调制，并将所放大的信号作为输出信号输出；
所述斩波电路通过相位彼此偏移半个周期的第一脉冲和第二脉冲将输入信号斩波，在斩波时切换一对输入端与一对输出端之间的连接关系，并将所述输入信号作为调制信号输出；
所述放大器将调制信号放大，并将所放大的调制信号作为放大信号输出；
所述第一采样保持电路在第一脉冲下保持放大信号，在第二脉冲下输出该放大信号；
所述第二采样保持电路在第二脉冲下保持放大信号，在第一脉冲下输出该放大信号。
2.根据权利要求1所述的斩波放大器电路，其中：
所述第一采样保持电路和第二采样保持电路分别包括：
放大信号输入到其中的第一对开关；
用于保持从第一对开关输入的放大信号的电压电平的保持电路；和
第二对开关，用于控制通过所述保持电路保持的放大信号的输出；并且
第一对开关和第二对开关其中之一被断开，同时第一对开关和第二对开关中的另一个被接通。
3.根据权利要求1所述的斩波放大器电路，其中：
所述一对输入端由第一输入端和第二输入端组成；
所述一对输出端由第一输出端和第二输出端组成；
当输入第一脉冲时，所述第一输入端与第一输出端彼此相连，第二输入端与第二输出端彼此相连；并且
当输入第二脉冲时，第一输入端与第二输出端彼此相连，第二输入端与第一输出端彼此相连。
4.根据权利要求1所述的斩波放大器电路，其中：
由于开关电容器的结构，所述第一采样保持电路和第二采样保持电路均保持放大信号的电压电平。
5.根据权利要求2所述的斩波放大器电路，其中：
输出端彼此相连的第一对开关和第二对开关，分别根据第一脉冲和第二脉冲，将从第一采样保持电路和第二采样保持电路中的每个保持电路输出的放大信号合成，并将合成信号作为输出信号输出。
CN200710005210XA 2006-02-07 2007-02-07 放大器电路 Expired - Fee Related CN101102094B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-029138 2006-02-07
JP2006029138A JP2007214613A (ja) 2006-02-07 2006-02-07 増幅回路
JP2006029138 2006-02-07

Publications (2)

Publication Number Publication Date
CN101102094A true CN101102094A (zh) 2008-01-09
CN101102094B CN101102094B (zh) 2011-08-10

Family

ID=38492704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710005210XA Expired - Fee Related CN101102094B (zh) 2006-02-07 2007-02-07 放大器电路

Country Status (5)

Country Link
US (1) US7508258B2 (zh)
JP (1) JP2007214613A (zh)
KR (1) KR101141567B1 (zh)
CN (1) CN101102094B (zh)
TW (1) TWI392223B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101598952B (zh) * 2008-06-02 2011-12-07 联咏科技股份有限公司 电流产生器
CN102778910A (zh) * 2011-05-08 2012-11-14 曹先国 高电压基准
CN102889927A (zh) * 2011-07-20 2013-01-23 精工电子有限公司 光检测装置
CN103874300A (zh) * 2014-03-31 2014-06-18 太仓电威光电有限公司 一种调节led驱动输出端参数的方法及系统
CN104124935A (zh) * 2013-04-23 2014-10-29 株式会社理光 斩波放大器
CN107332524A (zh) * 2017-07-12 2017-11-07 华大半导体有限公司 抑制低频噪声的运算放大器
CN107465394A (zh) * 2016-06-02 2017-12-12 精工半导体有限公司 放大电路及多路嵌套式密勒放大电路
CN107632169A (zh) * 2016-07-15 2018-01-26 精工爱普生株式会社 物理量检测电路、物理量检测装置、电子设备和移动体
CN109450384A (zh) * 2018-09-20 2019-03-08 天津大学 一种基于斩波调制和相关双采样的读出电路
CN110492886A (zh) * 2019-08-20 2019-11-22 深圳市锐能微科技有限公司 模数转换器和模数转换方法
CN112702033A (zh) * 2019-10-23 2021-04-23 艾普凌科有限公司 放大器
CN117394809A (zh) * 2023-12-07 2024-01-12 杭州晶华微电子股份有限公司 全差分仪表放大器电路、仪表放大器及集成电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215399B2 (ja) * 2007-09-14 2013-06-19 アナログ デバイシーズ インク 改良されたローパワー、ローノイズアンプシステム
JP5295941B2 (ja) * 2009-12-22 2013-09-18 株式会社豊田中央研究所 信号処理回路
KR101154240B1 (ko) * 2010-09-15 2012-06-18 강원대학교산학협력단 Ｕｓｎ용 센서신호 처리장치 및 방법
JP5612501B2 (ja) * 2011-02-03 2014-10-22 株式会社豊田中央研究所 チョッパ式増幅回路
JP6158532B2 (ja) * 2013-02-26 2017-07-05 エスアイアイ・セミコンダクタ株式会社 演算増幅回路
CN104065266B (zh) * 2014-07-11 2017-12-15 成都芯源系统有限公司 用于电压转换器的控制电路
WO2024097273A1 (en) * 2022-11-02 2024-05-10 Texas Instruments Incorporated Auto zero techniques for high voltage analog front-end with robust ac common-mode rejection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5592007A (en) 1978-12-29 1980-07-12 Chino Works Ltd Signal processing unit
GB2256551B (en) * 1991-06-06 1996-01-24 Crystal Semiconductor Corp Switched capacitor integrator with chopper stabilisation performed at the sampling rate
US5621319A (en) * 1995-12-08 1997-04-15 Allegro Microsystems, Inc. Chopped hall sensor with synchronously chopped sample-and-hold circuit
JP2605603Y2 (ja) * 1997-12-24 2000-07-31 関西日本電気株式会社 半導体集積回路
JP3105862B2 (ja) * 1998-02-27 2000-11-06 日本電気株式会社 電圧比較回路
DE10117384B4 (de) * 2001-04-06 2004-10-07 Infineon Technologies Ag Sensorvorrichtung
EP1579571B1 (en) * 2002-12-18 2009-04-01 Nxp B.V. Phase corrected miller compensation of chopper and nested chopper amplifiers
US7262654B2 (en) * 2005-01-14 2007-08-28 Cirrus Logic, Inc. Circuits and methods for minimizing chopping artifacts at the output of a chopper-stabilized operational amplifier

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101598952B (zh) * 2008-06-02 2011-12-07 联咏科技股份有限公司 电流产生器
CN102778910A (zh) * 2011-05-08 2012-11-14 曹先国 高电压基准
CN102889927A (zh) * 2011-07-20 2013-01-23 精工电子有限公司 光检测装置
CN102889927B (zh) * 2011-07-20 2015-12-09 精工电子有限公司 光检测装置
CN104124935A (zh) * 2013-04-23 2014-10-29 株式会社理光 斩波放大器
CN104124935B (zh) * 2013-04-23 2017-04-19 株式会社理光 斩波放大器
CN103874300A (zh) * 2014-03-31 2014-06-18 太仓电威光电有限公司 一种调节led驱动输出端参数的方法及系统
CN107465394A (zh) * 2016-06-02 2017-12-12 精工半导体有限公司 放大电路及多路嵌套式密勒放大电路
CN107465394B (zh) * 2016-06-02 2021-12-21 艾普凌科有限公司 放大电路及多路嵌套式密勒放大电路
CN107632169A (zh) * 2016-07-15 2018-01-26 精工爱普生株式会社 物理量检测电路、物理量检测装置、电子设备和移动体
CN107332524A (zh) * 2017-07-12 2017-11-07 华大半导体有限公司 抑制低频噪声的运算放大器
CN107332524B (zh) * 2017-07-12 2020-11-03 华大半导体有限公司 抑制低频噪声的运算放大器
CN109450384A (zh) * 2018-09-20 2019-03-08 天津大学 一种基于斩波调制和相关双采样的读出电路
CN110492886A (zh) * 2019-08-20 2019-11-22 深圳市锐能微科技有限公司 模数转换器和模数转换方法
CN110492886B (zh) * 2019-08-20 2024-02-13 深圳市锐能微科技有限公司 模数转换器和模数转换方法
CN112702033A (zh) * 2019-10-23 2021-04-23 艾普凌科有限公司 放大器
CN117394809A (zh) * 2023-12-07 2024-01-12 杭州晶华微电子股份有限公司 全差分仪表放大器电路、仪表放大器及集成电路
CN117394809B (zh) * 2023-12-07 2024-03-26 杭州晶华微电子股份有限公司 全差分仪表放大器电路、仪表放大器及集成电路

Also Published As

Publication number Publication date
JP2007214613A (ja) 2007-08-23
TW200737692A (en) 2007-10-01
KR101141567B1 (ko) 2012-05-16
US20070222509A1 (en) 2007-09-27
US7508258B2 (en) 2009-03-24
TWI392223B (zh) 2013-04-01
CN101102094B (zh) 2011-08-10
KR20070080565A (ko) 2007-08-10

Similar Documents

Publication Publication Date Title
CN101102094B (zh) 放大器电路
US6476671B1 (en) Ping-pong amplifier with auto-zeroing and chopping
CN1835393B (zh) 高效大功率的音频放大器及其控制方法
US6498530B1 (en) Auto-zeroed ping-pong amplifier with low transient switching
CN104639068B (zh) 一种开关电容实现的线性可编程增益放大器
CN103138760B (zh) 一种超低输入端直流失调的放大器和a/d转换器
US9172332B2 (en) Operational amplifier circuit
US7408392B2 (en) PWM-to-voltage converter circuit and method
JP2017157939A (ja) スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器
CN105871344A (zh) 轨至轨放大器的装置及系统
CN202957808U (zh) 一种超低输入端直流失调的放大器和a/d转换器
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
KR102455956B1 (ko) 차동 증폭 장치
JP2008306580A5 (zh)
KR20060047265A (ko) 차동 증폭기, 2단 증폭기, 및 아날로그/ 디지털 변환기
CN204807622U (zh) 检测电路
US20080068079A1 (en) Efficient Narrow Band Amplification Using Phase Amplifier
US10148238B2 (en) Amplifier circuit and multipath nested miller amplifier circuit
CN104242936A (zh) 流水线模数转换器
Li et al. Improved Error Correction Methods for Filterless Digital Class D Audio Power Amplifier Based on FCLNF
JP2024055972A (ja) 増幅器
US20080068074A1 (en) Efficient Narrow Band Amplification Using Linear Amplifier
CN117614397A (zh) 一种可编程增益放大器
CN102694515B (zh) 差分放大器和模数转换器
JP2022061886A (ja) レベルシフト回路及び増幅装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160406

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Patentee after: CHIKOUJI GAKUEN EDUCATIONAL FOUNDATION

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

Patentee before: Chikouji Gakuen Educational Foundation

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: CHIKOUJI GAKUEN EDUCATIONAL FOUNDATION

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Co-patentee before: Chikouji Gakuen Educational Foundation

Patentee before: DynaFine Semiconductor Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20220207