JP5612501B2 - チョッパ式増幅回路 - Google Patents
チョッパ式増幅回路 Download PDFInfo
- Publication number
- JP5612501B2 JP5612501B2 JP2011022106A JP2011022106A JP5612501B2 JP 5612501 B2 JP5612501 B2 JP 5612501B2 JP 2011022106 A JP2011022106 A JP 2011022106A JP 2011022106 A JP2011022106 A JP 2011022106A JP 5612501 B2 JP5612501 B2 JP 5612501B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- input
- chopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
+側入力端子2に、(a)に例示する増幅前の第1電圧が入力する。−側入力端子4に、(b)に例示する増幅前の第2電圧が入力する。第2電圧は第1電圧を反転したものであってもよいが、反転したものには限定されない。以下では、+側入力端子2に入力する電圧を+増幅前電圧といい、−側入力端子4に入力する電圧を−増幅前電圧という。
増幅回路16は、+側入力8、−側入力10、+側出力12、並びに−側出力14を備えている。本明細書では、増幅回路16の+側入力端子8を、+側入力端子2と区別するために、+側入力8と呼ぶ。同様の理由で、増幅回路16の−側入力端子10を−側入力10と呼び、+側出力端子12を+側出力12と呼び、−側出力端子14を−側出力14と呼ぶ。
入力側スイッチ回路6は、時間の経過に伴って反転するチョッパクロック(cに示す)に同期して、+側入力端子2を+側入力8に接続するとともに−側入力端子4を−側入力10に接続する第1状態(Aに示す)と、+側入力端子2を−側入力10に接続するとともに−側入力端子4を+側入力8に接続する第2状態(Bに示す)の間で交互に切り換える。図1では、図示の明瞭化のために、チョッパクロック(c)の周期が引き伸ばされて表示されている。実際のチョッパクロック(c)は、(a)に例示する+増幅前電圧あるいは(b)に例示する−増幅前電圧の変化周期に比して、図示されているよりも短周期で反転する。
出力側スイッチ回路18は、チョッパクロック(c)に同期して、+側出力12を+側出力端子24に接続するとともに−側出力14を−側出力端子26に接続する第1状態(Aに示す)と、+側出力12を−側出力端子26に接続するとともに−側出力14を+側出力端子24に接続する第2状態(Bに示す)の間で交互に切り換える。
出力電圧(h),(i)にチョッパノイズ28,30が重畳してしまうと、重畳したチョッパノイズ28,30を除去するのに面倒な処理が必要とされる。低次のLPFではノイズを除去しきれず、カットオフ周波数がチョッパノイズの周波数よりも十分に低周波に設定されている高次のLPFを用いる必要が生じる。カットオフ周波数を低周波化した高次のLPFで処理すると、出力電圧(h),(i)の位相が遅れるといった問題が発生する。また、チョッパノイズが重畳した増幅後電圧をLPF処理すると、チョッパ式増幅回路の容量比(または抵抗比)で決まるはずの増幅度を安定的に得ることができなくなってしまうという問題も発生する。
出力電圧(h),(i)にチョッパノイズ28,30が重畳しないようにする技術が必要とされている。
図1の場合と同様に、+側出力12に、図1(f)に例示する電圧が出力され、−側出力14に、図1(g)に例示する電圧が出力される。重複説明は省略する。
図2の(B)に示す第2状態では、出力側スイッチ回路40によって、+側出力12の出力電圧(f)が第3サンプルホールド回路42に入力され、−側出力14の出力電圧(g)が第4サンプルホールド回路44に入力され、出力側スイッチ回路38によって、第1サンプルホールド回路34が保持している電圧が+側出力端子24に出力され、第2サンプルホールド回路36が保持している電圧が−側出力端子26に出力される。
第1サンプルホールド回路34と第2サンプルホールド回路36は、(B)に示す第2状態の間、(A)に示す第1状態から(B)に示す第2状態に切り換わる直前の値を保持している。このタイミングでは、チョッパノイズは消失している。また、第3サンプルホールド回路42と第4サンプルホールド回路44は、(A)に示す第1状態の間、(B)に示す第2状態から(A)に示す第1状態に切り換わる直前の値を保持している。このタイミングでは、チョッパノイズは消失している。
図2のチョッパ式増幅装置によると、+側出力端子24と−側出力端子26から、チョッパノイズの影響を受けない増幅後電圧が出力される。
高速で変化する物理現象をセンサ等で検出する場面が増えており、増幅後電圧が増幅前電圧よりも遅れてしまうことが許されないケースが増加している。本発明では、チョッパノイズが重畳しておらず、しかも増幅前電圧から遅れない増幅後電圧を出力するチョッパ式増幅装置を提供する。
+側入力端子2には、+増幅前電圧(a)が入力する。−側入力端子4には、−増幅前電圧(b)が入力する。−増幅前電圧(b)は+増幅前電圧(a)を反転したであってもよいが、反転したものに限られない。
増幅回路16は、+側入力8、−側入力10、+側出力12、並びに−側出力14を備えている。図3では、+側入力8と+側出力12が上側に配置され、−側入力10と−側出力14が下側に配置されているが、空間的位置関係は重要でなく、いずれの位置関係であってもよい。
入力側スイッチ回路6は、時間の経過に伴って反転するチョッパクロック(c)に同期して、+側入力端子2を+側入力8に接続するとともに−側入力端子4を−側入力10に接続する第1状態(A)と、+側入力端子2を−側入力10に接続するとともに−側入力端子4を+側入力8に接続する第2状態(B)の間で交互に切換える。
出力側スイッチ回路18は、チョッパクロック(c)に同期して、+側出力12を+側サンプルホ−ルド回路20に接続するとともに−側出力14を−側サンプルホ−ルド回路22に接続する第1状態(A)と、+側出力12を−側サンプルホ−ルド回路22に接続するとともに−側出力14を+側サンプルホ−ルド回路20に接続する第2状態(B)の間で交互に切換える。
+側サンプルホ−ルド回路20と−側サンプルホ−ルド回路22は、チョッパクロック(c)の反転前の電圧をチョッパクロックの反転後まで保持する。例えば、図3の第2状態(B)に切り換わった直後における+側出力端子24の電圧は、直前の第1状態(A)における+側出力12の電圧を維持し、その後に、−側出力14の電圧に等しくなる。同様に、第2状態(B)に切り換わった直後における−側出力端子26の電圧は、直前の第1状態(A)における−側出力14の電圧を維持し、その後に、+側出力12の電圧に等しくなる。また、第1状態(A)に切り換わった直後における+側出力端子24の電圧は、直前の第2状態(B)における−側出力14の電圧を維持し、その後に、+側出力12の電圧に等しくなる。同様に、第1状態(A)に切り換わった直後における−側出力端子26の電圧は、直前の第2状態(B)における+側出力12の電圧を維持し、その後に、−側出力14の電圧に等しくなる。
+側サンプルホ−ルド回路20と−側サンプルホ−ルド回路22が、チョッパクロック(c)の反転前の電圧をチョッパクロックの反転後まで保持するものであれば、チョッパクロック(c)の反転タイミングに同期して生じるチョッパノイズは、+側サンプルホ−ルド回路20と−側サンプルホ−ルド回路22によって除去される。チョッパノイズが、+側出力端子24と−側出力端子26に伝播することはない。
+側サンプルホ−ルド回路20と−側サンプルホ−ルド回路22は、チョッパクロックの反転後まで保持するとともに、保持時間の終了に伴って保持状態を停止する。保持時間の終了後は、+側出力12と−側出力14の電圧を遅れなく、+側出力端子24と−側出力端子26に伝達する。チョッパノイズが減衰した後は、+側出力12と−側出力14の電圧を遅れなく+側出力端子24と−側出力端子26に伝達する。
以上から、第2状態(B)に切り換わった直後における+側出力端子24の電圧は、直前の第1状態(A)における+側出力12の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は−側出力14の電圧に等しくなる。同様に、第1状態(A)に切り換わった直後における+側出力端子24の電圧は、直前の第2状態(B)における−側出力14の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は+側出力12の電圧に等しくなる。この結果、+側出力端子24の電圧は、復調された+出力電圧となり、チョッパノイズが影響しておらず、+増幅前電圧を遅れなく増幅した+増幅後電圧となる。図3のチョッパ式増幅装置は、チョッパノイズが重畳しておらず、しかも+増幅前電圧から遅れない+増幅後電圧を出力する。
同様に、第2状態(B)に切り換わった直後における−側出力端子26の電圧は、直前の第1状態(A)における−側出力14の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は+側出力12の電圧に等しくなる。同様に、第1状態(A)に切り換わった直後における−側出力端子26の電圧は、直前の第2状態(B)における+側出力12の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は−側出力14の電圧に等しくなる。この結果、−側出力端子26の電圧は、復調された−出力電圧となり、チョッパノイズが影響しておらず、−増幅前電圧を遅れなく増幅した−増幅後電圧となる。図3のチョッパ式増幅装置は、チョッパノイズが重畳しておらず、しかも−増幅前電圧から遅れない−増幅後電圧を出力する。
チャージアンプの出力電圧が、チョッパクロックの1/2周期の間に5%を超えて変化すると、チョッパノイズをサンプルホールド方式で除去するローパスフィルタ後のゲインの誤差が大きい。さらに、スムースな復調後電圧(増幅後電圧)を得ることができない。それに対して、チョッパクロックの1/2周期の間における変化率が5%以下であれば、チョッパノイズをサンプルホールド方式で除去するローパスフィルタ後のゲインの誤差が十分に小さい。さらに、一次のローパスフィルタで処理可能な程度にスムースな復調後電圧(増幅後電圧)を得ることができる。
そこで、増幅回路をチャージアンプで構成する場合には、チョッパクロックの1/2周期におけるチャージアンプの出力電圧の変動率が5%となる抵抗値よりも大きな抵抗値を持つ帰還抵抗を用いることが好ましい。
増幅回路を前段チャージアンプと後段チャージアンプで構成する場合、チョッパクロックの1/2周期における前段チャージアンプの出力電圧の変動率が5%となる抵抗値よりも大きな抵抗を前段チャージアンプの帰還抵抗に用い、チョッパクロックの1/2周期における後段チャージアンプの出力電圧の変動率が5%となる抵抗値よりも大きな抵抗を後段チャージアンプの帰還抵抗に用いることが好ましい。
増幅回路を、前段チャージアンプと後段チャージアンプ等によって多段階で構成すると、増幅回路の応答時間が高速化され、チョッパクロックの1/4周期よりも短い時間内にチョッパノイズが減衰する現象を得ることができる。+側サンプルホ−ルド回路と−側サンプルホ−ルド回路の保持時間を、チョッパクロックの1/4周期よりも短くすることができる。
また増幅回路に、チャージアンプを用いると、オペアンプのオフセット電圧が増幅されないことから、復調した後の電圧において、チョッパクロックがハイであった間の電圧とチョッパクロックがローであった間の電圧の差が小さい。すなわち、スムースな復調後電圧が得られる。一次のローパスフィルタでも処理可能な復調電圧(増幅後電圧)を得ることができる。また、抵抗比増幅と比較したときに、回路のホワイトノイズを低減できるメリットも得られる。
(特長1)差分回路と一次のローパスフィルタ回路が一体化されている。
(特徴2)チャージアンプの帰還抵抗がMOSで形成されている。
前段のチャージアンプ50は、オペアンプ72と、容量60,62と、帰還容量64,66と、帰還抵抗68,70で構成されている。前段のチャージアンプ50は、+側入力8の電圧を容量60/容量64の比で決まる増幅率で増幅した電圧を出力して容量80を充電し、−側入力10の電圧を容量62/容量66で決まる増幅率で増幅した電圧を出力して容量82を充電する。
本実施例では、オペアンプ72の+出力を−入力へフィードバックしており、オペアンプ72の−出力を+入力へフィードバックしている。これによって、全差動増幅する。
オペアンプ72は電荷を増幅するものであり、チャージアンプとして機能する。オペアンプ72の出力電圧に、オペアンプ72のオフセット電圧を増幅した電圧は含まれない。オペアンプ72の出力電圧に含まれるものは、オペアンプ72のオフセット電圧自体であり、それを増幅した電圧ではない。
オペアンプ72の出力電圧に、オペアンプ72のオフセット電圧を増幅した電圧が含まれていると、出力側スイッチ回路18によって復調した後の電圧に、オフセット電圧を増幅した電圧が影響してしまう。たとえば、出力側スイッチ回路18のスイッチS1が接続状態である間の電圧が、スイッチS1が非続状態である間の電圧に比して、オフセット電圧を増幅した電圧だけ高くなってしまう現象が生じる。オペアンプ72がチャージアンプとして機能する場合、オペアンプ72の出力電圧に含まれるものはオペアンプ72のオフセット電圧自体であり、増幅されたものでない。このために、スイッチS1が接続状態である間の電圧と非接続状態である間の電圧の差は、オフセット電圧自体であり、増幅されたものでない。
オペアンプ72がチャージアンプとして機能する場合、復調後の電圧がスムースなものとなり、一次のローパスフィルタで処理できるほどにスムースな復調後電圧が得られる。
参照符号110に示す変化の速度は、帰還容量64と帰還抵抗68の大きさで決まる時定数によって決定される。帰還容量64が一定であれば帰還抵抗68が大きいほど、変化速度は緩やかである。本実施例では、帰還抵抗68の大きさを120Mオームという高抵抗に設定している。この結果、チャージアンプ72の動作信号帯域が低周波側に延び、参照符号110に示す変化の速度が低速化されている。本実施例では、120Mオームという高抵抗に設定することで、(h)−3に例示するように、チョッピングノイズ108さえ除去すれば、除去後の電圧は非常に安定したものとなるように調整されている。チョッピングノイズ108の除去後の電圧は、一次のローパスフィルタで処理できるほどにスムースなものとなる。
本実施例では、120Mオームという高抵抗を得るためにMOSトランジスタ構造を利用している。ゲート電圧を調整することによって、120Mオームという高抵抗を得ることができる。MOSトランジスタ構造は小型化することができる。小型の回路素子で120Mオームという高抵抗を得ている。
オペアンプ72の−出力76に出力される電圧についても同様である。
図4の(m)は、チョッパクロック(c)の反転タイミングの直前に立ち上がり、チョッパクロックの1/4周期だけハイを維持してからローに立ち下がるクロックを示す。後記するサンプルホールド回路20,22には、図4の(m)のクロックが伝えられる。サンプルホールド回路20,22は、図4の(m)のクロックがハイの間は、ハイに立ち上がった時の値を保持する。サンプルホールド回路20,22は、図4の(m)のクロックがローの間は、入力電圧をそのまま出力する。
チョッパノイズがチョッパクロックの1/4周期よりも短い期間内で減衰すれば、図4の(m)のクロックと、サンプルホールド回路20,22によって、チョッパノイズを除去することができる。
このことは、増幅回路16の+入力8に+増幅前電圧と−増幅前電圧を交互に所定時間毎に入力して増幅し、増幅回路16の−入力10に−増幅前電圧と+増幅前電圧を交互に所定時間毎に入力して増幅し、+入力8の電圧を増幅した電圧と−入力10の電圧を増幅した電圧を交互に所定時間毎に+側サンプルホールド回路20に入力し、−入力10の電圧を増幅した電圧と+入力8の電圧を増幅した電圧を交互に所定時間毎に−側サンプルホールド回路22に入力することになる。結局、入力側スイッチ回路6で、+増幅前電圧と−増幅前電圧をチョッパし、出力側スイッチ回路18で、チョッパした電圧を復調することになる。+側サンプルホールド回路20には+増幅前電圧を増幅した電圧が入力し、−側サンプルホールド回路22には−増幅前電圧を増幅した電圧が入力する。ただし、+側サンプルホールド回路20に入力する電圧にも、−側サンプルホールド回路22入力する電圧にも、チョッパノイズが含まれている。
トランジスタ96のゲートGには、図4の(m)に示したクロックが入力される。トランジスタ96は、(m)に示したクロックがハイの間はオフとなり、(m)に示したクロックがローの間はオンする。(m)に示したクロックがローの間はトランジスタ96がオンし、コンデンサ98の非接地側電極の電位は復調された増幅後電圧に等しくなる。オペアンプ102は高入力インピーダンスの電圧フォロワーとして作動し、出力端子24,26の電圧を、オペアンプ102の非接地側電極100の電圧に等しくする。(m)に示したクロックがローの間は、復調された増幅後電圧が出力端子24,26に伝達される。
(m)に示したクロックが立ち上がると、トランジスタ96がオフし、コンデンサ98の非接地側電極の電圧は、(m)に示したクロックが立ち上がる直前における復調された増幅後電圧に維持される。
(h)−3と(m)が図示の関係にある場合、サンプルホールド回路20が電圧を保持している間に、チョッパノイズ108が発生して減衰する。すなわち、サンプルホールド回路20がタイミングt1において電圧を保持し始めた後に、チョッパノイズ108が発生し始める(タイミングt2)。また、チョッパノイズ108が減衰するタイミングt3以降も(タイミングt4まで)、サンプルホールド回路20は電圧を保持し続ける。以上によって、サンプルホールド回路20が出力端子24に出力する電圧には、チョッパノイズ108の影響が除去されることがわかる。図8の(j)−3は、サンプルホールド回路20が出力端子24に出力する電圧を例示しており、チョッパノイズ108が除去されることが確認される。
図8の(h)−1と(j)−1は、帰還抵抗68,70,88,90の抵抗値が小さい場合を示している。図8の(h)−3と(j)−3は、帰還抵抗68,70,88,90の抵抗値が大きい場合を示している。帰還抵抗68,70,88,90の抵抗値が大きいと、サンプルホールド回路20で、チョッパノイズ108が除去された後の電圧は、非常にスムースである。入力電圧が変化しなければ、出力端子24の電圧も変化しない。
復調された−増幅後電圧を出力する出力端子26の電圧も同様であり、−増幅前電圧を純粋に増幅したものに近く、−増幅前電圧が変化しなければ、出力端子26の電圧も変化しない。
サンプルホールド回路20,22でチョッパノイズを除去すると、増幅後電圧から一次のローパスフィルタでノイズを除去することができ、電圧強度は低下しない。すなわち、二次以上のローパスフィルタを利用する必要がなく、一次のローパスフィルタが利用可能となる。応答時間が長い二次以上のローパスフィルタでなく、応答時間が短い一次のローパスフィルタで済むことから、カーブPに示すように、80%応答時間を10μsec以下に抑えることができる。フィルタ処理の結果、出力波形は入力波形よりも遅れる。その遅れの程度はフィルタの次数に依存する。一次のローパスフィルタで処理できれば、出力波形の入力波形からの遅れを最小とすることができる。本実施例によると、入力波形からの遅れが小さな出力波形が利用できることから、検出タイミングが遅れるといった問題が最小に抑制される。また、一次のローパスフィルタで処理することができれば、簡単な回路でローパスフィルタ回路を実現でき、ローパスフィルタ回路を小型化できる。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。
4:−側入力端子
6:入力側スイッチ回路
16:増幅回路
18:出力側スイッチ回路
20:+側サンプルホ−ルド回路
22:−側サンプルホ−ルド回路
24:+側出力端子24
26:−側出力端子26
50:前段チャージアンプ
52:後段チャージアンプ
54:差分機能とローパスフィルタ機能を併せもつ回路
Claims (2)
- +側入力端子、−側入力端子、入力側スイッチ回路、増幅回路、出力側スイッチ回路、+側サンプルホ−ルド回路、−側サンプルホ−ルド回路、+側出力端子、並びに−側出力端子を備えており、
+側入力端子に、+増幅前電圧が入力し、
−側入力端子に、−増幅前電圧が入力し、
増幅回路は、+側入力、−側入力、+側出力、並びに−側出力を備えており、
入力側スイッチ回路は、時間の経過に伴って反転するチョッパクロックに同期して、+側入力端子を+側入力に接続するとともに−側入力端子を−側入力に接続する第1状態と、+側入力端子を−側入力に接続するとともに−側入力端子を+側入力に接続する第2状態の間で交互に切換え、
出力側スイッチ回路は、チョッパクロックに同期して、+側出力を+側サンプルホ−ルド回路に接続するとともに−側出力を−側サンプルホ−ルド回路に接続する第1状態と、+側出力を−側サンプルホ−ルド回路に接続するとともに−側出力を+側サンプルホ−ルド回路に接続する第2状態の間で交互に切換え、
+側サンプルホ−ルド回路と−側サンプルホ−ルド回路は、チョッパクロックの反転前の電圧をチョッパクロックの反転後まで保持し、
増幅回路が、チャージアンプで構成されており、
そのチャージアンプの帰還抵抗が、チョッパクロックの1/2周期におけるチャージアンプの出力電圧の変動率が5%となる抵抗値以上であることを特徴とするチョッパ式増幅装置。 - 増幅回路が、多段のチャージアンプで構成されており、
+側サンプルホ−ルド回路の保持時間と−側サンプルホ−ルド回路の保持時間が、チョッパクロックの1/4周期よりも短いことを特徴とする請求項1に記載のチョッパ式増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022106A JP5612501B2 (ja) | 2011-02-03 | 2011-02-03 | チョッパ式増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022106A JP5612501B2 (ja) | 2011-02-03 | 2011-02-03 | チョッパ式増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012165079A JP2012165079A (ja) | 2012-08-30 |
JP5612501B2 true JP5612501B2 (ja) | 2014-10-22 |
Family
ID=46844074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022106A Expired - Fee Related JP5612501B2 (ja) | 2011-02-03 | 2011-02-03 | チョッパ式増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5612501B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016053530A (ja) | 2014-09-04 | 2016-04-14 | セイコーエプソン株式会社 | 検出装置および電子機器 |
JP6899686B2 (ja) * | 2017-03-31 | 2021-07-07 | エイブリック株式会社 | 差動増幅装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442460U (ja) * | 1987-06-03 | 1989-03-14 | ||
US5621319A (en) * | 1995-12-08 | 1997-04-15 | Allegro Microsystems, Inc. | Chopped hall sensor with synchronously chopped sample-and-hold circuit |
EP1579571B1 (en) * | 2002-12-18 | 2009-04-01 | Nxp B.V. | Phase corrected miller compensation of chopper and nested chopper amplifiers |
EP1801964A1 (de) * | 2005-12-20 | 2007-06-27 | Mettler-Toledo AG | Verfahren zur Korrektur eines analogen Verstärker-Ausgangssignals, Verstärkermodul und Messvorrichtung |
JP2007214613A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Instruments Inc | 増幅回路 |
JP4961159B2 (ja) * | 2006-04-14 | 2012-06-27 | オリンパス株式会社 | 増幅回路及びその応用回路 |
-
2011
- 2011-02-03 JP JP2011022106A patent/JP5612501B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012165079A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292095B2 (en) | Notch filter for ripple reduction in chopper stabilized amplifiers | |
TWI392223B (zh) | 放大電路 | |
CN110932673A (zh) | 一种包含并联陷波滤波器的斩波稳定放大器 | |
US7733169B2 (en) | Slew rate and settling time improvement circuitry and method for 3-stage amplifier | |
JP6158521B2 (ja) | 演算増幅回路 | |
JP2012502581A (ja) | チョッパ安定化増幅器内のオフセットおよびリップルの抑制のための自動補正フィードバックループ | |
WO2008114312A1 (ja) | 拡散スイッチを有するサンプルホールド回路及びそれを利用したアナログデジタルコンバータ | |
KR20180114561A (ko) | 증폭기 및 이를 이용한 반도체 장치 | |
JP5612501B2 (ja) | チョッパ式増幅回路 | |
JP6899686B2 (ja) | 差動増幅装置 | |
JP2015194457A (ja) | 電流検出回路及びパイルアップ検出回路 | |
US10938408B2 (en) | Semiconductor device for reading and outputting signal from a sensor | |
US9219451B2 (en) | Operational amplifier circuit | |
US20170085251A1 (en) | Preamplifier | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
KR101128451B1 (ko) | 입력신호 증폭 장치 | |
JP7238269B2 (ja) | 信号処理回路 | |
TWI695582B (zh) | 訊號處理電路 | |
EP2502344A1 (en) | Chopper stabilized amplifier with filtering | |
JP4369820B2 (ja) | スイッチトキャパシタ増幅回路 | |
JP2007235807A (ja) | スイッチング回路 | |
JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
TW200820596A (en) | Instrumentation amplifier for neural signals | |
JP2005150982A (ja) | 多素子センサ微小検知信号増幅装置 | |
JP2007097039A (ja) | 平衡出力増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5612501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |