JP2016053530A - 検出装置および電子機器 - Google Patents

Abstract

【課題】焦電素子を利用した出力信号のノイズを低減する。
【解決手段】
検出装置１００は、焦電効果による電荷が第１検出端Ｄ1および第２検出端Ｄ2に発生する焦電素子１２と、第１検出端Ｄ1および第２検出端Ｄ2に発生した電荷に応じた増幅信号ＳAをチョッピングにより生成するチョッパー式の増幅回路１８と、第２検出端Ｄ2と初期化電圧ＶRSTを生成する電源２２との電気的な接続を制御する初期化スイッチ１４とを具備し、初期化スイッチ１４は、増幅回路１８による増幅動作の開始前にオン状態となり、増幅動作中にオフ状態を維持する。
【選択図】図１

Description

本発明は、焦電素子等の容量性の検出素子を利用した検出技術に関する。

焦電素子等の容量性の検出素子による検出結果に応じた出力信号を生成するための各種の技術が従来から提案されている。例えば特許文献１には、焦電素子とソースフォロワー回路と差動増幅回路とを利用した検出装置が開示されている。

特開２０１３−１４８４８８号公報

しかし、特許文献１の技術では、検出回路を構成するトランジスター等の各要素の動作に起因したジョンソンノイズやフリッカノイズ等のノイズが発生するから、Ｓ/Ｎ比が高い出力信号の生成は実際には容易ではない。以上の事情を考慮して、本発明は、焦電素子等の容量性の素子を利用して生成される出力信号のノイズを低減することを目的とする。

以上の課題を解決するために、本発明の好適な態様に係る検出装置は、焦電効果により第１検出端と第２検出端との間に電圧が発生する焦電素子と、当該電圧に応じた増幅信号をチョッピングにより生成するチョッパー式の増幅回路とを具備する。以上の態様では、焦電素子に発生する電圧に応じた増幅信号の生成にチョッパー式の増幅回路が利用される。したがって、焦電素子を利用して生成される信号のノイズを低減することが可能である。

本発明の好適な態様に係る検出装置は、第１検出端および第２検出端の少なくとも一方と初期化電圧を生成する電源との電気的な接続を制御する初期化スイッチを具備し、初期化スイッチは、増幅回路による増幅動作の開始前にオン状態となり、増幅動作中にオフ状態である。以上の態様では、増幅動作の実行中に初期化スイッチがオフ状態に維持されるから、増幅回路による増幅動作を安定させることが可能である。

本発明の好適な態様において、増幅回路は、第１検出端に接続された第１入力端と第２検出端に接続された第２入力端との間に発生する電圧に応じた増幅信号を第１出力端および第２出力端に出力する回路であり、第１増幅入力端と第２増幅入力端と第１増幅出力端と第２増幅出力端とを含む全差動型の演算増幅器と、第１入力端と第１出力端との間の第１容量と、第２入力端と第２出力端との間の第２容量と、第１入力端および第２入力端と第１増幅入力端および第２増幅入力端との電気的な接続を切替える変調回路と、第１増幅出力端および第２増幅出力端と第１出力端および第２出力端との電気的な接続を切替える復調回路とを含む。以上の構成によれば、変調回路が第１入力端および第２入力端と第１増幅入力端および第２増幅入力端との電気的な接続を切替えるとともに復調回路が第１増幅出力端および第２増幅出力端と第１出力端および第２出力端との電気的な接続を切替えるチョッピングにより、充分にノイズが低減された信号（あるいは増幅後の処理でノイズを有効に抑圧できる信号）を生成することが可能である。

本発明の好適な態様において、増幅回路は、第１容量の両端の間に配置された第１スイッチと、第２容量の両端の間に配置された第２スイッチとを含み、第１スイッチおよび第２スイッチは、当該増幅回路による増幅動作の開始前にオン状態となり、増幅動作中にオフ状態である。以上の態様では、増幅動作の開始前に第１スイッチおよび第２スイッチがオン状態に制御されることで第１容量および第２容量の電圧が初期化されるから、増幅動作の開始時に第１容量および第２容量に残存する電荷の影響を低減して適切な増幅動作を実行できるという利点がある。

以上の各態様に係る検出装置は、各種の電子機器に利用される。例えば焦電素子を検出素子として採用した検出装置は、例えば赤外線を利用した検出対象（例えば人間）の感知のために電子機器に搭載され得るが、電子機器における検出装置の用途は赤外線の検出に限定されない。

本発明の第１実施形態に係る検出装置の構成図である。 増幅動作による周波数帯域の変動の説明図である。 初期化スイッチの動作の説明図である。 増幅回路の構成図である。 各制御信号の模式図である。 増幅動作の説明図である。 増幅動作の説明図である。 第２実施形態における増幅回路の構成図である。 第２実施形態における各制御信号の模式図である。 第３実施形態における増幅回路の構成図である。 変形例における検出装置の構成図である。 変形例に係る第１回路および第２回路の構成図である。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る検出装置１００の構成図である。第１実施形態の検出装置１００は、赤外線を検出するとともに検出結果に応じた出力信号Ｓを生成する電子回路であり、図１に例示される通り、焦電素子１２と初期化スイッチ１４と制御回路１６と増幅回路１８とフィルター２０とを具備する。制御回路１６は、検出装置１００の各要素を制御する。具体的には、第１実施形態の制御回路１６は、制御信号σの供給により初期化スイッチ１４を制御するとともに、制御信号φ（φa〜φd）の供給により増幅回路１８を制御する。

図１の焦電素子１２は、焦電体（図示略）の焦電効果により電荷を発生する検出素子であり、第１検出端Ｄ1と第２検出端Ｄ2との間に相互に並列に接続された容量ＣDと抵抗ＲDとで等価的に構成される。第１実施形態の焦電素子１２は、赤外線を検出する容量性の検出素子として利用される。すなわち、赤外線の照射に起因する温度変化に応じた自発分極が焦電体に発生すること（焦電効果）で、赤外線の強度に応じた電荷（当該電荷に応じた電圧）が第１検出端Ｄ1および第２検出端Ｄ2に発生する。具体的には、相互に逆極性で相等しい電荷量の電荷が第１検出端Ｄ1と第２検出端Ｄ2とに発生する。第１実施形態では、図１に例示される通り、第１検出端Ｄ1に負電荷が発生するとともに第２検出端Ｄ2に正電荷が発生する場合を想定する。図１の初期化スイッチ１４は、焦電素子１２の第２検出端Ｄ2と所定の電圧（以下「初期化電圧」という）ＶRSTを生成する電源２２との電気的な接続（導通／絶縁）を制御する。

増幅回路１８は、焦電素子１２に発生する電荷に応じた差動の電圧信号（以下「増幅信号」という）ＳA（電圧ＳA1および電圧ＳA2）を生成する。図１に例示される通り、増幅回路１８は、第１入力端ＮA1と第２入力端ＮA2と第１出力端ＮB1と第２出力端ＮB2とを具備する。第１入力端ＮA1は焦電素子１２の第１検出端Ｄ1に電気的に接続され、第２入力端ＮA2は焦電素子１２の第２検出端Ｄ2に電気的に接続される。第１実施形態の増幅回路１８は、焦電素子１２から第１入力端ＮA1および第２入力端ＮA2に供給される電荷（すなわち差動の電荷信号）に応じた増幅信号ＳAをチョッピングにより生成するチョッパー式の増幅器（チョッパースタビライズドアンプ）であり、図１に例示される通り、変調回路３２と演算増幅器３４と復調回路３６と容量Ｃ1と容量Ｃ2とを具備する。

演算増幅器３４は、負側入力端ＴA1と正側入力端ＴA2と正側出力端ＴB1と負側出力端ＴB2とを具備する全差動型の演算増幅器である。容量Ｃ1は第１入力端ＮA1と第１出力端ＮB1との間に配置され、容量Ｃ2は第２入力端ＮA2と第２出力端ＮB2との間に配置される。また、変調回路３２は演算増幅器３４の入力側に設置され、復調回路３６は演算増幅器３４の出力側に設置される。

変調回路３２は、第１入力端ＮA1および第２入力端ＮA2と演算増幅器３４の負側入力端ＴA1および正側入力端ＴA2との電気的な接続を周期的に切替える。復調回路３６は、演算増幅器３４の正側出力端ＴB1および負側出力端ＴB2と第１出力端ＮB1および第２出力端ＮB2との間の電気的な接続を周期的に切替えることで増幅信号ＳAを生成する。変調回路３２による変調および復調回路３６による復調の周波数（チョッピング周波数）ｆcは、制御回路１６から供給される制御信号φ（φa〜φd）で規定される。

図２の部分(A)に例示される通り、第１入力端ＮA1と第２入力端ＮA2とに供給される電荷で表現される検出信号（電荷信号）は、直流成分を含む低域側の信号成分を優勢に含有するが、図２の部分(B)に例示される通り、変調回路３２による変調で高域側に遷移する。なお、図２の部分(B)では変調に起因した側帯波が併記されている。他方、演算増幅器３４による増幅では、図２の部分(B)に例示される通り、当該演算増幅器３４を構成するトランジスター等の各要素の動作に起因した低域側のノイズ（例えばジョンソンノイズやフリッカーノイズ）が変調回路３２による処理後の変調信号に重畳される。そして、復調回路３６による復調で生成される増幅信号ＳAでは、変調信号の周波数帯域が低域側に遷移するとともにノイズの周波数帯域は高域側に遷移する。図２の部分(C)には、増幅信号ＳAのうちノイズおよび側帯波が存在する高域側の周波数帯域Ｂが図示されている。周波数帯域Ｂは周波数ｆcを含む帯域である。

図１のフィルター２０は、増幅回路１８が生成する増幅信号ＳAのうち周波数ｆcを含む高域側の周波数帯域Ｂの信号成分を抑圧（理想的には除去）することで出力信号Ｓを生成する。例えば周波数帯域Ｂの低域側を通過帯域とする低域通過フィルターや帯域通過フィルターが第１実施形態のフィルター２０として好適に利用される。以上の構成によれば、演算増幅器３４のノイズが抑制された高いＳ/Ｎ比の出力信号Ｓを生成することが可能である。

図３は、検出装置１００の概略的な動作の説明図である。図３に例示される通り、初期化スイッチ１４は、制御回路１６から供給される制御信号σに応じて、増幅回路１８が焦電素子１２の電荷に応じた増幅信号ＳAを生成する増幅動作の開始前の所定長の初期化期間ＱRSTにてオン状態となり、増幅動作の実行中はオフ状態を維持する。初期化期間ＱRSTにて初期化スイッチ１４がオン状態に制御されることで、第２検出端Ｄ2の電圧は増幅動作の開始前に初期化電圧ＶRSTに初期化される。他方、増幅動作の実行中には、初期化スイッチ１４がオフ状態に維持されることで、焦電素子１２の第２検出端Ｄ2および第１検出端Ｄ1は電気的なフローティングに維持される。

図４は、第１実施形態の増幅回路１８の具体的な構成図である。図４に例示される通り、制御回路１６が生成した制御信号φaおよび制御信号φbは変調回路３２に供給され、制御回路１６が生成した制御信号φcおよび制御信号φdは復調回路３６に供給される。

図４に例示される通り、変調回路３２は、第１入力端ＮA1および第２入力端ＮA2と演算増幅器３４の負側入力端ＴA1および正側入力端ＴA2との間の電気的な接続（導通／絶縁）を制御するための複数のスイッチ（Ｘa1，Ｘa2，Ｘb1，Ｘb2）を包含する。スイッチＸa1は第１入力端ＮA1と負側入力端ＴA1との接続を制御し、スイッチＸb1は第１入力端ＮA1と正側入力端ＴA2との接続を制御する。また、スイッチＸa2は第２入力端ＮA2と正側入力端ＴA2との接続を制御し、スイッチＸb2は第２入力端ＮA2と負側入力端ＴA1との接続を制御する。スイッチＸa1およびスイッチＸa2は制御信号φaに応じて動作し、スイッチＸb1およびスイッチＸb2は制御信号φbに応じて動作する。

図４に例示される通り、復調回路３６は、演算増幅器３４の正側出力端ＴB1および負側出力端ＴB2と第１出力端ＮB1および第２出力端ＮB2との間の電気的な接続（導通／絶縁）を制御するための複数のスイッチ（Ｙc1，Ｙc2，Ｙd1，Ｙd2）を包含する。スイッチＹc1は正側出力端ＴB1と第１出力端ＮB1との接続を制御し、スイッチＹd1は負側出力端ＴB2と第１出力端ＮB1との接続を制御する。また、スイッチＹc2は負側出力端ＴB2と第２出力端ＮB2との接続を制御し、スイッチＹd2は正側出力端ＴB1と第２出力端ＮB2との接続を制御する。スイッチＹc1およびスイッチＹc2は制御信号φcに応じて動作し、スイッチＹd1およびスイッチＹd2は制御信号φdに応じて動作する。

図５は、初期化期間ＱRSTの経過後に制御回路１６から増幅回路１８に供給される各制御信号φ（φa〜φd）の模式図であり、図６および図７は増幅回路１８による増幅動作の説明図である。なお、第１実施形態では、変調回路３２の各スイッチ（Ｘa1，Ｘa2，Ｘb1，Ｘb2）と復調回路３６の各スイッチ（Ｙc1，Ｙc2，Ｙd1，Ｙd2）とをＰチャネル型のトランジスターで構成した場合を例示する。したがって、各制御信号φをローレベルに設定することで各スイッチはオン状態に制御され、制御信号φをハイレベルに設定することで各スイッチはオフ状態に制御される。ただし、変調回路３２および復調回路３６の各スイッチとして利用されるトランジスターの導電型は任意である。また、Ｐチャネル型およびＮチャネル型のトランジスターを組合せたアナログスイッチを変調回路３２および復調回路３６の各スイッチとして利用することも可能である。

図５に例示される通り、第１実施形態では、増幅期間ＱAと増幅期間ＱBとの組が周波数ｆcに対応する周期で順次に反復されるように制御回路１６が各制御信号（チョッパークロック）φを生成する。増幅期間ＱAは、第１増幅期間および第２増幅期間の一方の例示に相当し、増幅期間ＱBは、第１増幅期間および第２増幅期間の他方の例示に相当する。増幅期間ＱAおよび増幅期間ＱBでの動作を以下に詳述する。

＜増幅期間ＱA＞
増幅期間ＱAでは、図５に例示される通り、制御信号φaおよび制御信号φcがローレベルに設定されるとともに制御信号φbおよび制御信号φdがハイレベルに設定される。したがって、図６の部分(A)に例示される通り、変調回路３２では、スイッチＸa1およびスイッチＸa2がオン状態に制御され、スイッチＸb1およびスイッチＸb2はオフ状態に制御される。また、復調回路３６では、スイッチＹc1およびスイッチＹc2がオン状態に制御され、スイッチＹd1およびスイッチＹd2はオフ状態に制御される。すなわち、増幅期間ＱAでは、変調回路３２は、第１入力端ＮA1と負側入力端ＴA1とを接続するとともに第２入力端ＮA2と正側入力端ＴA2とを接続し、復調回路３６は、正側出力端ＴB1と第１出力端ＮB1とを接続するとともに負側出力端ＴB2と第２出力端ＮB2とを接続する。

以上の状態（以下「第１状態」という）では、演算増幅器３４の負側入力端ＴA1と正側出力端ＴB1との間の帰還容量として容量Ｃ1が機能し、焦電素子１２の第１検出端Ｄ1から第１入力端ＮA1に供給される電荷が容量（積分容量）Ｃ1に充電される。したがって、第１出力端ＮB1の電圧ＳA1は、容量Ｃ1の電荷量と容量値とに応じた電圧（容量Ｃ1の電圧）に設定される。すなわち、増幅期間ＱAでは、演算増幅器３４と容量Ｃ1とが、第１入力端ＮA1に供給される電荷に応じた電圧を生成するチャージアンプ（電荷-電圧変換回路）として機能する。電圧ＳA1の増幅率は、焦電素子１２の容量ＣDと増幅回路１８の容量Ｃ1との容量比に応じた数値となる。同様に、焦電素子１２の第２検出端Ｄ2から第２入力端ＮA2に供給される電荷が容量Ｃ2に充電されるから、第２出力端ＮB2の電圧ＳA2は、容量Ｃ2の電荷量と容量値とに応じた電圧に設定される。電圧ＳA2の増幅率は、焦電素子１２の容量ＣDと増幅回路１８の容量Ｃ2との容量比に応じた数値となる。

＜増幅期間ＱB＞
増幅期間ＱBでは、図５に例示される通り、増幅期間ＱAとは反対に、制御信号φaおよび制御信号φcがハイレベルに設定されるとともに制御信号φbおよび制御信号φdがローレベルに設定される。したがって、図６の部分(E)に例示される通り、変調回路３２では、スイッチＸa1およびスイッチＸa2がオフ状態に制御され、スイッチＸb1およびスイッチＸb2がオン状態に制御される。また、復調回路３６では、スイッチＹc1およびスイッチＹc2がオフ状態に制御され、スイッチＹd1およびスイッチＹd2がオン状態に制御される。すなわち、増幅期間ＱBでは、変調回路３２は、第１入力端ＮA1と正側入力端ＴA2とを接続するとともに第２入力端ＮA2と負側入力端ＴA1とを接続し、復調回路３６は、正側出力端ＴB1と第２出力端ＮB2とを接続するとともに負側出力端ＴB2と第１出力端ＮB1とを接続する。

以上の状態（以下「第２状態」という）では、増幅期間ＱAと同様に、焦電素子１２の第１検出端Ｄ1から第１入力端ＮA1に供給される電荷が容量Ｃ1に充電されることで第１出力端ＮB1の電圧ＳA1が容量Ｃ1の電荷量と容量値とに応じた電圧に設定され、第２検出端Ｄ2から第２入力端ＮA2に供給される電荷が容量Ｃ2に充電されることで第２出力端ＮB2の電圧ＳA2が容量Ｃ2の電荷量と容量値とに応じた電圧に設定される。以上の説明から理解される通り、第１状態と第２状態とを周期的に切替える周波数ｆcのチョッピングにより、電圧ＳA1と電圧ＳA2とで表現される差動の増幅信号ＳA（図２の部分(C)）が生成される。

ところで、図１の初期化スイッチ１４を省略して焦電素子１２の第２検出端Ｄ2を電源２２に固定的に接続した構成（以下「対比例１」という）では、スイッチＸa2がオン状態に遷移して初期化電圧ＶRSTが電源２２から演算増幅器３４の正側入力端ＴA2に供給される状態と、スイッチＸa2がオフ状態に遷移して正側入力端ＴA2が電気的なフローティングに維持される状態とが交互に反復される。したがって、対比例１では増幅動作の安定性が低いという問題がある。他方、第１実施形態では、増幅動作の実行中に初期化スイッチ１４がオフ状態に維持されることで、焦電素子１２の第１検出端Ｄ1および第２検出端Ｄ2は電気的なフローティングに維持される。したがって、演算増幅器３４が第１入力端ＮA1および第２入力端ＮA2から絶縁された状態に加えて、演算増幅器３４が第１入力端ＮA1および第２入力端ＮA2に接続された状態でも、演算増幅器３４の負側入力端ＴA1および正側入力端ＴA2は電気的なフローティングに維持される。したがって、第１実施形態によれば、対比例１と比較して増幅動作を安定させることが可能である。

＜準備期間Ｐ＞
図５に例示される通り、増幅期間ＱAと増幅期間ＱBとの間には、第１状態および第２状態の一方を適切に他方に遷移させるための準備期間Ｐが確保される。第１実施形態の準備期間Ｐは、期間ＰAと期間ＰBと期間ＰCとを包含する。期間ＰAおよび期間ＰBは、増幅期間ＱAまたは増幅期間ＱBと期間ＰCとの間の期間である。具体的には、期間ＰAは期間ＰBの直前の期間であり、期間ＰCは期間ＰBの直後の期間である。なお、準備期間Ｐは増幅期間ＱAの直後および増幅期間ＱBの直後の双方に存在するが、以下の説明では、増幅期間ＱAの直後の準備期間Ｐに便宜的に着目する。

準備期間Ｐのうち増幅期間ＱAの直後の期間ＰAでは、図５に例示される通り、制御信号φbと制御信号φcと制御信号φdとが増幅期間ＱAと同様のレベルに維持された状態で制御信号φaがハイレベルに変更される。したがって、図６の部分(B)に例示される通り、増幅期間ＱAの第１状態から変調回路３２のスイッチＸa1とスイッチＸa2とがオフ状態に遷移する。すなわち、復調回路３６が第１出力端ＮB1および第２出力端ＮB2と演算増幅器３４との接続を増幅期間ＱAと同様に維持した状態で、変調回路３２は、第１入力端ＮA1および第２入力端ＮA2を演算増幅器３４から絶縁する。

期間ＰAの直後の期間ＰBでは、図５に例示される通り、制御信号φaと制御信号φbと制御信号φdとが期間ＰAと同様のレベルに維持された状態で制御信号φcがハイレベルに変更される。したがって、図６の部分(C)に例示される通り、期間ＰAの状態から復調回路３６のスイッチＹc1とスイッチＹc2とがオフ状態に遷移する。すなわち、変調回路３２が第１入力端ＮA1および第２入力端ＮA2を演算増幅器３４から絶縁した状態で、復調回路３６は、第１出力端ＮB1および第２出力端ＮB2を演算増幅器３４から絶縁する。以上に例示した通り、準備期間Ｐの期間ＰB（解放期間）では、第１入力端ＮA1と第２入力端ＮA2と第１出力端ＮB1と第２出力端ＮB2とが演算増幅器３４から絶縁される。

準備期間Ｐを省略して増幅期間ＱAと増幅期間ＱBとを相互に連続させた構成（以下「対比例２」という）では、増幅期間ＱAにて制御信号φaがローレベルに設定される期間と増幅期間ＱBにて制御信号φbがローレベルに設定される期間とが相互に重複する可能性がある。制御信号φaおよび制御信号φbの双方がローレベルに設定された場合、変調回路３２の全部のスイッチ（Ｘa1，Ｘa2，Ｘb1，Ｘb2）が同時にオン状態に制御される（第１入力端ＮA1と第２入力端ＮA2とが相互に導通する）から、第１入力端ＮA1および容量Ｃ1に存在する負電荷と第２入力端ＮA2および容量Ｃ2に存在する正電荷とが相殺される。したがって、対比例２では、容量Ｃ1および容量Ｃ2を充分に充電できず、結果的に増幅回路１８による適切な増幅動作が阻害される可能性がある。以上の説明では第１入力端ＮA1と第２入力端ＮA2との導通に着目したが、制御信号φcと制御信号φdとの双方がローレベルに設定されることで復調回路３６の全部のスイッチ（Ｙc1，Ｙc2，Ｙd1，Ｙd2）が同時にオン状態に制御された場合にも同様に電荷の相殺が発生し得る。

以上に説明した対比例２に対し、第１実施形態では、第１入力端ＮA1および第２入力端ＮA2を演算増幅器３４から絶縁する期間ＰAと、第１出力端ＮB1および第２出力端ＮB2を演算増幅器３４から絶縁する期間ＰBとが増幅期間ＱAと増幅期間ＱBとの間に確保されるから、制御信号φaおよび制御信号φbの双方がローレベルに設定される事態や、制御信号φcおよび制御信号φdの双方がローレベルに設定される事態は回避される。したがって、第１入力端ＮA1と第２入力端ＮA2との導通や第１出力端ＮB1と第２出力端ＮB2との導通に起因した電荷の相殺が防止される。すなわち、第１実施形態によれば、対比例２と比較して、焦電素子１２に発生した電荷を容量Ｃ1および容量Ｃ2に確実に充電して増幅回路１８による適切な増幅動作を実現することが可能である。

ところで、演算増幅器３４の正側出力端ＴB1および負側出力端ＴB2には容量（寄生容量）が付随する。図６の部分(A)に例示される通り、増幅期間ＱAでは、演算増幅器３４の正側出力端ＴB1に付随する容量ＣS1に正電荷が充電され、負側出力端ＴB2に付随する容量ＣS2に負電荷が充電される。容量ＣS1および容量ＣS2の電荷は期間ＰAおよび期間ＰBでも維持される。したがって、期間ＰCを省略して期間ＰBの直後に増幅期間ＱBが開始される構成（以下「対比例３」という）では、増幅期間ＱBの開始とともに復調回路３６のスイッチＹd1がオン状態に遷移すると、直前の増幅期間ＱAで容量Ｃ1に蓄積された正電荷と負側出力端ＴB2に付随する容量ＣS2に蓄積された負電荷とが相殺される。同様に、増幅期間ＱBの開始とともに復調回路３６のスイッチＹd2がオン状態に遷移すると、増幅期間ＱAで容量Ｃ2に蓄積された負電荷と正側出力端ＴB1に付随する容量ＣS1に蓄積された正電荷とが相殺される。対比例３では、以上に説明した電荷の相殺に起因して容量Ｃ1および容量Ｃ2の電圧が低下し、結果的に増幅回路１８による適切な増幅動作が阻害される可能性がある。

対比例３の以上の問題を解消するために、第１実施形態では、増幅期間ＱBの直前に図５の期間ＰC（遷移期間）が確保される。具体的には、期間ＰCでは、制御信号φaと制御信号φcと制御信号φdとが直前の期間ＰBと同様のハイレベルに維持された状態で制御信号φbがローレベルに変更される。したがって、第１入力端ＮA1と第２入力端ＮA2と第１出力端ＮB1と第２出力端ＮB2とが演算増幅器３４から絶縁された期間ＰBの状態から、図６の部分(D)に例示される通り、変調回路３２のスイッチＸb1とスイッチＸb2とがオン状態に遷移する。すなわち、復調回路３６が第１出力端ＮB1と第２出力端ＮB2とを演算増幅器３４から絶縁した状態で、変調回路３２は、第１入力端ＮA1と正側入力端ＴA2とを接続するとともに第２入力端ＮA2と負側入力端ＴA1とを接続する。以上の状態では、演算増幅器３４の正側出力端ＴB1と容量Ｃ1とが絶縁された状態で正側出力端ＴB1から容量ＣS1に負電荷が供給され、演算増幅器３４の負側出力端ＴB2と容量Ｃ2とが絶縁された状態で負側出力端ＴB2から容量ＣS2に正電荷が充電される。すなわち、期間ＰCの開始前に蓄積された容量ＣS1の正電荷や容量ＣS2の負電荷が期間ＰCにて減殺される。以上に説明した期間ＰCの終了後の増幅期間ＱBにおいて、図６の部分(E)に例示される通り、容量Ｃ1が負側出力端ＴB2に接続されるとともに容量Ｃ2が正側出力端ＴB1に接続される。したがって、第１実施形態では、増幅期間ＱBの開始の直後における電荷の相殺に起因した容量Ｃ1および容量Ｃ2の電圧の低下が抑制され、増幅回路１８による適切な増幅動作を実現できるという利点がある。

なお、以上の説明では、増幅期間ＱAの直後の準備期間Ｐに着目したが、以下に例示される通り、増幅期間ＱBの直後の準備期間Ｐでも同様の動作が実行される。図７の部分(A)に例示される増幅期間ＱBでは、前述の通り、第１入力端ＮA1と正側入力端ＴA2とが接続されるとともに第２入力端ＮA2と負側入力端ＴA1とが接続され、正側出力端ＴB1と第２出力端ＮB2とが接続されるとともに負側出力端ＴB2と第１出力端ＮB1とが接続される。したがって、演算増幅器３４の正側出力端ＴB1に付随する容量ＣS1には負電荷が充電され、負側出力端ＴB2に付随する容量ＣS2には正電荷が充電される。

増幅期間ＱBの直後の準備期間Ｐの期間ＰAでは、図７の部分(B)に例示される通り、制御信号φbがハイレベルに変更されることで第１入力端ＮA1および第２入力端ＮA2が演算増幅器３４から絶縁され、直後の期間ＰBでは、図７の部分(C)に例示される通り、制御信号φdがハイレベルに変更されることで第１出力端ＮB1および第２出力端ＮB2が演算増幅器３４から絶縁される。そして、増幅期間ＱBの直後の準備期間Ｐの期間ＰCでは、制御信号φaがローレベルに変更されるから、図７の部分(D)に例示される通り、第１入力端ＮA1が演算増幅器３４の負側入力端ＴA1に接続されるとともに第２入力端ＮA2が正側入力端ＴA2に接続される。以上の状態では、演算増幅器３４の正側出力端ＴB1と容量Ｃ1とが絶縁された状態で正側出力端ＴB1から容量ＣS1に正電荷が供給され、演算増幅器３４の負側出力端ＴB2と容量Ｃ2とが絶縁された状態で負側出力端ＴB2から容量ＣS2に負電荷が供給される。すなわち、期間ＰCの開始前に蓄積されていた容量ＣS1の負電荷や容量ＣS2の正電荷が期間ＰCにて減殺される。以上に説明した期間ＰCの終了後の増幅期間ＱAにおいて容量Ｃ1が正側出力端ＴB1に接続されるとともに容量Ｃ2が負側出力端ＴB2に接続される。したがって、増幅期間ＱAの開始の直後における電荷の相殺に起因した容量Ｃ1および容量Ｃ2の電圧の低下が抑制され、増幅回路１８による適切な増幅動作を実現することが可能である。

期間ＰCは、当該期間ＰCの開始前に容量ＣS1および容量ＣS2に蓄積されていた電荷が充分に減殺される程度の時間長に設定される。具体的には、期間ＰCは、演算増幅器３４の出力インピーダンスと容量ＣS1または容量ＣS2の容量値とに依存する時定数に応じた時間長に設定される。第１実施形態の期間ＰCは、期間ＰAおよび期間ＰBの各々と比較して長い時間長に設定される。

＜第２実施形態＞
本発明の第２実施形態について説明する。以下に例示する各形態において作用や機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。

図８は、第２実施形態における検出装置１００の増幅回路１８の構成図である。図８に例示される通り、第２実施形態の増幅回路１８は、第１実施形態の増幅回路１８と同様の要素（変調回路３２，演算増幅器３４，復調回路３６，容量Ｃ1，容量Ｃ2）に第１回路４２と第２回路４４とを追加した構成である。第１回路４２は演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2との間に配置され、第２回路４４は演算増幅器３４の正側出力端ＴB1と負側出力端ＴB2との間に配置される。第１回路４２は、負側入力端ＴA1と正側入力端ＴA2との間に介在して両者間の電気的な接続（導通／絶縁）を制御するスイッチＺAを包含する。同様に、第２回路４４は、正側出力端ＴB1と負側出力端ＴB2との間に介在して両者間の電気的な接続を制御するスイッチＺBを包含する。また、第２実施形態の制御回路１６は、第１回路４２および第２回路４４を制御するための制御信号φeを生成する。なお、以下の説明では、Ｐチャネル型のトランジスターでスイッチＺAおよびスイッチＺBを構成した場合を便宜的に例示するが、スイッチＺAおよびスイッチＺBを構成するトランジスターの導電型は任意である。

図９は、第２実施形態の制御回路１６が増幅回路１８に供給する各制御信号φ（φa〜φe）の模式図である。増幅期間ＱAおよび増幅期間ＱBの動作や準備期間Ｐのうち期間ＰAおよび期間ＰCの動作は第１実施形態と同様である。したがって、第２実施形態においても第１実施形態と同様の効果が実現される。

図９に例示される通り、準備期間Ｐのうち第１入力端ＮA1と第２入力端ＮA2と第１出力端ＮB1と第２出力端ＮB2とが演算増幅器３４から絶縁される期間ＰB内で制御信号φeはローレベルに設定される。具体的には、制御信号φeは、期間ＰBのうちの一部の期間Ｇにてローレベルに設定され、期間Ｇ以外の期間にてハイレベルに維持される。期間Ｇの始点は期間ＰBの始点の後方に位置し、期間Ｇの終点は期間ＰBの終点の前方に位置する。

期間Ｇにて制御信号φeがローレベルに設定されると、第１回路４２のスイッチＺAと第２回路４４のスイッチＺBとがオン状態に遷移する。したがって、演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2とが第１回路４２のスイッチＺAを介して電気的に接続され、正側出力端ＴB1と負側出力端ＴB2とが第２回路４４のスイッチＺBを介して電気的に接続される。したがって、期間Ｇでは、負側入力端ＴA1および正側入力端ＴA2の各々に残留した電荷が相殺され、正側出力端ＴB1および負側出力端ＴB2の各々に残留した電荷が相殺される。すなわち、演算増幅器３４の入力端間の電位差と出力端間の電位差とが低減（理想的には解消）される。

図６の部分(A)に例示された増幅期間ＱAでは、演算増幅器３４の負側入力端ＴA1に負電荷が残留するとともに正側入力端ＴA2に正電荷が残留し得る。したがって、期間Ｇを省略した構成では、期間ＰC（図６の部分(D)）の始点において第１入力端ＮA1が正側入力端ＴA2に接続されるとともに第２入力端ＮA2が負側入力端ＴA1に接続されると、第１入力端ＮA1に供給される負電荷と正側入力端ＴA2に残留する正電荷とが相殺され、第２入力端ＮA2に供給される正電荷と負側入力端ＴA1に残留する負電荷とが相殺され得る。増幅期間ＱBで演算増幅器３４の入力側に残留する電荷についても同様の問題が発生し得る。第２実施形態では、期間ＰB内の期間Ｇにて演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2とを電気的に接続することで各々に残留した電荷が相殺されるから、期間ＰCにて第１入力端ＮA1や第２入力端ＮA2に供給される電荷の減殺が抑制される。したがって、増幅回路１８による適切な増幅動作を実現することが可能である。

演算増幅器３４の正側出力端ＴB1および負側出力端ＴB2についても同様であり、増幅期間ＱAにて演算増幅器３４の正側出力端ＴB1（容量ＣS1）に残留した電荷と負側出力端ＴB2（容量ＣS2）に残留した電荷とが期間Ｇにて相殺されるから、増幅回路１８による適切な増幅動作を実現することが可能である。なお、以上の通り、正側出力端ＴB1の電荷と負側出力端ＴB2の電荷とが期間Ｇにて相殺されるから、期間ＰCに必要な時間長は第１実施形態と比較して短縮され得る。例えば期間ＰCは期間ＰAと同等の時間長に設定される。

また、第２実施形態では、増幅期間ＱAおよび増幅期間ＱBの各々の開始前に、演算増幅器３４の入力端間の電位差と出力端間の電位差が低減された状態に初期化されるから、増幅動作の開始前の状態に影響されることなく演算増幅器３４を安定的に動作させることが可能であるという利点もある。

＜第３実施形態＞
図１０は、第３実施形態における検出装置１００の増幅回路１８の構成図である。図１０に例示される通り、第３実施形態の増幅回路１８は、第１実施形態の増幅回路１８と同様の要素（変調回路３２，演算増幅器３４，復調回路３６，容量Ｃ1，容量Ｃ2）にスイッチ４６とスイッチ４８とを追加した構成である。スイッチ４６は容量Ｃ1の両電極間（第１入力端ＮA1と第１出力端ＮB1との間）に配置され、スイッチ４８は容量Ｃ2の両電極間（第２入力端ＮA2と第２出力端ＮB2との間）に配置される。

第３実施形態の制御回路１６は、初期化スイッチ１４を制御するための制御信号σを供給することでスイッチ４６およびスイッチ４８を制御する。すなわち、第３実施形態のスイッチ４６およびスイッチ４８は、増幅動作の開始前の初期化期間ＱRSTにて初期化スイッチ１４とともにオン状態に遷移し、増幅動作の実行中はオフ状態を維持する。したがって、増幅動作の開始前の初期化期間ＱRSTにおいて容量Ｃ1および容量Ｃ2の電圧はゼロに初期化される。

第３実施形態においても第１実施形態と同様の効果が実現される。また、第３実施形態では、増幅動作の開始前に容量Ｃ1および容量Ｃ2の電圧が初期化されるから、増幅動作の開始時に容量Ｃ1および容量Ｃ2の残存する電荷の影響を低減して適切な増幅動作を実行できるという利点がある。また、第３実施形態では、初期化スイッチ１４の制御とスイッチ４６およびスイッチ４８の制御とに共通の制御信号σが流用されるから、相互に別個の信号を利用する構成と比較して制御回路１６の構成や動作が簡素化されるという利点もある。もっとも、初期化スイッチ１４とスイッチ４６とスイッチ４８とを個別に制御することも可能である。なお、第２実施形態の第１回路４２および第２回路４４を第３実施形態に採用することも可能である。

＜変形例＞
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。

（１）第１実施形態では、初期化期間ＱRSTにて焦電素子１２の第２検出端Ｄ2を電源２２に接続する構成を例示した。演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2との間には仮想短絡が成立するから、例えば初期化期間ＱRSTにて変調回路３２のスイッチＸa1およびスイッチＸa2をオン状態に維持すれば、焦電素子１２の第１検出端Ｄ1も第２検出端Ｄ2と同等の電圧（初期化電圧ＶRST）に初期化される。ただし、焦電素子１２の第１検出端Ｄ1および第２検出端Ｄ2の双方を確実に所定の電圧に初期化する観点からは、図１１に例示される通り、第２検出端Ｄ2と電源２２との間の初期化スイッチ１４に加えて、第１検出端Ｄ1と電源２２との間にも初期化スイッチ１５を設置した構成が好適である。初期化スイッチ１４および初期化スイッチ１５は、制御回路１６から供給される共通の制御信号σに応じて動作する。具体的には、初期化スイッチ１４および初期化スイッチ１５は、初期化期間ＱRSTにてオン状態に制御され、増幅動作の実行中にはオフ状態を維持する。以上の説明から理解される通り、焦電素子１２の第１検出端Ｄ1および第２検出端Ｄ2の少なくとも一方と電源２２との電気的な接続を制御するスイッチ（例えば初期化スイッチ１４や初期化スイッチ１５）を配置した構成が好適である。

（２）増幅回路１８による増幅動作の具体的な内容は適宜に変更され得る。例えば、準備期間Ｐの期間ＰAを省略した構成（増幅期間ＱAまたは増幅期間ＱBの直後に期間ＰBが開始される構成）も採用され得る。また、第２実施形態では準備期間Ｐの期間ＰCを省略する（期間ＰBの直後に増幅期間ＱAまたは増幅期間ＱBを開始する）ことも可能である。

（３）第２実施形態における第１回路４２および第２回路４４の構成は図１０の例示（スイッチＺA，スイッチＺB）に限定されない。例えば、図１２に例示される通り、演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2との間に直列に接続されたスイッチＺAと抵抗ＲAとを第１回路４２が含む構成や、演算増幅器３４の正側出力端ＴB1と負側出力端ＴB2との間に直列に接続されたスイッチＺBと抵抗ＲBとを第２回路４４が含む構成も採用され得る。以上の説明から理解される通り、第１回路４２は、演算増幅器３４の負側入力端ＴA1と正側入力端ＴA2との電位差を低減する手段として包括的に表現され、負側入力端ＴA1と正側入力端ＴA2とが同電位に設定される構成までは必須ではない。同様に、第２回路４４は、演算増幅器３４の正側出力端ＴB1と負側出力端ＴB2との電位差を低減する手段として包括的に表現され、正側出力端ＴB1と負側出力端ＴB2とが同電位に設定される構成までは必須ではない。なお、第１回路４２および第２回路４４の一方を省略することも可能である。

＜電子機器＞
以上の各形態に係る検出装置１００は各種の電子機器に利用される。例えば、赤外線を利用して人間の存在を感知する人感センサーに前述の各形態の検出装置１００を利用することが可能である。表示装置（テレビ，モニター，電子ペーパー，カーナビゲーション装置）や撮像装置（ビデオカメラやスチルカメラ），情報端末（携帯電話機，スマートフォン，ゲーム機）等の任意の電子機器において、例えば利用者の有無を判定するために前述の各形態の検出装置１００を利用することが可能である。

１００……検出装置、１２……焦電素子、１４，１５……初期化スイッチ、１６……制御回路、１８……増幅回路、２０……フィルター、２２……電源、３２……変調回路、３４……演算増幅器、３６……復調回路、４２……第１回路、４４……第２回路、Ｄ1……第１検出端、Ｄ2……第２検出端、ＮA1……第１入力端、ＮA2……第２入力端、ＴA1……負側入力端、ＴA2……正側入力端、ＴB1……正側出力端、ＴB2……負側出力端、ＮB1……第１出力端、ＮB2……第２出力端、Ｘa1，Ｘa2，Ｘb1，Ｘb2，Ｙc1，Ｙc2，Ｙd1，Ｙd2……スイッチ、Ｃ1，Ｃ2……容量。

Claims (5)

1. 焦電効果により第１検出端と第２検出端との間に電圧が発生する焦電素子と、
   前記電圧に応じた増幅信号をチョッピングにより生成するチョッパー式の増幅回路と
   を具備する検出装置。
2. 前記第１検出端および前記第２検出端の少なくとも一方と初期化電圧を生成する電源との電気的な接続を制御する初期化スイッチを具備し、
   前記初期化スイッチは、前記増幅回路による増幅動作の開始前にオン状態となり、前記増幅動作中にオフ状態である
   請求項１の検出装置。
3. 前記増幅回路は、前記第１検出端に接続された第１入力端と前記第２検出端に接続された第２入力端との間に発生する前記電圧に応じた増幅信号を第１出力端および第２出力端に出力する回路であり、
   第１増幅入力端と第２増幅入力端と第１増幅出力端と第２増幅出力端とを含む全差動型の演算増幅器と、
   前記第１入力端と前記第１出力端との間の第１容量と、
   前記第２入力端と前記第２出力端との間の第２容量と、
   前記第１入力端および前記第２入力端と前記第１増幅入力端および前記第２増幅入力端との電気的な接続を切替える変調回路と、
   前記第１増幅出力端および前記第２増幅出力端と前記第１出力端および前記第２出力端との電気的な接続を切替える復調回路とを含む
   請求項１または請求項２の検出装置。
4. 前記増幅回路は、
   前記第１容量の両端の間に配置された第１スイッチと、
   前記第２容量の両端の間に配置された第２スイッチとを含み、
   前記第１スイッチおよび前記第２スイッチは、当該増幅回路による増幅動作の開始前にオン状態となり、前記増幅動作中にオフ状態である
   請求項１から請求項３の何れかの検出装置。
5. 請求項１から請求項４の何れかの検出装置を具備する電子機器。

Images