CN103207029A

CN103207029A - 一种热电堆读出电路

Info

Publication number: CN103207029A
Application number: CN2013101301228A
Authority: CN
Inventors: 黄卓磊; 王玮冰
Original assignee: Jiangsu IoT Research and Development Center
Current assignee: Jiangsu IoT Research and Development Center
Priority date: 2013-04-15
Filing date: 2013-04-15
Publication date: 2013-07-17

Abstract

本发明涉及一种读出电路，尤其是一种热电堆读出电路，属于集成电路的技术领域。按照本发明提供的技术方案，所述热电堆读出电路，包括斩波放大电路，与热电堆相连，用于对热电堆的输出信号进行斩波放大；多重反馈滤波电路，与斩波放大电路的输出端连接，用于滤除斩波放大电路产生的纹波及热电堆输出的高频噪声；Sallen-Key滤波电路，与多重反馈滤波电路的输出端连接，用于对多重反馈滤波电路输出信号中的高频噪声及纹波进行滤除，并将热电堆的输出信号进行输出。本发明结构紧凑，能实现低失调低噪声的信号读取，无需冷端补偿，易于集成，降低成本，安全可靠。

Description

一种热电堆读出电路

技术领域

本发明涉及一种读出电路，尤其是一种热电偶读出电路，属于集成电路的技术领域。

背景技术

热电堆（热电偶）作为一种测温器件或红外探测器件，具有广泛的应用，如体温枪，红外成像仪等。传感器的智能化和集成化是当今物联网技术发展的一个热点，热电堆（热电偶）器件与其读出电路集成到同一块芯片上能极大增加集成度，降低成本，易于与其它控制电路集成。

如图1所示：为现有的热电堆（热电偶）读出电路示意图，热电堆（热电偶）的两端直接与专用仪表放大器（如AD627）相连，通过调节仪表放大器的外接电阻来调节增益与消除失调；并且由于热电堆（热电偶）的导线与专用仪表放大器的输入端导线材料不同，需要相应的冷端补偿。

采用CMOS集成电路工艺制造热电堆（热电偶）的读出电路时，需设计相关的电路来消除失调影响，并需要配套的滤波电路来消除高频纹波和噪声。因此，上述限制了热电堆与其读出电路的集成。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种热电堆读出电路，其结构紧凑，能实现低失调低噪声的信号读取，无需冷端补偿，易于集成，降低成本，安全可靠。

按照本发明提供的技术方案，所述热电堆读出电路，包括

斩波放大电路，与热电堆相连，用于对热电堆的输出信号进行斩波放大；

多重反馈滤波电路，与斩波放大电路的输出端连接，用于滤除斩波放大电路产生的纹波及热电堆输出的高频噪声；

Sallen-Key滤波电路，与多重反馈滤波电路的输出端连接，用于对多重反馈滤波电路输出信号中的高频噪声及纹波进行滤除，并将热电堆的输出信号进行输出。

所述斩波放大电路包括第一斩波开关，所述第一斩波开关的输出端与第一运算放大器的输入端连接，第一运算放大器的输出端与第二斩波开关连接，第二斩波开关的输出端与第一反馈电阻网络连接，所述第一反馈电阻网络包括第二电阻及第三电阻，所述第二电阻的一端与第二斩波开关的输出端连接，第二电阻的另一端通过第一斩波开关与第一运算放大器的输入端连接，且第二电阻的另一端通过第三电阻接地。

所述第一斩波开关通过无源滤波电路与热电堆连接，所述热电堆的一端通过无源滤波电路与第一斩波开关连接，热电堆的另一端接地。

所述多重反馈滤波电路包括与斩波放大电路输出端连接的第一低通滤波电路，所述第一低通滤波电路的输出端与积分器的输入端连接，积分器包括第六电阻及第三电容；第六电阻的第一端与低通滤波电路的输出端相连，第六电阻的第二端与第三电容的一端及第二运算放大器的反相端连接，第三电容的另一端与第二运算放大器的输出端及反馈电阻的一端连接，反馈电阻的另一端与第六电阻的第一端连接，第二运算放大器的同相端与交流地相连。

所述Sallen-Key滤波电路包括与多重反馈滤波电路输出端连接的第二低通滤波电路，第二低通滤波电路的输入端与多次反馈滤波电路的输出端连接，第二低通滤波电路的输出端与第三运算放大器的同相端连接，第三运算放大器的输出端与第二反馈电阻网络及正反馈电容的一端连接，所述第二反馈电阻网络包括第九电阻及第十电阻，所述第九电阻的一端与第三运算放大器的输出端连接，第九电阻的另一端与第三运算放大器的反相端及第十电阻的一端连接，第十电阻的另一端接地，正反馈电容的另一端与第二低通滤波电路的输入端连接。

所述第一斩波开关包括第一CMOS开关管及第三CMOS开关管，所述第一CMOS开关管通过第二CMOS开关管及第四CMOS开关管分别与第三CMOS开关管相应的端部连接，第一CMOS开关管的控制端及第三CMOS开关管的控制端与时钟信号连接，第二CMOS开关管的控制端及第四CMOS开关管的控制端与反时钟信号连接。

所述无源滤波电路为一阶滤波电路或高阶滤波电路。

所述无源滤波电路包括第一电阻及第一电容，所述第一电阻的一端与热电堆相连，第一电阻的另一端与第一电容的一端及第一斩波开关的输入端连接，第一电容的另一端接地。

所述第二低通滤波电路通过第七电阻与多重反馈滤波电路的输出端连接。

所述第一低通滤波电路包括第四电阻及第二电容，所述第四电阻的一端与斩波放大电路的输出端连接，第四电阻的另一端与第六电阻的一端及第二电容的一端连接，第二电容的另一端接地。

本发明的优点：热电堆或热电偶的信号通过斩波放大电路进行斩波放大，通过多重反馈滤波电路对斩波放大电路产生的高频噪声及纹波进行滤除，通过Sallen-Key滤波电路对高频噪声级纹波进行二次滤除，同时提高带负载的能力，实现对热电堆或热电偶信号低失调低噪声的读取，无需冷端补偿，易于与器件集成，降低成本，安全可靠。

附图说明

图1为现有热电堆读出电路的电路原理图。

图2为本发明的电路原理图。

图3为本发明第一斩波开关的电路原理图。

附图标记说明：1-热电堆、2-无源滤波电路、3-第一斩波开关、4-第一运算放大器、5-第一反馈电阻网络、6-第一低通滤波电路、7-积分器、8-第二运算放大器、9-反馈电阻、10-第二低通滤波电路、11-第二反馈电阻网络、12-第三运算放大器、14-第一CMOS开关管、15-第二CMOS开关管、16-第三CMOS开关管、17-第四CMOS开关管、18-第二斩波开关、19-斩波放大电路、20-多重反馈滤波电路及21-Sallen-Key滤波电路。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2所示：为了能实现对热电堆1（或热电偶）信号的低失调低噪声的读取，便于进行集成，本发明包括斩波放大电路19，与热电堆1相连，用于对热电堆1的输出信号进行斩波放大；

多重反馈滤波电路20，与斩波放大电路19的输出端连接，用于滤除斩波放大电路19产生的纹波及热电堆1输出的高频噪声；

Sallen-Key滤波电路21，与多重反馈滤波电路20的输出端连接，用于对多重反馈滤波电路20输出信号中的高频噪声及纹波进行滤除，并将热电堆1的输出信号进行输出。

具体地，所述斩波放大电路19包括第一斩波开关3，所述第一斩波开关3的输出端与第一运算放大器4的输入端连接，第一运算放大器4的输出端与第二斩波开关18连接，第二斩波开关18的输出端与第一反馈电阻网络5连接，所述第一反馈电阻网络5包括第二电阻R2及第三电阻R3，所述第二电阻R2的一端与第二斩波开关18的输出端连接，第二电阻R2的另一端通过第一斩波开关3与第一运算放大器4的输入端连接，且第二电阻R2的另一端通过第三电阻R3接地。

所述第一斩波开关3还可以通过无源滤波电路2与热电堆1连接，所述热电堆1的一端通过无源滤波电路2与第一斩波开关3连接，热电堆1的另一端接地。所述无源滤波电路2为一阶滤波电路或高阶滤波电路。所述无源滤波电路2包括第一电阻R1及第一电容C1，所述第一电阻R1的一端与热电堆1相连，第一电阻R1的另一端与第一电容C1的一端及第一斩波开关3的输入端连接，第一电容C1的另一端接地。

本发明实施例中，第一斩波开关3与第二斩波开关18具有相同的结构，下面以第一斩波开关3为例进行说明。如图3所示：所述第一斩波开关3包括第一CMOS开关管14及第三CMOS开关管16，所述第一CMOS开关管14通过第二CMOS开关管15及第四CMOS开关管17分别与第三CMOS开关管16相应的端部连接，第一CMOS开关管14的控制端及第三CMOS开关管16的控制端与时钟信号连接，第二CMOS开关管15的控制端及第四CMOS开关管17的控制端与反时钟信号连接。即当第一CMOS开关管14的控制端及第三CMOS开关管16的控制端连接的时钟信号为高电平时，与第二CMOS开关管15的控制端及第四CMOS开关管17的控制端连接的时钟信号为低电平。在具体实施时，在第一斩波开关3的周围可以根据需要加一圈或多圈保护环，以隔绝CMOS开关对其它电路的串扰；如有埋层工艺，可以在CMOS开关管版图的下方增加一层埋层，以进一步隔断CMOS开关对其他电路的串扰。所述斩波开关中的CMOS开关管采用最小工艺尺寸制备，以减小时钟馈通带来的影响。

所述多重反馈滤波电路20包括与斩波放大电路19输出端连接的第一低通滤波电路6，所述第一低通滤波电路6的输出端与积分器7的输入端连接，积分器7包括第六电阻R6及第三电容C3；第六电阻R6的第一端与低通滤波电路6的输出端相连，第六电阻R6的第二端与第三电容C3的一端及第二运算放大器8的反相端连接，第三电容C3的另一端与第二运算放大器8的输出端及反馈电阻9的一端连接，反馈电阻9的另一端与第六电阻R6的第一端连接，第二运算放大器8的同相端与交流地相连。

所述第一低通滤波电路6包括第四电阻R4及第二电容C2，所述第四电阻R4的一端与斩波放大电路19的输出端连接，第四电阻R4的另一端与第六电阻R6的一端及第二电容C2的一端连接，第二电容C2的另一端接地。所述反馈电阻9即为第五电阻R5。本发明实施例中，多重反馈滤波电路20的第二电容C2、第三电容C3可以为多晶硅电容、金属电容、MOS电容或外接电容。所述第四电阻R4、第五电阻R5及第六电阻R6可以为多晶硅电阻、井电阻、金属电阻、MOS管电阻或外接电阻。

所述Sallen-Key滤波电路21包括与多重反馈滤波电路20输出端连接的第二低通滤波电路10，第二低通滤波电路10的输入端与多次反馈滤波电路20的输出端连接，第二低通滤波电路10的输出端与第三运算放大器12的同相端连接，第三运算放大器12的输出端与第二反馈电阻网络11及正反馈电容13的一端连接，所述第二反馈电阻网络11包括第九电阻R9及第十电阻R10，所述第九电阻R9的一端与第三运算放大器12的输出端连接，第九电阻R9的另一端与第三运算放大器12的反相端及第十电阻R10的一端连接，第十电阻R10的另一端接地，正反馈电容13的另一端与第二低通滤波电路10的输入端连接。

所述第二低通滤波电路10通过第七电阻R7与多重反馈滤波电路20的输出端连接。第二低通滤波电路10包括第八电阻R8及第四电容C4，第八电阻R8的一端通过第七电阻R7与多重反馈滤波电路20的输出端连接，第八电阻R8的另一端与第四电容C4的一端及第三运算放大器12的同相端连接，第四电容C4的另一端接地。正反馈电容13即为图中的第五电容C5。本发明实施例中，所述第四电容C4及第五电容C5可以为多晶硅电容、金属电容、MOS电容或外接电容。所述第七电阻R7、第八电阻R8及第九电阻R9与第十电阻R10可以为多晶硅电阻、井电阻、金属电阻、MOS管电阻或外接电阻。

如图2~图3所示：热电堆1或热电偶的信号通过斩波放大电路19进行斩波放大，通过多重反馈滤波电路20对斩波放大电路19产生的高频噪声及纹波进行滤除，通过Sallen-Key滤波电路21对高频噪声级纹波进行二次滤除，同时提高带负载的能力，实现对热电堆1或热电偶信号低失调低噪声的读取，无需冷端补偿，易于与器件集成，降低成本，安全可靠。

Claims

1.一种热电堆读出电路，其特征是：包括

斩波放大电路（19），与热电堆（1）相连，用于对热电堆（1）的输出信号进行斩波放大；

多重反馈滤波电路（20），与斩波放大电路（19）的输出端连接，用于滤除斩波放大电路（19）产生的纹波及热电堆（1）输出的高频噪声；

Sallen-Key滤波电路（21），与多重反馈滤波电路（20）的输出端连接，用于对多重反馈滤波电路（20）输出信号中的高频噪声及纹波进行滤除，并将热电堆（1）的输出信号进行输出。

2.根据权利要求1所述的热电堆读出电路，其特征是：所述斩波放大电路（19）包括第一斩波开关（3），所述第一斩波开关（3）的输出端与第一运算放大器（4）的输入端连接，第一运算放大器（4）的输出端与第二斩波开关（18）连接，第二斩波开关（18）的输出端与第一反馈电阻网络（5）连接，所述第一反馈电阻网络（5）包括第二电阻（R2）及第三电阻（R3），所述第二电阻（R2）的一端与第二斩波开关（18）的输出端连接，第二电阻（R2）的另一端通过第一斩波开关（3）与第一运算放大器（4）的输入端连接，且第二电阻（R2）的另一端通过第三电阻（R3）接地。

3.根据权利要求2所述的热电堆读出电路，其特征是：所述第一斩波开关（3）通过无源滤波电路（2）与热电堆（1）连接，所述热电堆（1）的一端通过无源滤波电路（2）与第一斩波开关（3）连接，热电堆（1）的另一端接地。

4.根据权利要求1所述的热电堆读出电路，其特征是：所述多重反馈滤波电路（20）包括与斩波放大电路（19）输出端连接的第一低通滤波电路（6），所述第一低通滤波电路（6）的输出端与积分器（7）的输入端连接，积分器（7）包括第六电阻（R6）及第三电容（C3）；第六电阻（R6）的第一端与低通滤波电路（6）的输出端相连，第六电阻（R6）的第二端与第三电容（C3）的一端及第二运算放大器（8）的反相端连接，第三电容（C3）的另一端与第二运算放大器（8）的输出端及反馈电阻（9）的一端连接，反馈电阻（9）的另一端与第六电阻（R6）的第一端连接，第二运算放大器（8）的同相端与交流地相连。

5.根据权利要求1所述的热电堆读出电路，其特征是：所述Sallen-Key滤波电路（21）包括与多重反馈滤波电路（20）输出端连接的第二低通滤波电路（10），第二低通滤波电路（10）的输入端与多次反馈滤波电路（20）的输出端连接，第二低通滤波电路（10）的输出端与第三运算放大器（12）的同相端连接，第三运算放大器（12）的输出端与第二反馈电阻网络（11）及正反馈电容（13）的一端连接，所述第二反馈电阻网络（11）包括第九电阻（R9）及第十电阻（R10），所述第九电阻（R9）的一端与第三运算放大器（12）的输出端连接，第九电阻（R9）的另一端与第三运算放大器（12）的反相端及第十电阻（R10）的一端连接，第十电阻（R10）的另一端接地，正反馈电容（13）的另一端与第二低通滤波电路（10）的输入端连接。

6.根据权利要求1所述的热电堆读出电路，其特征是：所述第一斩波开关（3）包括第一CMOS开关管（14）及第三CMOS开关管（16），所述第一CMOS开关管（14）通过第二CMOS开关管（15）及第四CMOS开关管（17）分别与第三CMOS开关管（16）相应的端部连接，第一CMOS开关管（14）的控制端及第三CMOS开关管（16）的控制端与时钟信号连接，第二CMOS开关管（15）的控制端及第四CMOS开关管（17）的控制端与反时钟信号连接。

7.根据权利要求3所述的热电堆读出电路，其特征是：所述无源滤波电路（2）为一阶滤波电路或高阶滤波电路。

8.根据权利要求3所述的热电堆读出电路，其特征是：所述无源滤波电路（2）包括第一电阻（R1）及第一电容（C1），所述第一电阻（R1）的一端与热电堆（1）相连，第一电阻（R1）的另一端与第一电容（C1）的一端及第一斩波开关（3）的输入端连接，第一电容（C1）的另一端接地。

9.根据权利要求5所述的热电堆读出电路，其特征是：所述第二低通滤波电路（10）通过第七电阻（R7）与多重反馈滤波电路（20）的输出端连接。

10.根据权利要求4所述的热电堆读出电路，其特征是：所述第一低通滤波电路（6）包括第四电阻（R4）及第二电容（C2），所述第四电阻（R4）的一端与斩波放大电路（19）的输出端连接，第四电阻（R4）的另一端与第六电阻（R6）的一端及第二电容（C2）的一端连接，第二电容（C2）的另一端接地。