JP2005150982A - 多素子センサ微小検知信号増幅装置 - Google Patents

Abstract

【課題】 高精度のオフセットキャンセルと低周波領域でのノイズの低減化が可能で、オペアンプの増幅率を変化可能な多素子センサ微小検知信号増幅装置を提供する。
【課題の解決手段】 複数のセンサ素子１ａ〜１ｎの出力信号を選択的に入力するオペアンプ１２の正相入力端子１４をセンサ素子１ａ〜１ｎの出力端子２ａ〜２ｎまたは基準電位６０と選択的に導通する第１スイッチング素子３１を設け、逆相入力端子１５は抵抗４１を介して基準電位６０に接続するとともに、各抵抗４２，４３を介して出力端子１６に接続し、コンデンサ５１の一方の端子５２をオペアンプ１２の出力端子１６に接続し、他方の端子５３を出力バッファ１３に接続し、端子５３を基準電位６０に選択的に導通する第２スイッチング素子３２を設け、各抵抗４２，４３間をスイッチング素子３３，３４をオン、オフして選択的に短絡することで抵抗値を変え、オペアンプ１２の増幅率を変える。
【選択図】 図１

Description

本発明は、低周波領域でのノイズ対策が必要な直流および低周波の微小検知信号を出力するセンサ素子、例えばサーモパイル型赤外線センサ素子を複数有する多素子センサの出力信号をオペアンプで増幅する多素子センサ微小検知信号増幅装置に関する。

多素子センサにおける各センサ素子の出力信号は、プロセスなどの影響により、すべてのセンサ素子の信号レベルを常に適切なレベルにするのは困難である。一方、近年におけるＣＭＯＳ回路の高集積化、低電力化技術がセンサ装置の小型化、低電力化に寄与するところは大きいが、ＣＭＯＳオペアンプのように、差動増幅回路で構成される増幅器にあっては、しきい値電圧のばらつき等に起因する入力オフセット電圧を有するので、出力端子には、入力オフセット電圧を増幅した出力オフセット電圧を生じる。出力オフセット電圧（以下オフセット電圧という）は、例えば、ＣＭＯＳオペアンプを直流および低周波の微小検知信号を出力する赤外線センサの増幅回路に使用した場合、大きなものとなって、その動作領域の線形領域から外れてクリップ状態を生起することもありうる。また、特に直流および低周波の微小検知信号が入力する場合には、前記オフセット電圧とともに、低周波領域でのノイズ対策が問題となる。

従来、複数の赤外線センサ素子とこれと同様の電気特性を有するが赤外線が入射しても信号値が変化しない補正用素子とを近接配置し、走査手段により補正用素子を動作させて増幅回路のオフセット値を求め、次にセンサ素子の出力を前記オフセット値に基づき補正することは知られている。
特開平９−２１８０９０号公報

しかしながら、上述した補正は、オフセット電圧に関するもので、増幅回路の増幅率は一定であるから、各センサ素子の出力にばらつきがあると、増幅後の出力信号が小さかったり、大きかったりするという不都合がある。本発明は、このような従来の不都合を解消し、多素子センサにおいてオフセット電圧をキャンセルするとともに、各センサ素子の出力信号レベルに合わせて、増幅回路であるオペアンプの増幅率を調整できる多素子センサ微小検知信号増幅装置を提供することを目的とする。

この目的を達成するため、本発明の請求項１に係る多素子センサ微小検知信号増幅装置は、直流および低周波の微小検知信号を出力する複数のセンサ素子を有し、択一的に選択されたセンサ素子の微小検知信号を出力する多素子センサと、この多素子センサの出力信号が入力するオペアンプと、このオペアンプの入力端子を前記多素子センサの出力端子または基準電位と選択的に導通する第１スイッチング素子と、一方の端子を前記オペアンプの出力端子に接続したコンデンサと、このコンデンサの他方の端子を前記基準電位に選択的に導通する第２スイッチング素子と、前記オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗と、これら抵抗の各両端間を選択的に短絡する前記各抵抗毎に設けたスイッチング素子とを備え、選択されたセンサ素子に応じた増幅率を得るために必要に応じて前記各抵抗を選択的に短絡するとともに、前記第１および第２のスイッチング素子をともに前記基準電位と導通状態とし、次いで前記第２スイッチング素子を前記基準電位と非導通状態とし、その後前記第１スイッチング素子を前記センサの出力端子と導通状態とするよう制御することにより、オペアンプの増幅率を変化可能にするとともに、オフセット電圧のキャンセルと、低周波領域でのノイズの低減化をなすものである。

同じく上記目的を達成するために、本発明の請求項２に係る多素子センサ微小検知信号増幅装置は、直流および低周波の微小検知信号を出力する複数のセンサ素子を有、択一的に選択されたセンサ素子の微小検知信号を出力する多素子センサと、各出力端子にはそれぞれコンデンサを接続し、当該各コンデンサを介して次段の入力端子に接続することにより縦続接続された複数のオペアンプと、最前段の前記オペアンプの入力端子を前記多素子センサの出力端子または基準電位と選択的に導通する第１スイッチング素子と、前記各コンデンサの次段側の端子を前記基準電位に選択的に導通する複数の第２スイッチング素子と、前記各オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗と、これら抵抗の各両端間を選択的に短絡する前記各抵抗毎に設けたスイッチング素子とを備え、選択されたセンサ素子に応じた増幅率を得るために必要に応じて前記各抵抗を選択的に短絡するとともに、前記第１および第２の各スイッチング素子をすべて前記基準電位と導通状態とし、次いで最後段から最前段へと順次各段の前記第２スイッチング素子を前記基準電位と非導通状態とし、その後前記第１スイッチング素子を前記多素子センサの出力端子と導通状態とするよう制御することにより、オペアンプの増幅率を変化可能にするとともに、オフセット電圧のキャンセルと、低周波領域でのノイズの低減化をなすものである。

本発明の請求項１に係る多素子センサ微小検知信号増幅装置によれば、オペアンプの出力側に設けたコンデンサによって、オペアンプの入力側の第１スイッチング素子よりも出力側の第２スイッチング素子を先にオフとすることにより、オペアンプの入力側の影響を受けることなくオフセット電圧を保持し、多素子センサの出力信号を増幅した後に、オフセット電圧をキャンセルするので、２つのスイッチング素子と１つの容量値の小さいコンデンサを使った簡潔な構成で、オフセット電圧をキャンセルできるとともに、低周波領域でのノイズも低減でき、また、オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗の各両端間を選択的に短絡して抵抗値を変えることにより、選択されたセンサ素子の出力信号レベルに合わせてオペアンプの増幅率を調整できるという効果を奏する。

本発明の請求項２に係る多素子センサ微小検知信号増幅装置によれば、各オペアンプの出力側に設けたコンデンサによって、オペアンプの入力側の第１スイッチング素子よりも出力側の第２スイッチング素子を先にオフとすることにより、各オペアンプの入力側の影響を受けることなくオフセット電圧を保持し、多素子センサの出力信号を増幅した後に、オフセット電圧をキャンセルするとともに、オペアンプの出力端子とコンデンサとの間にスイッチング素子を有しないので、オペアンプを多段化した場合でも、オフセット電圧をキャンセルできるとともに、低周波領域でのノイズも低減でき、また、各オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗の各両端間を選択的に短絡して抵抗値を変えることにより、選択されたセンサ素子の出力信号レベルに合わせて各オペアンプの増幅率を調整できるという効果を奏する。

以下、本発明の好適な実施形態を添付図面に基づいて説明する。はじめに、第１の実施形態を図１のブロック図に基づいて説明する。図１に示すように、多素子センサ微小検知信号増幅装置はセンサ部Ａと増幅部Ｂ１とからなる。センサ部Ａは、ｎ個のサーモパイル型赤外線センサ素子（以下センサ素子という）１ａ〜１ｎを有する多素子センサからなり、各センサ素子１ａ〜１ｎの一方の出力端子２ａ〜２ｎはそれぞれスイッチング素子４ａ〜４ｎを介して多素子センサの出力端子５に接続し、この出力端子５は、増幅部Ｂ１の第１スイッチング素子２１を介してオペアンプ１２の正相入力端子１４に接続している。また、前記各センサ素子１ａ〜１ｎの他方の出力端子３ａ〜３ｎは、多素子センサの出力端子６を介して基準電位６０に接続している。

各スイッチング素子４ａ〜４ｎは、例えば、ＭＯＳトランジスタからなる３端子のアナログスイッチで、順次選択された一つのスイッチング素子４ａ〜４ｎのみがオン状態に切り替えられ、オン状態となったスイッチング素子４ａ〜４ｎに対応するセンサ素子１ａ〜１ｎの出力信号が増幅部Ｂ１へ出力される。前記各スイッチング素子４ａ〜４ｎは、図示していない制御回路からのクロック信号によって、その動作が制御される。

次に、増幅部Ｂ１について説明する。オペアンプ１２の逆相入力端子１５は、抵抗４１を介して基準電位６０に接続するとともに、直列接続した各抵抗４２，４３を介して前記オペアンプ１２の出力端子１６に接続している。前記各抵抗４２，４３の両端間にはそれぞれ両端間を短絡する第３、第４のスイッチング素子３３，３４を接続している。前記オペアンプ１２はＭＯＳトランジスタから構成される正相演算増幅器であり、本実施形態の増幅回路は正相演算増幅器として機能する。なお、本明細書において増幅回路とは、増幅部において後述する出力バッファを除いた構成要素で構成される部分をいう。

オペアンプ１２の出力端子１６はコンデンサ５１を介して出力バッファ１３の入力端子１７に接続している。この出力バッファ１３もＭＯＳトランジスタから構成されるもので、ハイインピーダンスの入力端子１７を備え、この入力端子１７に接続する側のコンデンサ５１の端子５３が、第２スイッチング素子３２がオフとなることにより、オペアンプ１２の入力が変化しない限り、直前の電荷を保持することを可能としている。前記出力バッファ１３は、ハイインピーダンスの入力端子１７を備えていればよく、その他の構成は適宜選択することができる。また、前記出力バッファ１３の出力端子１８が図示していない後段回路への出力端子となる一方、前記出力バッファ１３の入力端子１７と前記コンデンサ５１の一方の端子５３との接続点Ｙは、前記第２スイッチング素子３２を介して基準電位６０に接続している。

第１スイッチング素子３１は、オペアンプ１２の正相入力端子１４をスイッチング素子４ａ〜４ｎがオンされたセンサ素子１ａ〜１ｎの一方の出力端子２ａ〜２ｎまたは基準電位６０に選択的に導通させるものであり、例えば、ＭＯＳトランジスタからなる３端子のアナログスイッチである。また、第２スイッチング素子３２も、例えば、ＭＯＳトランジスタからなる３端子のアナログスイッチであり、前記各スイッチング素子３１，３２は、図示していない制御回路からのクロック信号によって、その動作が制御される。

続いて、上述のように構成した本実施形態の動作を説明する。今、図示していない制御回路によって、スイッチング素子４ａが選択されてオン状態になっているとすると、このスイッチング素子４ａに対応するセンサ素子１ａの出力レベルに合わせてオペアンプ１２の増幅率を変えるものである。ここで、各抵抗４１，４２，４３の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とすると、オペアンプ１２の増幅率に関与する抵抗値は、図１図示状態においては各スイッチング素子３３，３４がオフ状態なので、１＋（Ｒ２＋Ｒ３）／Ｒ１となり、第４スイッチング素子３４のみを切り替えて、抵抗４３の両端を短絡すると、１＋Ｒ２／Ｒ１となり、第３スイッチング素子３３のみを切り替えて抵抗４２の両端を短絡すると、１＋Ｒ３／Ｒ１となる。

以下、前記スイッチング素子４ａの出力信号のレベルに合うオペアンプ１２の増幅率にするためには、抵抗値１＋Ｒ２／Ｒ１を最適なものとし、第３スイッチング素子３３をオフ状態とし，第４スイッチング素子３４をオン状態とした場合について説明する。この状態において、まず、第１，第２の各スイッチング素子３１，３２をともに基準電位６０側に導通させ、オペアンプ１２の正相入力端子１４と、各端子５３，１７の接続点Ｙを、基準電位６０に導通させる（第１状態）。

ここで、基準電位６０の電位を０Ｖとし、第１状態における前記オペアンプ１２の出力端子１６の電位をＶｘ１とし、前記接続点Ｙの電位をＶｙ１とし、オペアンプ１２の入力オフセット電圧をＶｏｓとし、抵抗４１，４２の抵抗値をそれぞれＲ１，Ｒ２とし、コンデンサ５１の容量値をＣとし、第１状態でコンデンサ５１に充電された電荷をΔＱとすると、次の式（１）が成り立つ。
Ｖｙ１−Ｖｘ１＝−Ｖｏｓ×（１＋Ｒ２／Ｒ１）＝ΔＱ／Ｃ・・・（１）
すなわち、オペアンプ１２における入力オフセット電圧Ｖｏｓによって生じる出力電圧の誤差分の電荷がコンデンサ５１に充電される。

次に、第２スイッチング素子３２をオフとして接続点Ｙと基準電位６０とを非導通とする（第２状態）。この第２状態で、出力バッファ１３の入力端子１７はハイインピーダンスのものであり、前記第２スイッチング素子３２がオフとなることによって、コンデンサ５１の端子５３がフローティングとなり、また、オペアンプ１２の正相入力端子１４が基準電位６０に接続されたままで、出力端子１６の電位が変化しないことから、第１状態においてコンデンサ５１に充電された電荷が保持される。ここでコンデンサ５１の端子５２，５３間に保持する電圧は入力オフセット電圧Ｖｏｓによる誤差分だけでよいので、コンデンサ５１の容量は比較的小さなもので足りる。

次いで、第１スイッチング素子３１を基準電位６０から切り離し、出力端子５側に導通する（第３状態）。すると、オペアンプ１２の正相入力端子１４は、基準電位６０に変わって、選択されてオン状態になっているスイッチング素子４ａに対応するセンサ素子１ａの出力端子２ａに接続され、前記オペアンプ１２には前記センサ素子１ａの出力信号が入力する。ここで、第１状態および第２状態でのコンデンサ５１の電荷は保存されており、第３状態での出力端子１６の電位をＶｘ３とし、接続点Ｙの電位をＶｙ３とし、前記センサ素子１ａの出力信号の電位をＶｏ３とすると、次の（２）式が成り立つ。
Ｖｙ３−Ｖｘ３＝Ｖｙ３−（Ｖｏ３＋Ｖｏｓ）×（１＋Ｒ２／Ｒ１）
＝ΔＱ／Ｃ・・・（２）

式（１）を式（２）に代入すると次の式（３）が成り立つ。
Ｖｙ３＝Ｖｏ３×（１＋Ｒ２／Ｒ１）・・・（３）
この式（３）から、第３状態において、オペアンプ１２における入力オフセット電圧Ｖｏｓによって生じる出力電圧の誤差分Ｖｏｓ×（１＋Ｒ２／Ｒ１）、すなわち、オフセット電圧をキャンセルした出力電圧Ｖｙ３が接続点Ｙに生じることが示される。そして、この出力電圧Ｖｙ３は出力バッファ１３を介してその出力端子１８から図示しない後段回路に出力される。

本実施形態の増幅回路は、上述した第１，第２，第３の各状態を繰り返すことにより、スイッチング素子４ａ〜４ｎがオン状態となって選択されたセンサ素子１ａ〜１ｎの出力信号をオペアンプ１２の入力オフセット電圧の影響なく増幅できる。第１状態から第２状態への移行期間は、誤差分Ｖｏｓ×（１＋Ｒ２／Ｒ１）に相当する電圧をコンデンサ５１に充電可能な期間とすればよい。また、第２状態から第３状態への移行期間は、その期間内にクロック信号によって第２スイッチング素子３２を十分にオフとさせ得る期間とすればよく、第３状態から第１状態への移行期間は、コンデンサ５１に保持された誤差分の電圧によってオフセット電圧をキャンセル可能な期間であればよく、後段回路に応じて適宜決めるもので、例えば、後段回路のサンプルタイミングにあわせて第３状態から第１状態に切り替えればよいものである。

このように、本実施形態の増幅回路では、入力オフセット電圧Ｖｏｓによって生じるオフセット電圧をコンデンサ５１の端子５２，５３間に保持した後に、センサ素子１ａ〜１ｎの出力信号をオペアンプ１２に入力するとともに、前記コンデンサ５１に保持した前記オフセット電圧を差し引くことで、オフセットキャンセルを行う。このため、本実施形態では、１つのコンデンサ５１と、２つのスイッチング素子３１，３２を用いた簡潔な構成でオフセットキャンセルが可能であり、増幅回路の小型化および低電力化が可能になるとともに、高精度のオフセットキャンセルおよび低周波領域でのノイズの低減化が可能となる。また、センサ素子１ａ〜１ｎの出力信号のレベルに応じて、第３，第４の各スイッチング素子３３，３４をオン、オフすることにより、抵抗値を変えて、オペアンプ１２の増幅率を変えることができる。

続いて、本発明の第２実施形態を図２のブロック図に基づき説明する。第１実施形態では正相演算増幅器として機能する増幅回路について説明したが、本実施形態は逆相演算増幅器として機能する増幅回路であり、第１実施形態と同一の構成要素については同一符号を付して説明する。図２に示すように、増幅部Ｂ２におけるオペアンプ１２の正相入力端子１４は基準電位６０に接続され、逆相入力端子１５は抵抗４１を介して第１スイッチング素子３１に接続するとともに、直列に接続した各抵抗４２，４３を介して出力端子１６に接続している。前記第１スイッチング素子３１は、抵抗４１を介して選択的に、逆相入力端子１５を基準電位６０に接続するか、センサ部Ａの出力端子５に接続する。他の構成については第１実施形態と同一であるからその説明は省略する。

本実施形態においても、第１実施形態と同様に、図示していない制御回路からのクロック信号によって、各スイッチング素子３３，３４をオン、オフ制御することによって、オペアンプ１２の逆相入力端子１５と出力端子１６との間に接続される抵抗４２，４３を選択可能とし、抵抗値を変えることでオペアンプ１２の構成する逆相演算増幅回路の増幅率を可変としている。ここで、各抵抗４１，４２，４３の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とすると、オペアンプ１２の増幅率に関与する抵抗値は、図２図示状態においては各スイッチング素子３３，３４がオフ状態なので、（Ｒ２＋Ｒ３）／Ｒ１となり、第４スイッチング素子３４のみを切り替えて、抵抗４３の両端を短絡すると、Ｒ２／Ｒ１となり、第３スイッチング素子３３のみを切り替えて抵抗４２の両端を短絡すると、Ｒ３／Ｒ１となる。

続いて、上述のように構成した本実施形態の増幅回路における動作を説明するが、以下には、図示していない制御回路によって、スイッチング素子４ｂが選択されてオン状態になっているとし、このスイッチング素子４ｂに対応するセンサ素子１ｂの出力レベルに合うオペアンプ１２の増幅率が抵抗値（Ｒ２＋Ｒ３）／Ｒ１で得られるものとして、各スイッチング素子３３，３４をオフ状態（図２参照）とした場合を説明する。この状態において、まず、第１，第２の各スイッチング素子３１，３２をともに基準電位６０側に導通させ、オペアンプ１２の逆相入力端子１５と、各端子５３，１７の接続点Ｙを、基準電位６０に導通させる（第１状態）。

ここで、基準電位６０の電位を０Ｖとし、第１状態での前記オペアンプ１２の出力端子１６の電位をＶｘ１とし、接続点Ｙの電位をＶｙ１とし、オペアンプ１２の入力オフセット電圧をＶｏｓとし、各抵抗４１，４２，４３の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とし、コンデンサ５１の容量値をＣとし、第１状態でコンデンサ５１に充電された電荷をΔＱとすると、次の式（４）が成り立つ。
Ｖｙ１−Ｖｘ１＝Ｖｏｓ×{（Ｒ２＋Ｒ３）／Ｒ１}＝ΔＱ／Ｃ・・・（４）
すなわち、第１実施形態におけると同様に、オペアンプ２における入力オフセット電圧Ｖｏｓによって生じる出力電圧の誤差分の電荷がコンデンサ５１に充電される。

次に、第２スイッチング素子３２をオフとして接続点Ｙと基準電位６０とを非導通とする（第２状態、図２参照）。この第２状態で、出力バッファ１３の入力端子１７はハイインピーダンスのものであり、前記第２スイッチング素子３２がオフとなることによって、コンデンサ５１の端子５３がフローティングとなり、また、オペアンプ１２の逆相入力端子１５が基準電位６０に接続されたままで、出力端子１６の電位が変化しないことから、第１状態においてコンデンサ５１に充電された電荷が保持される。ここでコンデンサ５１の端子５２，５３間に保持する電圧は入力オフセット電圧Ｖｏｓによる誤差分だけでよいので、コンデンサ５１の容量は比較的小さなもので足りる。

次いで、第１スイッチング素子３１を基準電位６０から切り離し、多素子センサ素子の出力端子５側に導通する（第３状態、図２図示状態）。これによって、オペアンプ１２の逆相入力端子１５は基準電位６０に変わって、スイッチング素子４ｂがオン状態となっているセンサ素子１ｂの出力端子２ｂに続され、前記オペアンプ１２には前記センサ素子１ｂの出力信号が入力する。ここで、第１状態および第２状態でのコンデンサ５１の電荷は保存されており、第３状態での出力端子１６の電位をＶｘ３とし、接続点Ｙの電位をＶｙ３とし、前記センサ素子１ｂの出力信号の電位をＶｏ３とすると、次の（５）式が成り立つ。
Ｖｙ３−Ｖｘ３＝Ｖｙ３＋（Ｖｏ３＋Ｖｏｓ）×{（Ｒ２＋Ｒ３）／Ｒ１}
＝ΔＱ／Ｃ・・・（５）

式（４）を式（５）に代入すると次の式（６）が成り立つ。
Ｖｙ３＝−Ｖｏ３×{（Ｒ２＋Ｒ３）／Ｒ１}・・・（６）
この式（６）から、第３状態において、オペアンプ１２における入力オフセット電圧Ｖｏｓによって生じる出力電圧の誤差分Ｖｏｓ×{（Ｒ２＋Ｒ３）／Ｒ１}、すなわち、オフセット電圧をキャンセルした出力電圧Ｖｙ３が接続点Ｙに生じることが示される。この出力電圧Ｖｙ３は出力バッファ１３を介してその出力端子１８から図示しない後段回路に出力される。なお、本実施形態では、オペアンプ１２の入力と出力は基準電位６０を中心に反転される。

このように、本実施形態の逆相増幅器として機能する増幅回路においても、第１実施形態の正相増幅器として機能する増幅回路と同様の作用効果を奏するもので、オフセット電圧のキャンセルと低周波領域でのノイズの低減が可能になるとともに、選択されたセンサ素子１ａ〜１ｎの出力信号のレベルに応じて、オペアンプ１２の増幅率を変えることができる。

続いて、本発明の第３実施形態を、図３のブロック図に基づき説明する。本実施形態は微小電圧の取扱にさらに適合させ、かつ、より大きな増幅率を得るために、複数のオペアンプを縦続接続したものであり、第１実施形態と同様、正相演算増幅器として機能する増幅回路であって、第１実施形態及び第２実施形態と同一の構成要素についてはそれぞれ同一符号を付して説明する。図３に示すように、増幅部Ｂ３において、オペアンプ１２の正相入力端子１４は、第１スイッチング素子３１を介してセンサ部Ａの多素子センサの出力端子５側に接続し、逆相入力端子１５は抵抗４１を介して基準電位６０に接続するとともに、直列に接続した各抵抗４２，４３を介して出力端子１６に接続している。前記各抵抗４２，４３の両端間にはそれぞれ両端間を短絡する第３、第４のスイッチング素子３３，３４を接続している。

オペアンプ１２の出力端子１６は、コンデンサ５１を介してオペアンプ１９の正相入力端子２０に接続している。このオペアンプ１９は前記オペアンプ１２と同様なもので、その出力端子２２は前記コンデンサ５１と同様のコンデンサ５４を介して出力バッファ１３の入力端子１７に接続している。このコンデンサ５４の端子５６と出力バッファ１３の入力端子１７との接続点Ｚと基準電位６０との間に、第２スイッチング素子３２と同様のさらなる第２スイッチング素子３７を接続している。そして、前記コンデンサ５４の端子５６が、第２スイッチング素子３７がオフとなることにより、オペアンプ１９の入力が変化しない限り、直前の電荷を保持することを可能としている。前記出力バッファ１３の出力端子１８が図示していない後段回路への出力端子となる。

また、オペアンプ１９の正相入力端子２０は第２のスイッチング素子３２を介して基準電位６０に接続し、逆相入力端子２１は抵抗４４を介して基準電位６０に接続するとともに、直列に接続した各抵抗４５，４６を介して出力端子２２に接続し、正相演算増幅器を構成する。さらに、前記各抵抗４５，４６の両端間にはそれぞれ両端間を短絡する第５、第６のスイッチング素子３５，３６を接続している。前記オペアンプ１９はハイインピーダンスの入力端子２０を備えるもので、コンデンサ５１の端子５３を第２スイッチング素子３２がオフのときにフローティングとし、前段のオペアンプ１２の入力が変化しない限り、コンデンサ５１の電荷を保持可能としている。なお、前記各抵抗４５，４６および各スイッチング素子３５，３６は、上述の各抵抗４２，４３および各スイッチング素子３３，３４と同様の構成である。

そして、上述した各実施形態と同様に、図示していない制御回路からのクロック信号によって、各スイッチング素子３３，３４及び３５，３６をオン、オフ制御することによって、オペアンプ１２及び１９の逆相入力端子１５及び２１と出力端子１６及び２２との間に接続される抵抗４２，４３及び４５，４６を選択可能とし、抵抗値を変えることでオペアンプ１２及び１９の構成する正相演算増幅器の増幅率を可変としている。なお、可変となる抵抗値は、オペアンプ１２については第１実施形態で説明したところと同一である。また、オペアンプ１９については、各抵抗４４，４５，４６の抵抗値をそれぞれＲ４，Ｒ５，Ｒ６とすると、図３図示状態においては、オペアンプ１９の増幅率に関与する抵抗値は１＋（Ｒ５＋Ｒ６）／Ｒ４であるが、第５スイッチング素子３５のみを切り替えて抵抗４５の両端を短絡すると、抵抗値は１＋Ｒ６／Ｒ４となり、第６スイッチング素子３６のみを切り替えて、抵抗４６の両端を短絡すると、抵抗値は１＋Ｒ５／Ｒ４となる。

続いて、上述のように構成した本実施形態の増幅回路における動作を説明する。以下、図示していない制御回路によって、スイッチング素子４ｎが選択されてオン状態になっているものとし、このスイッチング素子４ｎに対応するセンサ素子１ｎの出力レベルに合うオペアンプ１２，１９の増幅率が、抵抗値１＋（Ｒ２＋Ｒ３）／Ｒ１および１＋（Ｒ５＋Ｒ６）／Ｒ４で得られるものとして、各スイッチング素子３３，３４，３５，３６をオフ状態（図３参照）とした場合を説明する。この状態で、まず、第１スイッチング素子３１及び各第２スイッチング素子３２，３７をすべて基準電位６０側に導通させ、オペアンプ１２の正相入力端子１４と、オペアンプ１９の正相入力端子２０（接続点Ｙ）と、各端子５６，１７の接続点Ｚを、基準電位６０に導通させる（第１状態）。

これによって、上述した第１実施形態と同様の作用により、コンデンサ５１の両端子５２，５３間にはオペアンプ１２の入力オフセット電圧による誤差分の電圧が生じ、また、同様の作用によって、コンデンサ５４の両端子５５，５６間にはオペアンプ１９の入力オフセット電圧による誤差分の電圧が生じる。

次に、最終段（本実施形態では２段目）のオペアンプ１９の第２スイッチング素子３７をオフとする（第２の１状態、図３参照）。これによりコンデンサ５４の端子５６がフローティングとなり、オペアンプ１９の正相入力端子２０は基準電位６０に接続されているので、コンデンサ５４の端子５５，５６間にはオペアンプ１９の入力オフセット電圧による誤差分の電圧が保持される。

次いで、１段目のオペアンプ１２の第２スイッチング素子３２をオフとする（第２の２状態、図３参照）。これによってコンデンサ５１の端子５３がフローティングとなり、オペアンプ１２の正相入力端子１４は基準電位６０に接続されているので、コンデンサ５１の端子５２，５３間にはオペアンプ１２の入力オフセット電圧による誤差分の電圧が保持される。

続いて、第１スイッチング素子３１を基準電位６０から切り離し（図３参照）、出力端子５およびオン状態にあるスイッチング素子４ｎを介してセンサ素子１ｎの出力端子２ｎ側に導通する（第３状態）。これによって、オペアンプ１２の正相入力端子１４は基準電位６０に変わって前記出力端子２ｎに接続され、前記オペアンプ１２には前記センサ１ｎの出力信号が入力する。ここで、上述した第１実施形態と同様の作用でオペアンプ１２にそのオフセット電圧をキャンセルした出力電圧が接続点Ｙに生じる。この出力電圧が入力するオペアンプ１９においても上述の第１実施形態と同様の作用によって、オペアンプ１９にそのオフセット電圧をキャンセルした出力電圧が接続点Ｚに生じる。そして、この出力電圧は出力バッファ１３を介してその出力端子１８から、図示していない後段回路に出力される。

本実施形態のように、第１実施形態の増幅回路を基本としてオペアンプを多段化したものでも、第１スイッチング素子３１、各第２スイッチング素子３２，３７を基準電位６０側に導通させ、各段のコンデンサ５１，５４にそれぞれ各段のオペアンプ１２，１９のオフセット電圧を充電し、各第２スイッチング素子３２，３７を最終段の第２スイッチング素子３７から順にオフとし、各コンデンサ５１，５４にそれぞれ各段の電荷を保持し、各端子５２，５３及び５５，５６間の電圧を保持した後、第１スイッチング素子３１をセンサ素子１ａ〜１ｎの出力端子２ａ〜２ｎ側に導通させることにより、各段のオペアンプ１２，１９のオフセット電圧をキャンセルできるとともに、低周波数領域でのノイズを低減することができる。

なお、本発明は上述の各実施形態に限定されるものではなく、例えば、第３実施形態で説明した多段化にあっては２段としたが、３段以上としてもよいものであり、２段目以降のオペアンプ１９はハイインピーダンスの入力端子２０，２１を備えるものであればよい。また、第２実施形態で説明した逆相演算増幅器として機能する増幅回路について多段化することも可能である。さらに、センサ素子１ａ〜１ｎとしては、直流及び低周波の微小検知信号を出力するものであれば、サーモパイル型赤外線センサに限らないことはもちろんである。

第１実施形態の多素子センサ微小検知信号増幅装置の構成を示すブロック図。 第２実施形態の多素子センサ微小検知信号増幅装置の構成を示すブロック図。 第３実施形態の多素子センサ微小検知信号増幅装置の構成を示すブロック図。

符号の説明

１ａ〜１ｎ センサ素子
２ａ〜２ｎ，３ａ〜３ｎ 出力端子
４ａ〜４ｎ スイッチング素子
５，６ 出力端子
１２，１９ オペアンプ
１３ 出力バッファ
３１ 第１スイッチング素子
３２，３７ 第２スイッチング素子
３３ 第３スイッチング素子
３４ 第４スイッチング素子
３５ 第５スイッチング素子
３６ 第６スイッチング素子
４１，４２，４３，４４，４５，４６ 抵抗
５１，５４ コンデンサ
６０ 基準電位

Claims (2)

1. 直流および低周波の微小検知信号を出力する複数のセンサ素子を有し、択一的に選択されたセンサ素子の微小検知信号を出力する多素子センサと、この多素子センサの出力信号が入力するオペアンプと、このオペアンプの入力端子を前記多素子センサの出力端子または基準電位と選択的に導通する第１スイッチング素子と、一方の端子を前記オペアンプの出力端子に接続したコンデンサと、このコンデンサの他方の端子を前記基準電位に選択的に導通する第２スイッチング素子と、前記オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗と、これら抵抗の各両端間を選択的に短絡する前記各抵抗毎に設けたスイッチング素子とを備え、
   選択されたセンサ素子に応じた増幅率を得るために必要に応じて前記各抵抗を選択的に短絡するとともに、前記第１および第２のスイッチング素子をともに前記基準電位と導通状態とし、次いで前記第２スイッチング素子を前記基準電位と非導通状態とし、その後前記第１スイッチング素子を前記センサの出力端子と導通状態とするよう制御する
   ことを特徴とする多素子センサ微小検知信号増幅装置。
2. 直流および低周波の微小検知信号を出力する複数のセンサ素子を有、択一的に選択されたセンサ素子の微小検知信号を出力する多素子センサと、各出力端子にはそれぞれコンデンサを接続し、当該各コンデンサを介して次段の入力端子に接続することにより縦続接続された複数のオペアンプと、最前段の前記オペアンプの入力端子を前記多素子センサの出力端子または基準電位と選択的に導通する第１スイッチング素子と、前記各コンデンサの次段側の端子を前記基準電位に選択的に導通する複数の第２スイッチング素子と、前記各オペアンプの逆相入力端子と出力端子との間に直列接続した複数の抵抗と、これら抵抗の各両端間を選択的に短絡する前記各抵抗毎に設けたスイッチング素子とを備え、
   選択されたセンサ素子に応じた増幅率を得るために必要に応じて前記各抵抗を選択的に短絡するとともに、前記第１および第２の各スイッチング素子をすべて前記基準電位と導通状態とし、次いで最後段から最前段へと順次各段の前記第２スイッチング素子を前記基準電位と非導通状態とし、その後前記第１スイッチング素子を前記多素子センサの出力端子と導通状態とするよう制御する
   ことを特徴とする多素子センサ微小検知信号増幅装置。
   

Images