TWI392223B - 放大電路 - Google Patents

放大電路 Download PDF

Info

Publication number
TWI392223B
TWI392223B TW096104297A TW96104297A TWI392223B TW I392223 B TWI392223 B TW I392223B TW 096104297 A TW096104297 A TW 096104297A TW 96104297 A TW96104297 A TW 96104297A TW I392223 B TWI392223 B TW I392223B
Authority
TW
Taiwan
Prior art keywords
output
input
circuit
signal
pulse
Prior art date
Application number
TW096104297A
Other languages
English (en)
Other versions
TW200737692A (en
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200737692A publication Critical patent/TW200737692A/zh
Application granted granted Critical
Publication of TWI392223B publication Critical patent/TWI392223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45986—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

放大電路
本發明，係有關於將放大電路之DC偏移以及雜訊減低的截波放大電路，更詳細而言，係為有關於減輕尖波雜訊(spike noise)的截波放大電路。
截波放大電路，係作為低雜訊、低飄移(drift)之直流放大器而被廣泛使用。
先前之截波放大電路，由於係進行低雜訊放大，因此如圖9(a)所示，在放大電路1之前段與後段，分別設置有截波電路11、12。
此截波電路11，係如圖9(b)所示，使用藉由相位相互偏移之方形狀的脈衝1與脈衝2而導通斷路之4個的開關手段，而使從輸入端子15以及輸入端子16所輸入之輸入訊號，在從放大電路1之＋輸入端子與－輸入端子的任一中被輸入一事，藉由脈衝1與脈衝2來作週期性控制。
舉例而言，當截波電路11之各開關係在「H」準位之脈衝下成為導通狀態，並在未被輸入脈衝之「L」準位時成為斷開狀態的情況下，係成為以下的連接狀態。於此，截波電路11，係由被脈衝1所控制之開關11a以及11b；與被脈衝2所控制之開關11c以及11d所構成。
從時刻t1到時刻t2之間，脈衝1係成為「H」準位，而脈衝2係成為「L」準位，因此開關11a以及11b係成為導通狀態，而開關11c以及11d係成為斷開狀態。藉由此，輸入端子15係和放大器1之＋端子連接，而輸入端子16係和放大器之－端子連接。
另一方面，從時刻t2到時刻t3之間，脈衝1係成為「L」準位，而脈衝2係成為「H」準位，因此開關11a以及11b係成為斷開狀態，而開關11c以及11d係成為導通狀態。藉由此，輸入端子15係和放大器1之－端子連接，而輸入端子16係和放大器之＋端子連接。
又，截波電路12，係和截波電路11相同，使用藉由相位相互偏移之方形狀的脈衝1與脈衝2而導通斷路之4個的開關手段，而使從放大電路1之＋輸出端子30以及－輸出端子31所輸出之輸出訊號，在被輸入輸出端子17與輸出端子18之任一中一事，藉由脈衝1與脈衝2來作週期性控制。
舉例而言，截波電路12之各開關，當和截波電路11相同，在「H」準位之脈衝下成為導通狀態，並在未被輸入脈衝之「L」準位時成為斷開狀態的情況下，係成為以下的連接狀態。於此，截波電路12，係由被脈衝1所控制之開關12a以及12b；與被脈衝2所控制之開關12c以及12d所構成。
從時刻t1到時刻t2之間，脈衝1係成為「H」準位，而脈衝2係成為「L」準位，因此開關12a以及12b係成為導通狀態，而開關12c以及12d係成為斷開狀態。藉由此，放大器1之＋輸出端子30係和輸出端子17連接，而放大器1之－輸出端子31係和輸出端子18連接。
另一方面，從時刻t2到時刻t3之間，脈衝1係成為「L」準位，而脈衝2係成為「H」準位，因此開關12a以及12b係成為斷開狀態，而開關12c以及11d係成為導通狀態。藉由此，放大器1之－輸出端子31係和輸出端子17連接，而放大器1之＋輸出端子30係和輸出端子18連接。
於此，參考圖10，對於圖9(a)中所示之先前的截波放大電路之各部中的雜訊以及輸入訊號之頻率特性作說明。於此圖10中之(a)~(f)的圖表，係分別顯示各部之頻率特性(縱軸：強度(amplitude)，橫軸：頻率)。又，(g)係為展示被輸入於截波電路11以及12的圖9(b)中所示之脈衝1以及脈衝2。於此，放大器1係具備有於(c)所示之輸入換算雜訊以及偏移電壓Wn，截波電路11以及12，係藉由脈衝1以及2(頻率fc之方形波)的頻率，而在截波處理中將訊號作調變。
亦即是，當輸入訊號vin係具備有於(a)所示之頻率特性而被輸入時，則藉由在截波電路11之脈衝1以及2，輸入訊號係被調變，而成為於(b)所示之頻率特性的調變訊號。於此，上述輸入訊號，係被調變為控制截波電路11之截波處理的脈衝1以及2的頻率之奇數倍的頻率。
而後，在放大器1中，於(c)中所示之輸入換算雜訊以及偏移電壓Wn，係被重疊於調變訊號(被加算)，而放大器1係輸出於(d)所示之放大訊號。而後，截波電路12，係藉由脈衝1以及2，而將上述放大訊號解調為輸入訊號之頻率帶域(包含直流之低頻區域)，並輸出於(e)所示之頻率特性的輸出訊號。此時，截波電路12，係將放大器1之輸入換算雜訊以及偏移電壓Wn，調變為使用於解調之脈衝1以及2的頻率之奇數倍的頻率。
如上述所示，最終，在從截波電路所輸出之輸出訊號中，係包含有脈衝1以及2之奇數倍的頻率成分。因此，可在輸出段設置低通濾波器13，並將輸出訊號中所包含之高頻成分、亦即是脈衝1以及2之奇數倍的頻率除去，而能得到具有於(f)所示之頻率特性的輸出訊號(例如，參考非專利文獻1)。
亦即是，上述之截波電路，係抑制放大器1之輸入換算雜訊以及偏移電壓Vn之影響，而僅放大輸入訊號之頻率成分。
[非專利文獻1]p.Allen and D.R.Holberg,CMOS Analog Circuit Design,pp.490－494,Saunders College Publishing,1987。
然而，在非專利文獻1中所示之截波放大電路，係無法經由低通濾波器13而將被包含於輸出訊號中之尖波成分完全除去，因此，具有會產生諧波失真(Harmonic Distortion)的缺點。
於此，在先前之截波放大電路中，經由以下所示之機制，會在輸出訊號產生尖波成分。
在圖9(a)所示之截波放大電路中，對於輸入端子15，供給於圖11所示之正弦波的輸入訊號，另一方面，對輸入端子16，係供給於圖12所示之正弦波的輸入訊號。在圖11及圖12中，縱軸係為電壓，橫軸係為時刻。
於圖13，展示將上述輸入訊號藉由截波電路11而調變，並藉由放大器1而放大，再藉由截波電路12而解調，並從輸出端子17而被輸出的輸出訊號。在圖13中，縱軸係為電壓，橫軸係為時刻。
從此圖13之波形可以得知，藉由脈衝1以及2，在對截波電路11以及12之各開關作切換的時機時，係產生大的尖波成分。
此尖波成分，係起因於放大器1之轉換率(slew rate)而產生。亦即是，於圖14中展示從放大器1之＋輸出端子30所輸出之放大訊號，而於圖15中展示從－輸出端子31所輸出之放大訊號。於此，在圖14及圖15中，縱軸係為電壓，橫軸係為時刻。
由此些之圖14以及圖15可以得知，起因於放大訊號之在截波電路11的調變，訊號準位會有大的電壓變動。
截波電路12，係在脈衝1為「H」準位，而脈衝2為「L」準位的期間中，對從上述＋輸出端子30所輸出之圖14所示的放大訊號作取樣並輸出，另一方面，在脈衝1為「L」準位，而脈衝2為「H」準位的期間中，對從上述－輸出端子31所輸出之圖15所示的放大訊號作取樣並輸出。
此時，由於放大器1之轉換率係為有限之大小，因此在以截波電路12解調時，由於從+輸出端子30以及-輸出端子31所分別輸出之放大訊號的電壓變動部分被合成，因此會產生大的尖波成分。
本發明，係有鑑於以上事態而進行者，其目的，係以提供一種：能除去放大電路之轉換率的影響，而能抑制尖波之產生，且相較於先前例，不具有諧波失真，而能得到僅有輸入訊號之輸出訊號的截波放大電路。
為了解決上述之課題，本發明之截波放大電路，係將輸入訊號在截波電路中，以特定之頻率的脈衝來截波而作為調變訊號，並在將該調變訊號放大之後，將放大訊號解調並作為輸出訊號而輸出的截波放大電路，其特徵為，具備有：截波電路，其係藉由相互偏差半個週期之相位的第1以及第2的脈衝而將輸入訊號截波，並將輸入端子對與輸出端子對之連接關係，在前述截波之時機作交換，而作為調變訊號並輸出；和放大電路，其係將該調變訊號放大，並作為放大訊號而輸出；和第1取樣保持電路，其係在第1脈衝中保持前述放大訊號，並在第2脈衝將放大訊號輸出；和第2取樣保持電路，其係在第2脈衝中保持前述放大訊號，並在第1脈衝將放大訊號輸出。
本發明之截波放大電路，其特徵為：前述第1以及第2取樣保持電路，係分別由：被輸入有前述放大訊號之第1 開關對；和保持從第1開關對所輸入之放大訊號的電壓準位之保持電路；和控制該保持電路所保持之放大訊號的輸出之第2開關對所構成，而在前述第1以及第2開關對中，當任一之開關對係為導通狀態時，另外一方係為斷開狀態。
本發明之截波放大電路，其特徵為：前述輸入端子對係由第1以及第2輸入端子所成，前述輸出端子係由第1以及第2輸出端子所成，當第1脈衝被輸入時，第1輸入端子係和第1輸出端子連接，又第2輸入端子係和第2輸出端子連接；另一方面，當第2脈衝被輸入時，第1輸入端子係和第2輸出端子連接，又第2輸入端子係和第1輸出端子連接。
本發明之截波放大電路，其特徵為：前述第1以及第2取樣保持電路，其將放大訊號之電壓作保持的構成，係為以切換電容(Switched Capacitor)所構成。
本發明之截波放大電路，其特徵為：前述第1以及第2開關對的輸出端子係被相互連接，將藉由第1以及第2脈衝而從各保持電路所輸出之放大訊號合成，並作為輸出訊號而輸出。
如上述所示，本發明之截波放大電路，係在相互偏移半個週期之第1以及第2脈衝中，變更截波電路之開關矩陣，並切換輸入端子以及輸出端子之連接關係，而放大將輸入訊號截波後之調變訊號，並在調變訊號被放大後，藉由上述第1以及第2脈衝，對2個的取樣保持電路，亦即是第1以及第2取樣保持電路，對交互放大之放大訊號作取樣並保持之。於此，係為當第1以及第2取樣保持電路中之任一為將所保持的放大訊號作輸出之狀態時，藉由使另外一方對放大電路之輸出作取樣，而從放大電路，在每半週期單位，將偏移半週期而被輸出之放大訊號作合成(解調)並作為輸出訊號的構成。
故而，若藉由本發明之截波放大器，則係成為在從將放大電路而來之放大訊號作取樣的時機偏移了半週期的時機中，從保持電路將放大訊號讀取出來，並在輸出狀態完全成為安定的狀態下將放大訊號作輸出，而將放大訊號合成時之放大電路的轉換率之影響排除，而能抑制尖波之產生。
如以上所說明，若藉由本發明之截波放大電路，則藉由在放大電路之後段，級聯連接(cascade connection)取樣保持電路，由於能暫時將放大電路所輸出之放大訊號作保持，並排除放大電路之轉換率的影響，而防止尖波成分的產生，因此相較於先前例，能得到將經過了低通濾波器後之輸出訊號中所包含的諧波失真減低的效果。
以下，參考圖面，對本發明之其中一種實施形態所致之截波放大電路作說明。圖1，係為展示同實施形態所致之截波放大電路的構成例之方塊圖。
於圖1中，與圖9(a)中所示之先前電路相同的部分，係附加相同之符號，並省略其說明。亦即是，有關於截波電路11以及放大器1，係和圖9(a)之先前例為相同。於此圖所示之電路與先前之電路相異之點，係為在放大電路1之後段，替換先前例中之截波電路12，而並列設置有取樣保持電路2以及3之點。
有關於動作，由於係為和先前例相同之故，因此針對截波電路11之構成作簡單說明。
截波電路11，係由開關11a、11b、11c以及11d之開關矩陣所構成。開關11a以及11b係在脈衝1為「H」準位時成為導通狀態，而開關11c以及11d係在脈衝2為「H」準位時成為導通狀態。
開關11a係被介於插入在輸入端子15與放大器1之+輸入端子之間，而開關11b係被介於插入在輸入端子16與放大器1之-輸入端子之間。開關11c係被介於插入在輸入端子15與放大器1之-輸入端子之間，而開關11d係被介於插入在輸入端子16與放大器1之+輸入端子之間。
上述取樣保持電路2，係當脈衝1為「H」準位且脈衝2為「L」準位的時間點中，分別保持放大器1之+輸出端子20以及-輸出端子21之各別的電壓準位，並在脈衝1為「L」準位且脈衝2為「H」準位的時間點中，將所保持之電壓準位輸出。
同樣的，取樣保持電路2，係當脈衝1為「L」準位且脈衝2為「H」準位的時間點中，分別保持放大器1之＋輸出端子(正側輸出端子)20以及－輸出端子(負側輸出端子)21之各別的電壓準位，並在脈衝1為「H」準位且脈衝2為「L」準位的時間點中，將所保持之電壓準位輸出。
上述保持取樣電路2，係由構成輸入側之輸入開關對的開關28a以及28b；和保持電路26；和構成輸出側之輸出開關對的開關28c以及開關28d所構成。
上述開關28a，係被串聯地介於插入於放大器1與保持電路26之間，其輸入側端子係和放大器1之＋輸出端子20連接，而輸出側端子係和保持電路26之輸入端子26a連接。又，開關28b，係被串聯地介於插入於放大器1與保持電路26之間，其輸入側端子係和放大器1之－輸出端子21連接，而輸出側端子係和保持電路26之輸入端子26b連接。
上述開關28c，係被串聯地介於插入於保持電路26與輸出端子17之間，其輸入側端子係和保持電路26之輸出端子22(正側輸出端子)連接，而輸出側端子係和輸出端子17連接。又，開關28d，係被串聯地介於插入於保持電路26與輸出端子18之間，其輸入側端子係和保持電路26之輸出端子23(負側輸出端子)連接，而輸出側端子係和輸出端子18連接。
又，上述開關28a以及28b，係在脈衝1為「H」準位時成為導通狀態，而在脈衝2為「H」準位時成為斷路狀態。上述開關28c以及28d，係在脈衝1為「H」準位時成為斷路狀態，而在脈衝2為「H」準位時成為導通狀態。
同樣的，上述保持取樣電路3，係由構成輸入側之輸入開關對的開關29a以及29b；和保持電路27；和構成輸出側之輸出開關對的開關29c以及開關29d所構成。
上述開關29a，係被串聯地介於插入於放大器1與保持電路27之間，其輸入側端子係和放大器1之－輸出端子21連接，而輸出側端子係和保持電路27之輸入端子27a連接。又，開關29b，係被串聯地介於插入於放大器1與保持電路27之間，其輸入側端子係和放大器1之＋輸出端子20連接，而輸出側端子係和保持電路27之輸入端子27b連接。
上述開關29c，係被串聯地介於插入於保持電路27與輸出端子17之間，其輸入側端子係和保持電路27之輸出端子24(負側輸出端子)連接，而輸出側端子係和輸出端子17連接。又，開關29d，係被串聯地介於插入於保持電路27與輸出端子18之間，其輸入側端子係和保持電路27之輸出端子25(正側輸出端子)連接，而輸出側端子係和輸出端子18連接。
又，上述開關29a以及29b，係在脈衝1為「H」準位時成為斷路狀態，而在脈衝2為「H」準位時成為導通狀態。上述開關29c以及29d，係在脈衝1為「H」準位時成為導通狀態，而在脈衝2為「H」準位時成為斷路狀態。
接下來，參考圖1，說明其中一種實施形態的動作例。
與先前例之說明相同，在圖1所示之其中一種實施形態的截波放大電路中，對於輸入端子15，供給於圖11所示之正弦波的輸入訊號，另一方面，對輸入端子16，係供給於圖12所示之正弦波的輸入訊號。有關於截波電路11以及放大器1的動作，由於係和先前例為相同，故省略之。又，脈衝1以及2，係和先前例相同，分別偏移半週期，亦即是偏移(相異)「π(180°)」的相位。
各輸入訊號，係在藉由截波電路而調變之後，藉由放大器1而被放大特定之倍率，例如被放大10倍，而輸出至＋輸出端子20以及－輸出端子21。
於此，藉由截波電路11中之開關矩陣(開關11a~開關11d)，當脈衝1為「H」準位，脈衝2為「L」準位時，於放大器1中，從輸入端子15所輸入之電壓Vinp與從輸入端子16所輸入之電壓Vinn之電壓差「Vinp－Vinn」被放大，而被放大之電壓差Voutp係從＋輸出端子20被輸出，其被反轉之電壓差Voutn則係從－輸出端子21而被輸出。
同樣的，當脈衝1為「L」準位，脈衝2為「H」準位時，於放大器1中，從輸入端子15所輸入之電壓Vinp與從輸入端子16所輸入之電壓Vinn之電壓差「Vinp－Vinn」被放大，而被放大之電壓差Voutp係從＋輸出端子20被輸出，其被反轉之電壓差Voutn則係從－輸出端子21而被輸出。
藉由上述之脈衝1以及2所致的截波控制，從放大器1之＋輸出端子20係輸出圖2所示之訊號波形的電壓差Voutp，而從放大器1之－輸出端子21係輸出圖3所示之訊號波形的電壓差Voutn。在圖2及圖3中，縱軸係為電壓，橫軸係為時刻。
當脈衝1為「H」準位，且脈衝2為「L」準位時，在保持取樣電路2中之輸入開關對的開關28a以及開關28b；和保持取樣電路3中之輸出開關對的開關29c以及開關29d，係成為導通狀態，另一方面，在保持取樣電路2中之輸出開關對的開關28c以及開關28d；和保持取樣電路3中之輸入開關對的開關29a以及開關29b，係成為斷路狀態。
藉由此，保持電路26，其輸入端子26a係與放大器1之＋側輸出端子20相連接，又，輸入端子26b係和放大器1之－側輸出端子21相連接，而保持從輸入端子26a所輸入之電壓差Voutp，並從輸出端子22輸出，又，保持從輸入端子26b所輸入之電壓差Voutn，並從輸出端子23輸出。
但是，保持取樣電路2，由於輸出開關對之開關28c以及28d係為斷路狀態，因此保持電路26所輸出之電壓準位，係不會被作為輸出訊號而輸出至輸出端子17以及輸出端子18。亦即是，保持取樣電路2，係處於將放大器1之放大訊號的電壓準位作取樣的狀態。
此時，保持電路27，係將輸出端子24與輸出端子17連接，又，將輸出端子25與輸出端子18連接，而將所保持之電壓差Voutn經由輸出端子24而輸出至輸出端子17，並將所保持之電壓差Voutp經由輸出端子25而輸出至輸出端子18。
又，取樣保持電路3，由於輸入開關對之開關29a以及29b係為斷路狀態，因此放大器1所輸出之放大訊號的電壓準位，係不會被輸入至保持電路27之輸入端子27a以及27b。因此保持電路27係處於保持狀態。亦即是，取樣保持電路3，係為將保持電路27所保持之放大訊號的電壓準位作輸出的狀態。
當脈衝1為「L」準位，且脈衝2為「H」準位時，在保持取樣電路2中之輸出開關對的開關28c以及開關28d；和保持取樣電路3中之輸入開關對的開關29a以及開關29b，係成為導通狀態，另一方面，在保持取樣電路2中之輸入開關對的開關28a以及開關28b；和保持取樣電路3中之輸出開關對的開關29c以及開關29d，係成為斷路狀態。
藉由此，保持電路26，係將輸出端子22與輸出端子17連接，又，將輸出端子23與輸出端子18連接，而將所保持之電壓差Voutp經由輸出端子22而輸出至輸出端子17，並將所保持之電壓差Voutn經由輸出端子23而輸出至輸出端子18。
又，取樣保持電路2，由於輸入開關對之開關28a以及28b係為斷路狀態，因此放大器1所輸出之放大訊號的電壓準位，係不會被輸入至保持電路26之輸入端子26a以及26b，而保持電路26係為保持狀態。亦即是，取樣保持電路2，係為將保持電路26所保持之放大訊號的電壓準位作輸出的狀態。
此時，保持電路27，其輸入端子27a係與放大器1之－側輸出端子21相連接，又，輸入端子27b係和放大器1之＋側輸出端子20相連接，而保持從輸入端子27a所輸入之電壓差Voutn，並從輸出端子24輸出，又，保持從輸入端子27b所輸入之電壓差Voutp，並從輸出端子25輸出。
但是，保持取樣電路3，由於輸出開關對之開關29c以及29d係為斷路狀態，因此保持電路27所輸出之電壓準位，係不會被作為輸出訊號而輸出至輸出端子17以及輸出端子18。亦即是，保持取樣電路3，係為將放大器1之放大訊號的電壓準位作取樣的狀態。
如上述一般，藉由脈衝1以及2之是否以「H」準位而被輸入，當取樣保持電路2以及取樣保持電路3之任一係為取樣狀態時，係成為將另外一方所保持之電壓準位作輸出的狀態，而在每半週期，成為將此狀態作交替。
於圖4，展示藉由此而從身為保持電路26之正側輸出的輸出端子22所輸出之訊號波形。在圖4中，縱軸係為電壓，橫軸係為時刻。由此圖4可以得知，當脈衝2從「H」準位遷移至「L」準位，而脈衝1從「L」準位遷移至「H」準位時，在輸出端子22所輸出之輸出訊號雖然可以確認有大的尖波成分，但是，反過來，當脈衝2從「L」準位遷移至「H」準位，而脈衝1從「H」準位遷移至「L」準位時，在輸出端子22所輸出之輸出訊號僅能確認有些微之尖波成分。
亦即是，當保持電路26在脈衝1中取樣放大訊號時，藉由放大器1之轉換率，尖波成分被生成，而被保持於保持電路26之電壓，係由於尖波成分而大幅地變動。
另一方面，當在脈衝2中，經由開關28c，而將被保持於保持電路26之放大訊號輸出至輸出端子17時，由於完全無關於放大器1之轉換率，而僅會受到因開關28c之切換雜訊等的影響所致的電壓變動之影響，故不會有具備尖波成分之輸出訊號被取樣保持電路2所輸出的事態。
同樣的，於圖5展示從身為保持電路27之負側輸出的輸出端子24所輸出之訊號波形。在圖5中，縱軸係為電壓，橫軸係為時刻。由此圖5可以得知，當脈衝1從「H」準位遷移至「L」準位，而脈衝2從「L」準位遷移至「H」準位時，在輸出端子24所輸出之輸出訊號雖然可以確認有大的尖波成分，但是，反過來，當脈衝1從「L」準位遷移至「H」準位，而脈衝2從「H」準位遷移至「L」準位時，在輸出端子24所輸出之輸出訊號僅能確認有些微之尖波成分。
亦即是，當保持電路27在脈衝2中取樣放大訊號時，藉由放大器1之轉換率，尖波成分被生成，而被保持於保持電路27之電壓，係由於尖波成分而大幅地變動。
另一方面，當在脈衝1中，經由開關29d，而將被保持於保持電路27之放大訊號輸出至輸出端子18時，由於完全無關於放大器1之轉換率，而僅會受到因開關29d之切換雜訊等的影響所致的電壓變動之影響，故不會有具備尖波成分之輸出訊號被取樣保持電路3所輸出的事態。
如上述所示，藉由脈衝1及2所致之各開關的控制，在取樣保持電路2以及3中，當脈衝2為「H」準位，而脈衝1為「L」準位時，對於輸出端子17，保持電路26之輸出端子22的輸出訊號係被輸出，而對於輸出端子18，輸出端子23之輸出訊號係被輸出。
又，藉由脈衝1及2所致之各開關的控制，在取樣保持電路2以及3中，當脈衝1為「H」準位，而脈衝2為「L」準位時，對於輸出端子17，保持電路27之輸出端子24的輸出訊號係被輸出，而對於輸出端子18，輸出端子25之輸出訊號係被輸出。
藉由此，藉由脈衝1以及2的時序，取樣保持電路2以及3係交互成為輸出狀態，而將被輸出之輸出訊號合成，作為此合成結果，在從輸出端子17所輸出之輸出訊號中，係如圖6所示之波形圖可以得知，無法確認有圖4以及圖5所示之波形圖中之大的尖波成分，而得到有正弦波之訊號。
同樣的，藉由脈衝1以及2的時序，取樣保持電路2以及3係交互成為輸出狀態，而將被輸出之輸出訊號合成，作為此合成結果，在從輸出端子18所輸出之輸出訊號中，係如圖7所示之波形圖可以得知，無法確認有圖4以及圖5所示之波形圖中之大的尖波成分，而得到有正弦波之訊號。在圖6及圖7中，縱軸係為電壓，橫軸係為時刻。
故而，藉由在上述之取樣保持電路2以及3中所設置的截波放大電路之構成，在將輸入訊號作截波並放大後作合成的輸出訊號之中，相較於先前例，能大幅抑制諧波失真。
作為上述之保持電路26，亦可如圖8所示，由以電容器261及運算放大器262所構成，並將放大器1之＋側輸出端子20的電壓準位作保持的保持部；和以電容器263及運算放大器264所構成，並將放大器1之－側輸出端子21的電壓準位作保持的保持部而構成之。
同樣的，作為保持電路27，亦可如圖8所示，由以電容器271及運算放大器272所構成，並將放大器1之－側輸出端子21的電壓準位作保持的保持部；和以電容器273及運算放大器274所構成，並將放大器1之＋側輸出端子20的電壓準位作保持的保持部而構成之。
電容器261係一端被連接於運算放大器262的＋輸入端子，另一端被連接於接地點，而電容器263係一端被連接於運算放大器262的－輸入端子，另一端被連接於接地點。電容器261係當開關28a為導通狀態時將放大器1之輸出端子20的電壓準位作保持，而電容器263係當開關28b為導通狀態時將放大器1之輸出端子21的電壓準位作保持。電容器271係一端被連接於運算放大器272的＋輸入端子，另一端被連接於接地點，而電容器273係一端被連接於運算放大器274的＋輸入端子，另一端被連接於接地點。電容器271係當開關29a為導通狀態時將放大器1之輸出端子21的電壓準位作保持，而電容器273係當開關29b為導通狀態時將放大器1之輸出端子20的電壓準位作保持。
又，並不限於取樣保持電路2以及3之各個分別使用保持電路26以及27之構成，就算是使用具備有增益1以上之增益取樣保持電路，亦可得到與上述之本實施形態相同的效果。
又，於圖8所示之放大器1，係為展示放大率為10倍時之構成。在運算放大器1a之輸出端子(輸出端子20)與－側輸入端子之間，介於插入90k Ω之電阻1c，而運算放大器1a之＋側輸入端子係連接於開關11a之輸出側端子。在運算放大器1b之輸出端子(輸出端子21)與－側輸入端子之間，介於插入90k Ω之電阻1d，而運算放大器1b之＋側輸入端子係連接於開關11b之輸出側端子。在運算放大端子1a之－側輸入端子與運算放大器1b之－側輸入端子之間，係被介於插入有20k Ω之電阻1e。於此，放大率以及放大器1之構成係並不限定於此。
1．．．放大器
1a、1b、262、264、272、274．．．運算放大器
1c、1d、1e．．．電阻
2、3．．．取樣保持電路
11．．．截波電路
11a、11b、11c、11d．．．開關
15、16．．．輸入端子
17、18．．．輸出端子
26、27．．．保持電路
28a、28b、28c、28d．．．開關
29a、29b、29c、29d．．．開關
261、263、271、273．．．．電容器
[圖1]展示本發明之其中一實施形態所致之截波放大電路的構成例之方塊圖。
[圖2]於圖1所示之放大器中從＋輸出端子20所輸出之放大訊號的波形圖。
[圖3]於圖1所示之放大器中從－輸出端子21所輸出之放大訊號的波形圖。
[圖4]於圖1所示之保持電路26中從輸出端子22所輸出之訊號的波形圖。
[圖5]於圖1所示之保持電路27中從輸出端子24所輸出之訊號的波形圖。
[圖6]於圖1所示之輸出端子17所輸出之輸出訊號的波形圖。
[圖7]於圖1所示之輸出端子18所輸出之輸出訊號的波形圖。
[圖8]詳細展示本發明之其中一實施形態所致之截波放大電路的構成例之方塊圖。
[圖9]展示先前之截波放大電路的構成例之方塊圖。
[圖10]說明圖9中之截波放大電路之各部中的訊號之頻率特性的概念圖。
[圖11]展示被給予至輸入端子15之輸入訊號的波形之波形圖。
[圖12]展示被給予至輸入端子16之輸入訊號的波形之波形圖。
[圖13]展示從圖9所示之輸出端子17所輸出之輸出訊號的波形圖。
[圖14]展示從圖9之放大電路1的＋輸出端子30所輸出之放大訊號的波形之波形圖。
[圖15]展示從圖9之放大電路1的－輸出端子31所輸出之放大訊號的波形之波形圖。
1．．．放大器
2、3．．．取樣保持電路
11．．．截波電路
11a、11b、11c、11d．．．開關
15、16．．．輸入端子
17、18．．．輸出端子
20．．．＋輸出端子
21．．．－輸出端子
22．．．輸出端子
23．．．輸出端子
24．．．輸出端子
25．．．輸出端子
26、27．．．保持電路
26a、26b．．．輸入端子
28a、28b、28c、28d．．．開關
29a、29b、29c、29d．．．開關

Claims (4)

  1. 一種截波放大電路，係將輸入訊號在截波電路中，以特定之頻率的脈衝來截波而作為調變訊號，並在將該調變訊號放大之後，將放大訊號解調並作為輸出訊號而輸出的截波放大電路，其特徵為，具備有：截波電路，其係藉由相互偏差半個週期之相位的第1以及第2的脈衝而將輸入訊號截波，並將輸入端子對與輸出端子對之連接關係，在前述截波之時機作交換，而作為調變訊號並輸出；和放大電路，其係將該調變訊號放大，並作為放大訊號而輸出；和第1取樣保持電路，其係具備有被輸入有前述放大訊號之第1開關對、和保持從第1開關對所輸入之放大訊號的電壓準位之保持電路、和控制該保持電路所保持之放大訊號的輸出之第2開關對，並在第1脈衝中保持前述放大訊號，而在第2脈衝將放大訊號輸出；和第2取樣保持電路，其係具備有被輸入有前述放大訊號之第1開關對、和保持從第1開關對所輸入之放大訊號的電壓準位之保持電路、和控制該保持電路所保持之放大訊號的輸出之第2開關對，並在第2脈衝中保持前述放大訊號，而在第1脈衝將放大訊號輸出，在前述第1以及第2取樣保持電路之前述第1以及第2開 關對中，當任一之開關對係為導通狀態時，另外一方係為斷開狀態。
  2. 如申請專利範圍第1項所記載之截波放大電路，其中，前述輸入端子對係由第1以及第2輸入端子所成，前述輸出端子係由第1以及第2輸出端子所成，當第1脈衝被輸入時，第1輸入端子係和第1輸出端子連接，又第2輸入端子係和第2輸出端子連接；另一方面，當第2脈衝被輸入時，第1輸入端子係和第2輸出端子連接，又第2輸入端子係和第1輸出端子連接。
  3. 如申請專利範圍第1項所記載之截波放大電路，其中，前述第1以及第2取樣保持電路，其將放大訊號之電壓準位作保持的構成，係為以切換電容(Switched Capacitor)所構成。
  4. 如申請專利範圍第1項所記載之截波放大電路，其中，前述第1取樣保持電路之第2開關對及前述第2取樣保持電路之第2開關對係被連接，將藉由第1以及第2脈衝而從各保持電路所輸出之放大訊號合成，並作為輸出訊號而輸出。
TW096104297A 2006-02-07 2007-02-06 放大電路 TWI392223B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029138A JP2007214613A (ja) 2006-02-07 2006-02-07 増幅回路

Publications (2)

Publication Number Publication Date
TW200737692A TW200737692A (en) 2007-10-01
TWI392223B true TWI392223B (zh) 2013-04-01

Family

ID=38492704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096104297A TWI392223B (zh) 2006-02-07 2007-02-06 放大電路

Country Status (5)

Country Link
US (1) US7508258B2 (zh)
JP (1) JP2007214613A (zh)
KR (1) KR101141567B1 (zh)
CN (1) CN101102094B (zh)
TW (1) TWI392223B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035665A1 (en) * 2007-09-14 2009-03-19 Analog Devices, Inc. Improved low power, low noise amplifier system
CN101598952B (zh) * 2008-06-02 2011-12-07 联咏科技股份有限公司 电流产生器
JP5295941B2 (ja) * 2009-12-22 2013-09-18 株式会社豊田中央研究所 信号処理回路
KR101154240B1 (ko) * 2010-09-15 2012-06-18 강원대학교산학협력단 Ｕｓｎ용 센서신호 처리장치 및 방법
JP5612501B2 (ja) * 2011-02-03 2014-10-22 株式会社豊田中央研究所 チョッパ式増幅回路
CN102778910A (zh) * 2011-05-08 2012-11-14 曹先国 高电压基准
JP5744658B2 (ja) * 2011-07-20 2015-07-08 セイコーインスツル株式会社 光検出装置
JP6158532B2 (ja) * 2013-02-26 2017-07-05 エスアイアイ・セミコンダクタ株式会社 演算増幅回路
JP6212922B2 (ja) * 2013-04-23 2017-10-18 株式会社リコー チョッパ増幅装置
CN103874300A (zh) * 2014-03-31 2014-06-18 太仓电威光电有限公司 一种调节led驱动输出端参数的方法及系统
CN104065266B (zh) * 2014-07-11 2017-12-15 成都芯源系统有限公司 用于电压转换器的控制电路
JP6796953B2 (ja) * 2016-06-02 2020-12-09 エイブリック株式会社 増幅回路、及びマルチパスネステッドミラー増幅回路
JP6733381B2 (ja) * 2016-07-15 2020-07-29 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体
CN107332524B (zh) * 2017-07-12 2020-11-03 华大半导体有限公司 抑制低频噪声的运算放大器
CN109450384A (zh) * 2018-09-20 2019-03-08 天津大学 一种基于斩波调制和相关双采样的读出电路
CN110492886B (zh) * 2019-08-20 2024-02-13 深圳市锐能微科技有限公司 模数转换器和模数转换方法
JP7450362B2 (ja) * 2019-10-23 2024-03-15 エイブリック株式会社 増幅器
WO2024097273A1 (en) * 2022-11-02 2024-05-10 Texas Instruments Incorporated Auto zero techniques for high voltage analog front-end with robust ac common-mode rejection
CN117394809B (zh) * 2023-12-07 2024-03-26 杭州晶华微电子股份有限公司 全差分仪表放大器电路、仪表放大器及集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621319A (en) * 1995-12-08 1997-04-15 Allegro Microsystems, Inc. Chopped hall sensor with synchronously chopped sample-and-hold circuit
JPH1131U (ja) * 1997-12-24 1999-03-05 関西日本電気株式会社 半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5592007A (en) 1978-12-29 1980-07-12 Chino Works Ltd Signal processing unit
GB2256551B (en) * 1991-06-06 1996-01-24 Crystal Semiconductor Corp Switched capacitor integrator with chopper stabilisation performed at the sampling rate
JP3105862B2 (ja) * 1998-02-27 2000-11-06 日本電気株式会社 電圧比較回路
DE10117384B4 (de) * 2001-04-06 2004-10-07 Infineon Technologies Ag Sensorvorrichtung
EP1579571B1 (en) * 2002-12-18 2009-04-01 Nxp B.V. Phase corrected miller compensation of chopper and nested chopper amplifiers
US7262654B2 (en) * 2005-01-14 2007-08-28 Cirrus Logic, Inc. Circuits and methods for minimizing chopping artifacts at the output of a chopper-stabilized operational amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621319A (en) * 1995-12-08 1997-04-15 Allegro Microsystems, Inc. Chopped hall sensor with synchronously chopped sample-and-hold circuit
JPH1131U (ja) * 1997-12-24 1999-03-05 関西日本電気株式会社 半導体集積回路

Also Published As

Publication number Publication date
US20070222509A1 (en) 2007-09-27
KR101141567B1 (ko) 2012-05-16
CN101102094A (zh) 2008-01-09
CN101102094B (zh) 2011-08-10
KR20070080565A (ko) 2007-08-10
JP2007214613A (ja) 2007-08-23
US7508258B2 (en) 2009-03-24
TW200737692A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
TWI392223B (zh) 放大電路
JP5215399B2 (ja) 改良されたローパワー、ローノイズアンプシステム
JP6158521B2 (ja) 演算増幅回路
EP2327153A1 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
EP3327934B1 (en) Analog multiplexer core circuit and analog multiplexer circuit
JP2007049285A (ja) チョッパアンプ回路および半導体装置
CN111049479B (zh) 用于斩波稳定运算放大器中的纹波减少的经取样移动平均陷波滤波器
KR20160140571A (ko) 스위치 모드 연산 증폭기에 대한 회로 및 방법
CN202334440U (zh) 斩波放大电路及多级放大系统
JP2018061143A (ja) チョッパー増幅器
JP2024055972A (ja) 増幅器
JP2008219404A (ja) 増幅回路
JP6899686B2 (ja) 差動増幅装置
KR102424468B1 (ko) 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로
JP2021093682A (ja) 増幅装置
JP6158532B2 (ja) 演算増幅回路
JP5612501B2 (ja) チョッパ式増幅回路
US11973476B2 (en) Chopper amplifiers with low intermodulation distortion
CN115314057B (zh) 一种基于反相器技术的模拟基带电路
TWI223499B (en) Nested chopper delta-sigma modulator
JP2009105664A (ja) Ｄ級増幅回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees