JP2014099809A - バッファ回路 - Google Patents
バッファ回路 Download PDFInfo
- Publication number
- JP2014099809A JP2014099809A JP2012251643A JP2012251643A JP2014099809A JP 2014099809 A JP2014099809 A JP 2014099809A JP 2012251643 A JP2012251643 A JP 2012251643A JP 2012251643 A JP2012251643 A JP 2012251643A JP 2014099809 A JP2014099809 A JP 2014099809A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- buffer circuit
- output
- switch unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】差動・シングル入力信号のいずれかが入力され、差動出力信号を出力するバッファ回路において、第1および第2の増幅部と、第1のスイッチ部とを備え、第2の増幅部は、増幅器と、増幅器の入出力間に設けられる帰還抵抗素子と、帰還抵抗素子に並列に接続され、帰還抵抗素子の両端を接続するか否かを切り替える第2のスイッチ部とを有するバッファ回路を提供する。
【選択図】図5
Description
CMRR=Adiff/Acomm=Adiff[dB]−Acomm[dB]
なお、AcommおよびAdiffは次式のように定義される。
Adiff=Vo/Vi=(Pout−Nout)/(Pin−Nin)
Acomm=(Pout+Nout)/(Pin+Nin)
(数1) Pout/Pin(s)=1
(数2) Nout/Nin(s)=1+R2×Ci×s
したがって、
Acomm=(Pout(s)+Nout(s))/(Pin(s)+Nin(s))
に、数1および2を代入すると、
Acomm=(Pin(s)+Nin(s)×(1+R2×Ci×s)/(Pin(s)+Nin(s))
=1+Nin(s)×(R2×Ci×s)/(Pin(s)+Nin(s))
となる。
また、同相信号入力時はNin(s)=Pin(s)なので、
Acomm=1+ R2×Ci×s/2
となる。
ここで、バッファ回路1000に入力される信号が高周波の場合、R2×Ci×s/2≫1より、
Acomm≒R2×Ci×s/2となる。
つまり、バッファ回路1000に入力される信号が高周波になるとAcommの値が大きくなり、CMRR特性が劣化することがわかる。
[特許文献1] 特開平6−216772号公報
[特許文献2] 特開平6−244656号公報
Claims (6)
- 差動入力信号およびシングル入力信号のいずれかが入力され、差動出力信号を出力するバッファ回路であって、
第1の入力端子と、
前記第1の入力端子に前記シングル入力信号が入力される場合に基準電位が入力される第2の入力端子と、
第1の出力端子および第2の出力端子と、
前記第1の入力端子および前記第1の出力端子に接続される第1の増幅部と、
前記第2の入力端子および前記第2の出力端子に接続される第2の増幅部と、
前記第2の増幅部の入力端子に、前記第1の入力端子に入力された信号に応じた信号を入力するか否かを切り替える第1のスイッチ部と
を備え、
前記第2の増幅部は、
増幅器と、
前記増幅器の入出力間に設けられる帰還抵抗素子と、
前記帰還抵抗素子に並列に接続され、前記帰還抵抗素子の両端を接続するか否かを切り替える第2のスイッチ部と
を有するバッファ回路。 - 前記第1のスイッチ部は、前記第1の増幅部の出力と、前記第2の増幅部の入力とを接続するか、または、切断するかを切り替える
請求項1に記載のバッファ回路。 - 前記第1のスイッチ部は、前記第1の入力端子と、前記第2の増幅部の入力とを接続するか、または、切断するかを切り替える
請求項1に記載のバッファ回路。 - 前記差動入力信号が入力される場合に、前記第1のスイッチ部を切断状態に制御し、且つ、前記第2のスイッチ部を接続状態に制御し、前記シングル入力信号が入力される場合に、前記第1のスイッチ部を接続状態に制御し、且つ、前記第2のスイッチ部を切断状態に制御するスイッチ制御部を更に備える
請求項1から3のいずれか一項に記載のバッファ回路。 - 前記第1の増幅部は、
増幅器と、
前記増幅器の入出力間に設けられるインピーダンス素子と、
前記インピーダンス素子に並列に接続され、前記インピーダンス素子の両端を接続するか否かを切り替える第3のスイッチ部と
を有する請求項4に記載のバッファ回路。 - 前記スイッチ制御部は、前記差動入力信号が入力される場合に前記第3のスイッチ部を接続状態に制御し、前記シングル入力信号が入力される場合に前記第3のスイッチ部を開放状態に制御する
請求項5に記載のバッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012251643A JP5695015B2 (ja) | 2012-11-15 | 2012-11-15 | バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012251643A JP5695015B2 (ja) | 2012-11-15 | 2012-11-15 | バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014099809A true JP2014099809A (ja) | 2014-05-29 |
JP5695015B2 JP5695015B2 (ja) | 2015-04-01 |
Family
ID=50941464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012251643A Expired - Fee Related JP5695015B2 (ja) | 2012-11-15 | 2012-11-15 | バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5695015B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100285A1 (ja) * | 2021-12-01 | 2023-06-08 | 三菱電機株式会社 | 加算回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742216A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Btl connection system for output amplifier |
JPS6441308A (en) * | 1987-07-15 | 1989-02-13 | Sgs Thomson Microelectronics | Integrated audio amplifier facilitating communication with bridge or stereo configulation in seven-pin package |
JPH0438120U (ja) * | 1990-07-27 | 1992-03-31 | ||
JPH06216772A (ja) * | 1993-01-14 | 1994-08-05 | Hitachi Ltd | A/d変換器、及び完全差動演算増幅回路 |
JPH06244656A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 差動信号化回路 |
JPH0729924U (ja) * | 1993-10-29 | 1995-06-02 | 株式会社コロムビアテクノ | 増幅器 |
-
2012
- 2012-11-15 JP JP2012251643A patent/JP5695015B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742216A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Btl connection system for output amplifier |
JPS6441308A (en) * | 1987-07-15 | 1989-02-13 | Sgs Thomson Microelectronics | Integrated audio amplifier facilitating communication with bridge or stereo configulation in seven-pin package |
US4827221A (en) * | 1987-07-15 | 1989-05-02 | Sgs -Thomson Microelectronics S.P.A. | Integrated audio amplifier commutable in a bridge or stereo configuration in a seven pin package |
JPH0438120U (ja) * | 1990-07-27 | 1992-03-31 | ||
JPH06216772A (ja) * | 1993-01-14 | 1994-08-05 | Hitachi Ltd | A/d変換器、及び完全差動演算増幅回路 |
JPH06244656A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 差動信号化回路 |
JPH0729924U (ja) * | 1993-10-29 | 1995-06-02 | 株式会社コロムビアテクノ | 増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100285A1 (ja) * | 2021-12-01 | 2023-06-08 | 三菱電機株式会社 | 加算回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5695015B2 (ja) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100791934B1 (ko) | 고속 신호 전송 시스템의 고전압 출력 버퍼 회로 | |
US8410846B2 (en) | Variable gain amplifier | |
US7292098B2 (en) | Operational amplifier | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
US9590576B2 (en) | Differential amplifier | |
US7795959B2 (en) | Switched-capacitor circuit having switch-less feedback path | |
WO2012096834A1 (en) | Apparatus and method for miller compensation for multi-stage amplifier | |
KR20060129531A (ko) | 고도의 선형 가변이득 증폭기 | |
US7538605B2 (en) | Amplifier device capable of reducing offset voltage | |
US8711024B2 (en) | Switched capacitor amplifier | |
US8725105B2 (en) | Low noise amplifier and saw-less receiver with low-noise amplifier | |
JP5801477B2 (ja) | 電流バッファ | |
JP2011124647A (ja) | 可変利得増幅器 | |
KR100953243B1 (ko) | 차동 단상 변환 회로 | |
JP5695015B2 (ja) | バッファ回路 | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
CN113497603A (zh) | 借助于差分漂移电流感测来进行基线漂移修正的装置 | |
EP1811653A1 (en) | Amplifier input switch configuration with improved PSRR | |
CN109891751B (zh) | 电流源噪声抵消 | |
CN114900136A (zh) | 用于测量连接到功率放大器的负载的电压和电流感测电路 | |
CN101304237B (zh) | 可消除偏移电压的放大器装置 | |
US7538604B2 (en) | Amplifier feedback switch configuration with improved PSRR | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
US20210099144A1 (en) | Variable gain amplifier | |
US11496104B2 (en) | Differential amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5695015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |