JP2013172170A

JP2013172170A - トラックホールド回路

Info

Publication number: JP2013172170A
Application number: JP2012032805A
Authority: JP
Inventors: Kazuki Sofue; 和希祖父江
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-02-17
Filing date: 2012-02-17
Publication date: 2013-09-02

Abstract

【課題】本発明は、トラックホールド回路の入力インピーダンスを一定に保つこと、又は入力信号乃至出力信号の歪みを抑制することを提供する。
【解決手段】本発明は、トラックホールド回路のホールド期間中にＯＮするように、増幅器の入力抵抗素子と帰還抵抗素子との接続点と、動作点電圧との間にスイッチを追加したトラックホールド回路に関する。
【選択図】図３

Description

本発明は、トラックホールド回路に関し、より詳細には、入力インピーダンスの変化を抑制すること、又は出力信号の歪みを抑制することに関する。

従来、トラックホールド回路とは、出力信号が入力信号にトラッキングするトラック期間と、出力信号が入力信号にトラッキングせずトラック期間の最終電圧をホールドするホールド期間とで構成され、一般的にはＡ／Ｄコンバータの前段で使用されることが知られている（例えば、特許文献１参照）。特許文献１に従来技術として記載のある、従来のトラックホールド回路について、図１及び図２を用いて動作を説明する。

Φ１のトラック期間においては、スイッチＳ１がＯＮし、入力信号が入力抵抗素子Ｒ１と帰還抵抗素子Ｒ２との比で増幅又は減衰し、出力端子に信号出力する。このとき、帰還抵抗素子Ｒ２、容量素子Ｃとで形成されるローパスフィルタ特性を持つため、Ａ／Ｄコンバータのアンチエイリアスフィルタとしての効果も持つ。

Φ２のホールド期間においては、スイッチＳ１がＯＦＦし、出力は入力信号にトラッキングせず、トラック期間完了時の出力電圧を増幅器１２と容量素子Ｃとでホールドする。

このようなトラック期間Φ１、ホールド期間Φ２を繰り返すことにより、当該トラックホールド回路は、アンチエイリアスフィルタの効果をもつ上、スイッチとしてＭＯＳトランジスタを使用したとしても、ＭＯＳトランジスタの非線形性が抑制され、出力信号が歪みにくいといったメリットを併せ持つ。また、入力信号がホールド期間中に遷移することがなければ、従来回路の入力インピーダンスは、入力抵抗素子Ｒ１となり一定である。

特開平０２−２４３９６７号公報

しかしながら、以上に記載したとおり、Ａ／Ｄコンバータの前段に使用される、従来のトラックホールド回路では、ホールド期間に入力信号が遷移することにより、従来回路の入力インピーダンスが一定にならないといった問題を抱えていた。これは、入力信号の変動成分が、容量素子Cを介して保持されている増幅器１２の入力端子と出力端子の間の平衡電圧に重畳し、増幅器１２から出力された信号の歪みに繋がるからである。本発明は、このような問題に鑑みてなされたもので、その目的とするところは、トラックホールド回路に若干の回路変更を加えることにより、入力インピーダンスを一定に保ち、入力信号乃至出力信号の歪みを抑制するための、トラックホールド回路を提供することにある。

本発明は、このような目的を達成するために、請求項１に記載の発明は、出力信号が入力信号にトラッキングするトラック期間と、トラック期間の最終電圧をホールドするホールド期間とを有するトラックホールド回路であって、増幅器と最終電圧をホールドする容量素子とを有するトラックホールド回路において、ホールド期間で、入力信号が入力される入力抵抗素子と増幅器の帰還抵抗素子との接続点と、動作点電圧との間に、所定電圧を設定することを特徴とする。

請求項２に記載の発明は、所定電圧が、増幅器の動作点電圧であることを特徴とする。

請求項３に記載の発明は、容量素子は、増幅器の出力端子と増幅器の反転入力端子との間に接続され、増幅器の入力抵抗素子と増幅器の帰還抵抗素子との接続点と、反転入力端子との間に接続された第１スイッチと、入力抵抗素子と帰還抵抗素子との接続点と、動作点電圧との間に接続された第２スイッチとを有することを特徴とする。

請求項４に記載の発明は、トラック期間で第１スイッチがオン状態になると共に第２スイッチがオフ状態になり、ホールド期間で第１スイッチがオフ状態になると共に第２スイッチがオン状態になることを特徴とする。

請求項５に記載の発明は、増幅器は、差動増幅器であり、差動増幅器の第１出力端子と差動増幅器の第１反転入力端子との間に接続された第１容量素子と、差動増幅器の第２出力端子と差動増幅器の第２反転入力端子との間に接続された第２容量素子と、差動増幅器の第１入力抵抗素子と差動増幅器の第１帰還抵抗素子との接続点と、第１反転入力端子との間に接続された第１スイッチと、差動増幅器の第２入力抵抗素子と差動増幅器の第２帰還抵抗素子との接続点と、第２反転入力端子との間に接続された第２スイッチと、第１入力抵抗素子と第１帰還抵抗素子との接続点と、動作点電圧との間に接続された第３スイッチと、第２入力抵抗素子と第２帰還抵抗素子との接続点と、動作点電圧との間に接続された第４スイッチとを有することを特徴とする。

請求項６に記載の発明は、第２スイッチと第４スイッチの接続点と、動作点電圧との間に接続されたバッファを有することを特徴とする。

請求項７に記載の発明は、トラック期間で第１および第３スイッチがオン状態になると共に第２および第４スイッチがオフ状態になり、ホールド期間で第１および第３スイッチがオフ状態になると共に第２および第４スイッチがオン状態になることを特徴とする。

請求項８に記載の発明は、増幅器は、差動増幅器であり、差動増幅器の第１出力端子と差動増幅器の第１反転入力端子との間に接続された第１容量素子と、差動増幅器の第２出力端子と差動増幅器の第２反転入力端子との間に接続された第２容量素子と、差動増幅器の第１入力抵抗素子と差動増幅器の第１帰還抵抗素子との接続点と、第１反転入力端子との間に接続された第１スイッチと、差動増幅器の第２入力抵抗素子と差動増幅器の第２帰還抵抗素子との接続点と、第２反転入力端子との間に接続された第２スイッチと、第１入力抵抗素子と第１帰還抵抗素子との接続点と、第２入力抵抗素子と第２帰還抵抗素子との接続点との間に接続された第３スイッチとを有することを特徴とする。

請求項９に記載の発明は、トラック期間で第１および第２スイッチがオン状態になると共に第３スイッチがオフ状態になり、ホールド期間で第１および第２スイッチがオフ状態になると共に第３スイッチがオン状態になることを特徴とする。

請求項１０に記載の発明は、請求項１乃至９のいずれかに記載のトラックホールド回路と、その後段に接続されたＡ／Ｄコンバータとを有することを特徴とするＡ／Ｄコンバータ装置である。

請求項１１に記載の発明は、Ａ／Ｄコンバータは、トラックホールド回路のホールド期間で、サンプリング動作を行い、トラックホールド回路のトラック期間で、トランスファ動作を行うことを特徴とする請求項１０に記載のＡ／Ｄコンバータ装置である。

この構成によれば、トラック期間では、入力抵抗素子と帰還抵抗素子との接続点と、増幅器の反転入力端子との間に接続されたスイッチがオン状態になると共に、入力抵抗素子と帰還抵抗素子との接続点と、動作点電圧との間に接続されたスイッチがオフ状態になる。一方、ホールド期間では、入力抵抗素子と帰還抵抗素子との接続点と、増幅器の反転入力端子との間に接続されたスイッチがオフ状態になると共に、入力抵抗素子と帰還抵抗素子との接続点と、動作点電圧との間に接続されたスイッチがオン状態になる。その結果、入力インピーダンスは一定に保たれるため、入力信号乃至出力信号の歪みを抑制することが可能となる。

以上説明したように、本発明のトラックホールド回路によれば、ホールド期間に入力信号が遷移したとしても、入力インピーダンスは一定に保たれるため、入力信号乃至出力信号の歪みを抑制することが可能となる。

従来技術のトラックホールド回路図である。本発明の第１乃至第３実施形態における、タイミングチャート図である。本発明の第１実施形態における、トラックホールド回路図である。本発明の第１実施形態における、ブロック図である。本発明の第２乃至第３実施形態における、ブロック図である。本発明の第２実施形態における、トラックホールド回路図である。本発明の第３実施形態における、トラックホールド回路図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

（第１実施形態）
図２は、本発明の第１乃至第３実施形態における、タイミングチャート図である。図３のトラックホールド回路の例で説明すると、Φ１のトラック期間においては、スイッチ３Ｓ１がＯＮし、入力信号が入力抵抗素子３Ｒ１と入力抵抗素子３Ｒ２との比で増幅又は減衰し、出力端子に信号出力する。このとき、入力抵抗素子３Ｒ２、容量素子３Ｃとで形成されるローパスフィルタ特性を持つため、Ａ／Ｄコンバータのアンチエイリアスフィルタとしての効果も持つ。Φ２のホールド期間においては、スイッチ３Ｓ１がＯＦＦし、出力は入力信号にトラッキングせず、トラック期間完了時の出力電圧を増幅器３２と容量素子３Ｃとでホールドする。このようなトラック期間Φ１、ホールド期間Φ２を繰り返すことにより、当該トラックホールド回路は、アンチエイリアスフィルタの効果をもつ上、スイッチとしてＭＯＳトランジスタを使用したとしても、ＭＯＳトランジスタの非線形性が抑制され、出力信号が歪みにくいといったメリットを併せ持つ。

図３は、本発明の第１実施形態における、トラックホールド回路図である。増幅器３２と、入力抵抗素子３Ｒ１と、帰還抵抗素子３Ｒ２とで、反転増幅回路として構成される。

また、増幅器３２の出力端子と反転入力端子との間にホールドされる容量素子３Ｃが接続されている。そして、入力抵抗素子３Ｒ１と帰還抵抗素子３Ｒ２との接続点と、増幅器３２の反転入力端子との間に第１スイッチ３Ｓ１が接続されている。本発明の第１実施形態におけるトラックホールド回路は、入力抵抗素子３Ｒ１と帰還抵抗素子３Ｒ２との接続点と、動作点電圧との間に、さらに第２スイッチ３Ｓ２を備えていることが特徴である。トラックホールド回路のホールド期間中にＯＮするように、増幅器の入力抵抗素子と帰還抵抗素子との接続点と、動作点電圧との間に、第２スイッチ３Ｓ２を追加した回路である。

図３のトラックホールド回路では、トラック期間で、出力端子の出力信号を入力抵抗素子３Ｒ１からの入力信号にトラッキングし、ホールド期間で、トラッキングした出力信号をホールドすると共に、増幅器３２の入力抵抗素子３Ｒ１と帰還抵抗素子３Ｒ２との接続点と、動作点電圧との間に対し所定電圧を設定する。

図４は、本発明の第１実施形態における、ブロック図である。本発明のトラックホールド回路４１の出力にＡ／Ｄコンバータ４４が接続されている。アナログ信号は、本発明のトラックホールド回路４１へ入力され、本発明のトラックホールド回路４１は、アナログ信号をトラッキング及びホールドする。Ａ／Ｄコンバータ４４は、トラックホールド回路から出力された信号をサンプリングし、デジタル信号に変換する。そして、デジタル信号が、出力される。

第１実施形態は、図４に示したブロック図、及び図２に示したタイミングチャート図に従って、図４に含まれ、図３に示した本発明のトラックホールド回路である。

Φ１期間では、トラックホールド回路の第１スイッチ３Ｓ１がＯＮ、第２スイッチ３Ｓ２がＯＦＦし、出力信号は、入力信号にトラッキングする。

Φ２期間では、トラックホールド回路の第１スイッチ３Ｓ１がＯＦＦするため、トラック期間の最終電圧をホールドして出力する。同時に第２スイッチ３Ｓ２がＯＮし、増幅器の動作点電圧を接続するため、当該期間で入力信号が遷移しても、当該回路の入力インピーダンスを入力抵抗素子３Ｒ１のまま保持することができる。

（第２実施形態）
図５は、本発明の第２乃至第３実施形態における、ブロック図である。本発明のトラックホールド回路５１の出力にＡ／Ｄコンバータ５４が接続されている。アナログ入力（＋）及びアナログ入力（−）で入力されるアナログ信号は、本発明のトラックホールド回路５１へ入力され、本発明のトラックホールド回路５１は、アナログ信号をトラッキング及びホールドする。Ａ／Ｄコンバータ５４は、トラックホールド回路５１から出力された信号をサンプリングし、デジタル信号に変換する。そして、デジタル信号が、出力される。

図６は、本発明の第２実施形態における、トラックホールド回路図である。差動増幅器６２と、入力抵抗素子６Ｒ１１，６Ｒ２１と、帰還抵抗素子６Ｒ１２，６Ｒ２２とで、反転差動増幅回路として構成される。

また、差動増幅器６２の第１出力端子と第１反転入力端子との間にホールドされる第１容量素子６Ｃ１が接続され、差動増幅器６２の第２出力端子と第２反転入力端子との間にホールドされる第２容量素子６Ｃ２が接続されている。そして、第１入力抵抗素子６Ｒ１１と第１帰還抵抗素子６Ｒ１２との接続点と、差動増幅器６２の第１反転入力端子との間に第１スイッチ６Ｓ１１が接続され、第２入力抵抗素子６Ｒ２１と第２帰還抵抗素子６Ｒ２２との接続点と、差動増幅器６２の第２反転入力端子との間に第２スイッチ６Ｓ２１が接続されている。本発明の第２実施形態におけるトラックホールド回路は、第１入力抵抗素子６Ｒ１１と第１帰還抵抗素子６Ｒ１２との接続点と、バッファ６３の出力端子との間に、さらに第３スイッチ６Ｓ１２を備え、第２入力抵抗素子６Ｒ２１と第２帰還抵抗素子６Ｒ２２との接続点と、バッファ６３の出力端子との間に、さらに第４スイッチ６Ｓ２２を備えていることが特徴である。また、入力信号の差動性を保ち、コモン電圧が差動増幅器の動作点電圧と等しくなるように、第３スイッチ６Ｓ１２と第４スイッチ６Ｓ２２の接続点と、動作点電圧との間にバッファ６３を接続されている。

図６のトラックホールド回路では、トラック期間で、出力端子の出力信号を入力抵抗素子６Ｒ１１、６Ｒ２１からの各入力信号にトラッキングし、ホールド期間で、トラッキングした出力信号をホールドすると共に、差動増幅器６２の第１入力抵抗素子６Ｒ１１と第１帰還抵抗素子６Ｒ１２との接続点と、バッファ６３の出力端子との間に対し所定電圧を設定し、また、差動増幅器６２の第２入力抵抗素子６Ｒ２１と第２帰還抵抗素子６Ｒ２２との接続点と、バッファ６３の出力端子との間に対し所定電圧を設定する。

第２実施形態は、図５に示したブロック図、及び図２に示したタイミングチャート図に従って、図５に含まれ、図６に示した本発明のトラックホールド回路である。

Φ１期間では、トラックホールド回路のスイッチ６Ｓ１１及び６Ｓ２１がＯＮ、スイッチ６Ｓ１２及び６Ｓ２２がＯＦＦし、出力信号は、入力信号にトラッキングする。

Φ２期間では、トラックホールド回路のスイッチ６Ｓ１１及び６Ｓ２１がＯＦＦするため、トラック期間の最終電圧をホールドして出力する。同時にスイッチ６Ｓ１２及び６Ｓ２２がＯＮし、差動増幅器の動作点電圧を接続するため、当該期間で入力信号が遷移しても、当該回路の入力インピーダンスを入力抵抗素子６Ｒ１１及び６Ｒ２１のまま保持することができる。

（第３実施形態）
図７は、本発明の第３実施形態における、トラックホールド回路図である。差動増幅器７２と、入力抵抗素子７Ｒ１１，７Ｒ２１と、帰還抵抗素子７Ｒ１２，７Ｒ２２とで、反転差動増幅回路として構成される。

また、差動増幅器７２の第１出力端子と第１反転入力端子との間にホールドされる第１容量素子７Ｃ１が接続され、差動増幅器７２の第２出力端子と第２反転入力端子との間にホールドされる第２容量素子７Ｃ２が接続されている。そして、第１入力抵抗素子７Ｒ１１と第１帰還抵抗素子７Ｒ１２との接続点と、差動増幅器７２の第１反転入力端子との間に第１スイッチ７Ｓ１１が接続され、第２入力抵抗素子７Ｒ２１と第２帰還抵抗素子７Ｒ２２との接続点と、差動増幅器７２の第２反転入力端子との間に第２スイッチ７Ｓ２１が接続されている。本発明の第２実施形態におけるトラックホールド回路は、第１入力抵抗素子７Ｒ１１と第１帰還抵抗素子７Ｒ１２との接続点と、第２入力抵抗素子７Ｒ２１と第２帰還抵抗素子７Ｒ２２との接続点との間に、さらに第３スイッチ７Ｓ３を備えていることが特徴である。

図７のトラックホールド回路では、トラック期間で、出力端子の出力信号を入力抵抗素子７Ｒ１１、７Ｒ２１からの入力信号にトラッキングし、ホールド期間で、トラッキングした出力信号をホールドすると共に、差動増幅器７２の第１入力抵抗素子７Ｒ１１と第１帰還抵抗素子７Ｒ１２との接続点と、差動増幅器７２の第２入力抵抗素子７Ｒ２１と第２帰還抵抗素子７Ｒ２２との接続点とを接続する。

第３実施形態は、図５に示したブロック図、及び図２に示したタイミングチャート図に従って、図５に含まれ、図７に示した本発明のトラックホールド回路である。

第２実施形態との相違は、図６の中のスイッチ６Ｓ１２とスイッチ６Ｓ２２を結合して図７のスイッチ７Ｓ３とし、図６の動作点電圧のバッファ６３が削除されたことである。入力信号の差動性が保たれており、そのコモン電圧が差動増幅器の動作点電圧と等しい場合、第２実施形態に代わって、第３実施形態として本発明の技術を利用することが可能である。

本発明は、半導体集積装置に用いる、トラックホールド回路に関するものである。

１２，３２増幅器
Ｒ１，３Ｒ１入力抵抗素子
Ｒ２，３Ｒ２帰還抵抗素子
Ｓ１スイッチ
Ｃ，３Ｃ容量素子
３Ｓ１，６Ｓ１１，７Ｓ１１第１スイッチ
３Ｓ２，６Ｓ２１，７Ｓ２１第２スイッチ
４１，５１本発明のトラックホールド回路
４４，５４Ａ／Ｄコンバータ
６２，７２差動増幅器
６３バッファ
６Ｒ１１，７Ｒ１１第１入力抵抗素子
６Ｒ１２，７Ｒ１２第２入力抵抗素子
６Ｒ２１，７Ｒ２１第１帰還抵抗素子
６Ｒ２２，７Ｒ２２第２帰還抵抗素子
６Ｓ１２，７Ｓ３第３スイッチ
６Ｓ２２第４スイッチ
６Ｃ１，７Ｃ１第１容量素子
６Ｃ２，７Ｃ２第２容量素子

Claims

出力信号が入力信号にトラッキングするトラック期間と、
前記トラック期間の最終電圧をホールドするホールド期間とを有するトラックホールド回路であって、
増幅器と前記最終電圧をホールドする容量素子とを有するトラックホールド回路において、
前記ホールド期間で、前記入力信号が入力される入力抵抗素子と前記増幅器の帰還抵抗素子との接続点と、動作点電圧との間に、所定電圧を設定することを特徴とするトラックホールド回路。
前記所定電圧は動作点電圧であることを特徴とする請求項１に記載のトラックホールド回路。
前記容量素子は、前記増幅器の出力端子と前記増幅器の反転入力端子との間に接続され、
前記増幅器の入力抵抗素子と前記増幅器の帰還抵抗素子との接続点と、前記反転入力端子との間に接続された第１スイッチと、
前記入力抵抗素子と前記帰還抵抗素子との接続点と、動作点電圧との間に接続された第２スイッチと、
を有することを特徴とする請求項１又は２に記載のトラックホールド回路。
前記トラック期間で前記第１スイッチがオン状態になると共に前記第２スイッチがオフ状態になり、前記ホールド期間で前記第１スイッチがオフ状態になると共に前記第２スイッチがオン状態になることを特徴とする請求項３に記載のトラックホールド回路。
前記増幅器は、差動増幅器であり、
前記差動増幅器の第１出力端子と前記差動増幅器の第１反転入力端子との間に接続された第１容量素子と、
前記差動増幅器の第２出力端子と前記差動増幅器の第２反転入力端子との間に接続された第２容量素子と、
前記差動増幅器の第１入力抵抗素子と前記差動増幅器の第１帰還抵抗素子との接続点と、前記第１反転入力端子との間に接続された第１スイッチと、
前記差動増幅器の第２入力抵抗素子と前記差動増幅器の第２帰還抵抗素子との接続点と、前記第２反転入力端子との間に接続された第２スイッチと、
前記第１入力抵抗素子と前記第１帰還抵抗素子との接続点と、動作点電圧との間に接続された第３スイッチと、
前記第２入力抵抗素子と前記第２帰還抵抗素子との接続点と、前記動作点電圧との間に接続された第４スイッチと、
を有することを特徴とする請求項１又は２に記載のトラックホールド回路。
前記第２スイッチと前記第４スイッチの接続点と、前記動作点電圧との間に接続されたバッファを有することを特徴とする請求項５に記載のトラックホールド回路。
前記トラック期間で前記第１および前記第３スイッチがオン状態になると共に前記第２および前記第４スイッチがオフ状態になり、前記ホールド期間で前記第１および前記第３スイッチがオフ状態になると共に前記第２および前記第４スイッチがオン状態になることを特徴とする請求項５又は６に記載のトラックホールド回路。
前記増幅器は、差動増幅器であり、
前記差動増幅器の第１出力端子と前記差動増幅器の第１反転入力端子との間に接続された第１容量素子と、
前記差動増幅器の第２出力端子と前記差動増幅器の第２反転入力端子との間に接続された第２容量素子と、
前記差動増幅器の第１入力抵抗素子と前記差動増幅器の第１帰還抵抗素子との接続点と、前記第１反転入力端子との間に接続された第１スイッチと、
前記差動増幅器の第２入力抵抗素子と前記差動増幅器の第２帰還抵抗素子との接続点と、前記第２反転入力端子との間に接続された第２スイッチと、
前記第１入力抵抗素子と前記第１帰還抵抗素子との接続点と、前記第２入力抵抗素子と前記第２帰還抵抗素子との接続点との間に接続された第３スイッチと、
を有することを特徴とする請求項１又は２に記載のトラックホールド回路。
前記トラック期間で前記第１および前記第２スイッチがオン状態になると共に前記第３スイッチがオフ状態になり、前記ホールド期間で前記第１および前記第２スイッチがオフ状態になると共に前記第３スイッチがオン状態になることを特徴とする請求項８に記載のトラックホールド回路。
請求項１乃至９のいずれかに記載のトラックホールド回路と、
その後段に接続されたＡ／Ｄコンバータと、
を有することを特徴とするＡ／Ｄコンバータ装置。
前記Ａ／Ｄコンバータは、前記トラックホールド回路の前記ホールド期間で、サンプリング動作を行い、前記トラックホールド回路の前記トラック期間で、トランスファ動作を行うことを特徴とする請求項１０に記載のＡ／Ｄコンバータ装置。