JP2013531398A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013531398A5 JP2013531398A5 JP2012554996A JP2012554996A JP2013531398A5 JP 2013531398 A5 JP2013531398 A5 JP 2013531398A5 JP 2012554996 A JP2012554996 A JP 2012554996A JP 2012554996 A JP2012554996 A JP 2012554996A JP 2013531398 A5 JP2013531398 A5 JP 2013531398A5
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- nmos transistor
- circuit
- source
- cascode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims 21
- 239000003990 capacitor Substances 0.000 claims 19
- 230000000875 corresponding Effects 0.000 claims 1
- 230000003068 static Effects 0.000 claims 1
Claims (19)
- バイアス回路であって、
信号電流を受け取るために入力信号の第1の部分を受け取る第1の静電容量を有する第1のキャパシタと、
一対のカスコード接続トランジスタであって、前記第1のキャパシタが前記カスコード接続トランジスタ間のノードに結合され、前記カスコード接続トランジスタ対の第1のカスコード接続トランジスタが第1のバイアス電圧を受け取り、前記カスコード接続トランジスタ対の第2のカスコード接続トランジスタが第2のバイアス電圧を受け取る、前記カスコード接続トランジスタ対と、
を有する、前記バイアス回路、
第2の静電容量を有するスイッチド・キャパシタ回路、及び
前記バイアス回路及び前記スイッチド・キャパシタ回路に結合されるソースフォロワバッファであって、前記ソースフォロワバッファが、前記第2のバイアス電圧を受け取り、前記入力信号の第2の部分を受け取り、前記ソースフォロワバッファが第3の静電容量を有する第2のキャパシタを含み、第1の静電容量と組み合わされた前記第2及び第3の静電容量との比が少なくとも1であり、前記ソースフォロワバッファが前記信号電流をミラーする、前記ソースフォロワバッファ、
を含む、装置。 - 請求項1に記載の装置であって、
前記ソースフォロワバッファが、各々が前記バイアス回路に結合され、各々が前記入力信号の前記第2の部分を受け取る、複数のソースフォロワバッファを更に含む、装置。 - 請求項1に記載の装置であって、
前記第1のカスコード接続トランジスタが、そのゲートで前記第1のバイアス電圧を受け取る第1のNMOSトランジスタを更に含み、前記第2のカスコード接続トランジスタが、そのドレインで前記第1のNMOSトランジスタのソースに及びそのゲートで前記第1のNMOSトランジスタのドレインに結合される第2のNMOSトランジスタであり、前記第1のキャパシタが前記第2のNMOSトランジスタのドレインに結合される、装置。 - 請求項3に記載の装置であって、
前記バイアス回路が、前記第1のNMOSトランジスタのドレインに結合される電流源を更に含む、装置。 - 請求項4に記載の装置であって、
前記ソースフォロワバッファが、
そのゲートで前記入力信号の前記第2の部分を受け取り、そのソースで前記第2のキャパシタに結合される第3のNMOSトランジスタ、及び
そのゲートで前記第2のNMOSトランジスタのゲートに結合され、そのドレインで前記第3のNMOSトランジスタのソースに結合される第4のNMOSトランジスタ、
を更に含む、装置。 - 請求項5に記載の装置であって、
前記第3のNMOSトランジスタの本体が前記第2のキャパシタに結合される、装置。 - 請求項6に記載の装置であって、
前記比が10:1である、装置。 - 請求項1に記載の装置であって、
前記スイッチド・キャパシタ回路がサンプルアンドホールド(S/H)回路である、装置。 - バイアス回路であって、
信号電流を受け取るために入力信号の第1の部分を受け取る第1の静電容量を有する第1のキャパシタと、
一対のカスコード接続トランジスタであって、前記第1のキャパシタが、前記カスコード接続トランジスタ間のノードに結合され、前記カスコード接続トランジスタ対の第1のカスコード接続トランジスタが第1のバイアス電圧を受け取り、前記カスコード接続トランジスタ対の第2のカスコード接続トランジスタが第2のバイアス電圧を受け取る、前記カスコード接続トランジスタ対と、
を有する、前記バイアス回路、
前記第2のバイアス電圧を受け取るために前記バイアス回路に結合され、前記入力信号の第2の部分を受け取るソースフォロワバッファであって、第2の静電容量を有する第2のキャパシタを含み、前記信号電流をミラーする、前記ソースフォロワバッファ、
第3の静電容量を有する前記ソースフォロワバッファに結合されるS/H回路であって、第1の静電容量と組み合わされた前記第2及び第3の静電容量との比が少なくとも1である、前記S/H回路、
前記S/H回路に結合されるアナログ・デジタル・コンバータ(ADC)パイプライン、及び
前記S/H回路及び前記ADCパイプラインに結合されるクロック回路、
を含む、装置。 - 請求項9に記載の装置であって、
前記ソースフォロワバッファが、各々が前記バイアス回路に結合され、各々が前記入力信号の前記第2の部分を受け取る複数のソースフォロワバッファを更に含み、前記S/H回路が、各々が前記ソースフォロワバッファの少なくとも1つに結合される複数のS/H回路を更に含み、前記ADCパイプラインが、各々が前記S/H回路の少なくとも1つに結合される複数のADCパイプラインを更に含む、装置。 - 請求項10に記載の装置であって、
前記装置が、各ADCパイプラインに結合されるマルチプレクサを更に含む、装置。 - 請求項9に記載の装置であって、
前記第1のカスコード接続トランジスタが、そのゲートで前記第1のバイアス電圧を受け取る第1のNMOSトランジスタを更に含み、前記第2のカスコード接続トランジスタが、そのドレインで前記第1のNMOSトランジスタのソースに及びそのゲートで前記第1のNMOSトランジスタのドレインに結合される第2のNMOSトランジスタであり、前記第1のキャパシタが前記第2のNMOSトランジスタのドレインに結合される、装置。 - 請求項12に記載の装置であって、
前記バイアス回路が、前記第1のNMOSトランジスタのドレインに結合される電流源を更に含む、装置。 - 請求項13に記載の装置であって、
前記ソースフォロワバッファが、
そのゲートで前記入力信号の前記第2の部分を受け取り、そのソースで前記第2のキャパシタに結合される第3のNMOSトランジスタ、及び
そのゲートで前記第2のNMOSトランジスタのゲートに結合され、そのドレインで前記第3のNMOSトランジスタのソースに結合される第4のNMOSトランジスタ、
を更に含む、装置。 - 請求項14に記載の装置であって、
前記第3のNMOSトランジスタのボディが前記第2のキャパシタに結合される、装置。 - 請求項15に記載の装置であって、
前記比が10:1である、装置。 - バイアス回路であって、
電流源と、
そのドレインで前記電流源に結合され、そのゲートでバイアス電圧を受け取る第1のNMOSトランジスタと、
そのドレインで前記第1のNMOSトランジスタのソースに結合され、そのゲートで前記第1のNMOSトランジスタのドレインに結合される第2のNMOSトランジスタと、
信号電流を受け取るために入力信号の第1の部分を受け取り、前記第2のNMOSトランジスタのドレインに結合される第1の静電容量を有する第1のキャパシタと、
を有する、前記バイアス回路、
複数のソースフォロワバッファであって、各ソースフォロワバッファが、
そのゲートで前記入力信号の第2の部分を受け取る第3のNMOSトランジスタと、
そのドレインで前記第3のNMOSトランジスタのソースに結合され、そのゲートで前記第2のNMOSトランジスタのゲートに結合される第4のNMOSトランジスタと、
前記第3のNMOSキャパシタのソースに結合される第2の静電容量を有する第2のキャパシタと、
を含む、前記複数のソースフォロワバッファ、
複数のS/H回路であって、各S/H回路が、その第3のNMOSトランジスタのソースで前記ソースフォロワバッファの少なくとも1つに結合され、各S/H回路が第3の静電容量を有し、各S/H回路及びその対応するソースフォロワバッファの、第1の静電容量と組み合わされた前記第2及び第3の静電容量との比が少なくとも1であり、前記ソースフォロワバッファが前記信号電流をミラーする、前記複数のS/H回路、
各ADCパイプラインが前記S/H回路の少なくとも1つに結合される、複数のADCパイプライン、
各ADCパイプラインに結合されるマルチプレクサ、及び
各S/H回路及び各ADCパイプラインに結合されるクロック回路、
を含む、装置。 - 請求項17に記さの装置であって、
前記第3のNMOSトランジスタのボディが前記第2のキャパシタに結合される、装置。 - 請求項18に記載の装置であって、
前記比が各々10:1である、装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN482CH2010 | 2010-02-24 | ||
IN482/CHE/2010 | 2010-02-24 | ||
US12/763,945 US8581634B2 (en) | 2010-02-24 | 2010-04-20 | Source follower input buffer |
US12/763,945 | 2010-04-20 | ||
PCT/US2010/061823 WO2011106071A2 (en) | 2010-02-24 | 2010-12-22 | Source follower input buffer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013531398A JP2013531398A (ja) | 2013-08-01 |
JP2013531398A5 true JP2013531398A5 (ja) | 2014-02-06 |
JP5911434B2 JP5911434B2 (ja) | 2016-04-27 |
Family
ID=44475999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554996A Active JP5911434B2 (ja) | 2010-02-24 | 2010-12-22 | ソースフォロワ入力バッファ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8581634B2 (ja) |
JP (1) | JP5911434B2 (ja) |
CN (1) | CN102771052B (ja) |
WO (1) | WO2011106071A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5836493B2 (ja) * | 2012-09-07 | 2015-12-24 | 株式会社日立製作所 | インターリーブa/d変換器 |
CN102931972B (zh) | 2012-11-14 | 2014-12-24 | 中国电子科技集团公司第二十四研究所 | Cmos输入缓冲器 |
CN103888127A (zh) * | 2014-03-28 | 2014-06-25 | 中国电子科技集团公司第二十四研究所 | 提高线性度的输入缓冲器 |
CN104393865B (zh) * | 2014-08-07 | 2017-07-18 | 杭州硅星科技有限公司 | 一种快速启动数字输出缓冲器及其控制方法 |
CN105071806B (zh) * | 2015-08-28 | 2019-01-15 | 西安启微迭仪半导体科技有限公司 | 应用于高速模数转换器的高线性度输入信号缓冲器 |
US10056898B2 (en) | 2015-09-30 | 2018-08-21 | Mediatek Inc. | Input stage of chip and method for controlling source driver of chip |
TW202305888A (zh) | 2016-09-12 | 2023-02-01 | 美商美國亞德諾半導體公司 | 自舉式切換電路 |
US10250250B2 (en) | 2016-09-12 | 2019-04-02 | Analog Devices, Inc. | Bootstrapped switching circuit |
CN108023573B (zh) * | 2016-11-04 | 2021-07-27 | 矽统科技股份有限公司 | 感测装置 |
CN106788393B (zh) * | 2017-03-15 | 2023-04-28 | 浙江集速合芯科技有限公司 | 一种增强电压缓冲器线性度的电路 |
US10404265B1 (en) * | 2018-08-30 | 2019-09-03 | Xilinx, Inc. | Current-mode feedback source follower with enhanced linearity |
CN112260681B (zh) * | 2020-10-26 | 2022-04-15 | 成都华微电子科技股份有限公司 | 高频高线性输入缓冲器和高频高线性输入缓冲器差分电路 |
US11750166B2 (en) * | 2021-01-13 | 2023-09-05 | Marvell Asia Pte. Ltd. | Method and device for high bandwidth receiver for high baud-rate communications |
US11309904B1 (en) | 2021-02-24 | 2022-04-19 | Marvell Asia Pte Ltd. | Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems |
CN115589225A (zh) * | 2021-07-05 | 2023-01-10 | 长鑫存储技术有限公司 | 输入缓冲电路以及半导体存储器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099245A (en) * | 1977-05-05 | 1978-07-04 | Lockheed Electronics Co., Inc. | Transducer signalling apparatus |
US4634993A (en) | 1985-08-23 | 1987-01-06 | Burr-Brown Corporation | High gain, low drift operational amplifier for sample and hold circuit |
JP2848324B2 (ja) * | 1996-03-28 | 1999-01-20 | 日本電気株式会社 | ソースフォロア回路 |
US5872469A (en) | 1996-04-05 | 1999-02-16 | Analog Devices, Inc. | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge |
US5764175A (en) | 1996-09-24 | 1998-06-09 | Linear Technology Corporation | Dual resolution circuitry for an analog-to-digital converter |
US6255865B1 (en) | 1999-11-03 | 2001-07-03 | Nanopower Technologies Inc. | Track-and-hold circuit |
JPH11177352A (ja) * | 1997-10-07 | 1999-07-02 | Sony Corp | オフセット補正回路 |
JP3470797B2 (ja) | 2000-06-12 | 2003-11-25 | 富士通カンタムデバイス株式会社 | バッファ回路 |
US6400301B1 (en) * | 2000-09-07 | 2002-06-04 | Texas Instruments Incorporated | amplifying signals in switched capacitor environments |
JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
KR100693819B1 (ko) | 2005-07-14 | 2007-03-12 | 삼성전자주식회사 | 트랙 앤 홀드 회로 및 트랙 앤 홀드 방법 |
EP1821313A1 (en) | 2006-02-17 | 2007-08-22 | Sicon Semiconductor AB | Track and hold circuit |
US7804328B2 (en) * | 2008-06-23 | 2010-09-28 | Texas Instruments Incorporated | Source/emitter follower buffer driving a switching load and having improved linearity |
CN101594139A (zh) * | 2009-06-22 | 2009-12-02 | 中国科学院微电子研究所 | 一种基于源极跟随器的缓冲器 |
-
2010
- 2010-04-20 US US12/763,945 patent/US8581634B2/en active Active
- 2010-12-22 CN CN201080064612.7A patent/CN102771052B/zh active Active
- 2010-12-22 JP JP2012554996A patent/JP5911434B2/ja active Active
- 2010-12-22 WO PCT/US2010/061823 patent/WO2011106071A2/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013531398A5 (ja) | ||
JP5911434B2 (ja) | ソースフォロワ入力バッファ | |
JP2008067107A5 (ja) | ||
US8686888B2 (en) | Complementary switched capacitor amplifier for pipelined ADCs and other applications | |
JP5937229B2 (ja) | 低電力高速デジタル受信器 | |
JP2012256012A5 (ja) | 半導体装置 | |
JP2016517607A5 (ja) | ||
JP2017121053A5 (ja) | 回路 | |
JP2009152944A5 (ja) | ||
WO2016206123A1 (zh) | 一种cmos主从式采样保持电路 | |
JP2014511619A5 (ja) | ||
JP2010028379A5 (ja) | ||
JP2015032943A5 (ja) | ||
JP2010098590A5 (ja) | ||
JP2013538535A5 (ja) | ||
ATE527756T1 (de) | Doppel-rest-pipeline-ad-umsetzer | |
JP2016208116A5 (ja) | 撮像装置 | |
JP2008187642A5 (ja) | ||
US7683677B2 (en) | Sample-and-hold amplification circuits | |
JP2011071752A5 (ja) | ||
CN107005246B (zh) | 用于模拟输入缓冲器的负载电流补偿 | |
US8988146B1 (en) | Voltage amplifier for capacitive sensing devices using very high impedance | |
JP4498398B2 (ja) | 比較器及びこれを用いたアナログ−デジタル変換器 | |
JP2014158261A5 (ja) | ||
US9792873B2 (en) | Liquid crystal display panel and liquid crystal display device with low manufacturing cost |