JP5639123B2 - シングル差動変換回路 - Google Patents

Description

本発明は、シングル入力信号を差動出力信号に変換するシングル差動変換回路に関する。

シングル入力信号を差動出力信号に変換するシングル差動変換回路は、例えば特許文献１に示すような計装増幅回路（インスツルメンテーション・アンプ、Instrumentation amplifier）などに使われている。
図３は、従来のシングル差動変換回路の構成を示す回路図である。図３に示すように、従来のシングル差動変換回路１００は、２個の演算増幅器１１０，１２０と、３個の抵抗素子１３１，１３２，１３３と、から構成されている。
演算増幅器１１０は、非反転入力端子にシングル入力信号Ｖｉｎが入力され、反転入力端子と出力端子との間に抵抗素子１３１（抵抗値Ｒ１）が接続され、出力端子から一方の差動出力信号Ｖｐが出力される。演算増幅器１２０は、非反転入力端子が接地され、反転入力端子と出力端子との間に抵抗素子１３３（抵抗値Ｒ３）が接続され、出力端子から他方の差動出力信号Ｖｎが出力される。演算増幅器１１０の反転入力端子と演算増幅器１２０の反転入力端子との間には、抵抗素子１３２（抵抗値Ｒ２）が接続されている。

演算増幅器１１０の反転入力端子の電圧は、非反転入力端子のシングル入力信号Ｖｉｎが仮想的短絡した電圧であり、演算増幅器１２０の反転入力端子の電圧は、非反転入力端子の接地電位が仮想的短絡した電圧なので、演算増幅器１１０の反転入力端子と演算増幅器１２０の反転入力端子との間に流れる電流Ｉ１は、Ｉ１＝Ｖｉｎ／Ｒ２となる。差動出力信号Ｖｐの電圧は、Ｖｐ＝Ｖｉｎ＋Ｉ１×Ｒ１＝Ｖｉｎ＋（Ｖｉｎ／Ｒ２）×Ｒ１＝Ｖｉｎ×（Ｒ１＋Ｒ２）／Ｒ２であり、差動出力信号Ｖｎの電圧は、Ｖｎ＝−Ｉ１×Ｒ３＝−Ｖｉｎ×Ｒ３／Ｒ２である。
差動出力信号Ｖｐと差動出力信号Ｖｎとが互いに反転した信号（Ｖｐ＝−Ｖｎ）となるためには、抵抗値Ｒ１，Ｒ２，Ｒ３が（Ｒ１＋Ｒ２）／Ｒ２＝Ｒ３／Ｒ２、すなわちＲ３＝Ｒ１＋Ｒ２となるように設定すればよい。

ところで、従来のシングル差動変換回路１００では、シングル入力信号Ｖｉｎとして扱える信号レベルはシングル差動変換回路１００に供給される電源電圧で決まるため、シングル入力信号Ｖｉｎをレベルシフトする必要がある。特に、演算増幅器１１０，１２０及び抵抗素子１３１，１３２，１３３が同一の半導体基板上に集積化されＬＳＩ化されている場合には、外部からどのような信号レベルのシングル入力信号Ｖｉｎでも対応できるようにしておく必要がある。

この問題を解決するために、例えば図４に示すような基準電圧Ｖｃｏｍに基づきレベルシフトが可能なシングル差動変換回路２００を構成することができる。シングル差動変換回路２００は、シングル入力信号Ｖｉｎと演算増幅器１１０の非反転入力端子との間にコンデンサ１４０を接続し、演算増幅器１１０の非反転入力端子と演算増幅器１２０の非反転入力端子との間に抵抗素子１３４とコモンバッファアンプ１５０とが直列に接続されている。

特開昭５９−１８８５１６号公報（図１）

しかしながら、従来の方法では、コモンバッファアンプ１５０を追加するため、コモンバッファアンプ１５０を構成する素子の分だけチップサイズが増加し、さらに消費電力も増加してしまうという課題がある。

本発明は、上述の課題を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

上述した課題を解決するために、本発明のある態様によるシングル差動変換回路は、シングル入力信号を、互いに反転した第１の出力信号と第２の出力信号に変換するシングル差動変換回路であり、非反転入力端子にシングル入力信号が入力され出力端子から前記第１の出力信号が出力される第１の演算増幅器と、非反転入力端子に基準信号が入力され出力端子から前記第２の出力信号を出力する第２の演算増幅器と、前記第１の演算増幅器の反転入力端子と出力端子との間に接続された第１の抵抗素子と、前記第１の演算増幅器の反転入力端子と前記第２の演算増幅器の反転入力端子との間に接続された第２の抵抗素子と、前記第２の演算増幅器の反転入力端子と出力端子との間に接続された第３の抵抗素子と、前記第１の演算増幅器の非反転入力端子と前記第２の演算増幅器の反転入力端子との間に接続された第４の抵抗素子と、を含む、ことを特徴とする。

この構成によれば、コモンバッファアンプを追加することなくレベルシフトが可能なシングル差動変換回路を実現できるので、チップサイズを抑え、さらに消費電力を抑えることができる。
上述した課題を解決するために、本発明の他の態様によるシングル差動変換回路は、前記第１の抵抗素子の抵抗値Ｒ１と前記第２の抵抗素子の抵抗値Ｒ２と前記第３の抵抗素子の抵抗値Ｒ３と前記第４の抵抗素子の抵抗値Ｒ４とを、Ｒ３＝（Ｒ１＋Ｒ２）×Ｒ４／（Ｒ２＋Ｒ４）の関係を満たすようにしたことを特徴とする。

この構成によれば、第１の差動出力信号と第２の差動出力信号とを互いに反転した信号として出力することができ、コモンバッファアンプを追加することなくレベルシフトが可能なシングル差動変換回路を実現できるので、チップサイズを抑え、さらに消費電力を抑えることができる。
上述した課題を解決するために、本発明の他の態様によるシングル差動変換回路は、前記シングル入力信号はコンデンサを介して前記第１の演算増幅器の非反転入力端子に入力されることを特徴とする。

上述した課題を解決するために、本発明の他の態様によるシングル差動変換回路は、前記第１の演算増幅器、前記第２の演算増幅器、前記第１の抵抗素子、前記第２の抵抗素子、前記第３の抵抗素子及び前記第４の抵抗素子が同一の半導体基板上に集積化されていることを特徴とする。

本発明によれば、第１の差動出力信号と第２の差動出力信号とを互いに反転した信号として出力することができ、コモンバッファアンプを追加することなくレベルシフトが可能なシングル差動変換回路を実現できるので、チップサイズを抑え、さらに消費電力を抑えることができる。

本発明の第１の実施形態に係るシングル差動変換回路の構成を示す回路図である。 本発明の第１の実施形態に係るシングル差動変換回路の動作を示す波形図である。 従来のシングル差動変換回路の構成を示す回路図である。 従来のレベルシフトが可能なシングル差動変換回路の構成を示す回路図である。

以下、シングル差動変換回路の実施形態について図面に従って説明する。以下に参照する各図において、他の図と同等部分は同一符号を付して説明する。

（第１の実施形態）
先ず、第１の実施形態に係るシングル差動変換回路の構成について、図１を参照して説明する。図１は、第１の実施形態に係るシングル差動変換回路の構成を示す回路図である。
図１に示すように、シングル差動変換回路１は、第１の演算増幅器１１０と、第２の演算増幅器１２０と、第１の抵抗素子１３１と、第２の抵抗素子１３２と、第３の抵抗素子１３３と、第４の抵抗素子１３４と、コンデンサ１４０と、を備えており、シングル入力信号Ｖｉｎと基準信号Ｖｃｏｍに基づき第１の差動出力信号Ｖｐと第２の差動出力信号Ｖｎを出力する。

シングル入力信号Ｖｉｎは、コンデンサ１４０を介して第１の演算増幅器１１０の非反転入力端子に入力される。基準信号Ｖｃｏｍは、第２の演算増幅器１２０の非反転入力端子に入力される。第１の抵抗素子１３１は、第１の演算増幅器１１０の反転入力端子と出力端子との間に接続されている。第２の抵抗素子１３２は、第１の演算増幅器１１０の反転入力端子と第２の演算増幅器１２０の反転入力端子との間に接続されている。第３の抵抗素子１３３は、第２の演算増幅器１２０の反転入力端子と出力端子との間に接続されている。第４の抵抗素子１３４は、第１の演算増幅器１１０の非反転入力端子と第２の演算増幅器１２０の反転入力端子との間に接続されている。第１の差動出力信号Ｖｐは、第１の演算増幅器１１０の出力端子から出力される。第２の差動出力信号Ｖｎは、第２の演算増幅器１２０の出力端子から出力される。

演算増幅器１１０の反転入力端子の電圧は、非反転入力端子のシングル入力信号Ｖｉｎが仮想的短絡した電圧であり、演算増幅器１２０の反転入力端子の電圧は、非反転入力端子の基準信号Ｖｃｏｍが仮想的短絡した電圧である。演算増幅器１１０の反転入力端子と演算増幅器１２０の反転入力端子との間に流れる電流Ｉ１は、Ｉ１＝（Ｖｉｎ−Ｖｃｏｍ）／Ｒ２となる。演算増幅器１１０の非反転入力端子と演算増幅器１２０の反転入力端子との間に流れる電流Ｉ２は、Ｉ２＝（Ｖｉｎ−Ｖｃｏｍ）／Ｒ４なる。
ここで、説明の簡略化のために基準信号Ｖｃｏｍの電位を０Ｖとすると、電流Ｉ１はＩ１＝Ｖｉｎ／Ｒ２、電流Ｉ２はＩ２＝Ｖｉｎ／Ｒ４となる。

第１の差動出力信号Ｖｐの電圧は、Ｖｐ＝Ｖｉｎ＋Ｉ１×Ｒ１＝Ｖｉｎ＋（Ｖｉｎ／Ｒ２）×Ｒ１＝Ｖｉｎ×（Ｒ１＋Ｒ２）／Ｒ２であり、第２の差動出力信号Ｖｎの電圧は、Ｖｎ＝−（Ｉ１＋Ｉ２）×Ｒ３＝−（Ｖｉｎ／Ｒ２＋Ｖｉｎ／Ｒ４）×Ｒ３＝−Ｖｉｎ×（（Ｒ２＋Ｒ４）／（Ｒ２×Ｒ４））×Ｒ３である。
第１の差動出力信号Ｖｐと第２の差動出力信号Ｖｎとが互いに反転した信号（Ｖｐ＝−Ｖｎ）となるためには、抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４が（Ｒ１＋Ｒ２）／Ｒ２＝（（Ｒ２＋Ｒ４）／（Ｒ２×Ｒ４））×Ｒ３、すなわちＲ３＝（Ｒ１＋Ｒ２）×Ｒ４／（Ｒ２＋Ｒ４）となるように設定すればよい。

次に、第１の実施形態に係るシングル差動変換回路の動作について、図２を参照して説明する。図２は、第１の実施形態に係るシングル差動変換回路の動作を示す波形図である。
図２は、一例として、シングル差動変換回路１のコンデンサ１４０の容量を１μＦ、抵抗素子１３１〜１３４の抵抗値をＲ１＝Ｒ２＝1０ｋΩ、Ｒ４＝１００ｋΩ、Ｒ３＝（1０ｋ＋1０ｋ）×１００ｋ／（1０ｋ＋１００ｋ）≒１８．１８１８ｋΩ、とし、シングル入力信号Ｖｉｎに０±０．１Ｖの正弦波を入力し、基準信号Ｖｃｏｍの電位を０Ｖに設定した場合である。

時点ｔ１で、シングル入力信号Ｖｉｎが０．１Ｖに達すると、電流Ｉ１＝０．１／１０ｋ＝１０μＡ、電流Ｉ２＝０．１／１００ｋ＝１μＡとなり、第１の差動出力信号Ｖｐ＝（０．１＋１０μ×１０ｋ）Ｖ＝０．２Ｖ、第２の差動出力信号Ｖｎ＝−（１０μ＋１μ）×（１８．１８１８ｋ）≒−０．２Ｖとなる。

次に、時点ｔ３で、シングル入力信号Ｖｉｎが−０．１Ｖに達すると、電流Ｉ１＝−０．１／１０ｋ＝−１０μＡ、電流Ｉ２＝−０．１／１００ｋ＝−１μＡとなり、第１の差動出力信号Ｖｐ＝（−０．１−１０μ×１０ｋ）Ｖ＝−０．２Ｖ、第２の差動出力信号Ｖｎ＝−（−１０μ−１μ）×（１８．１８１８ｋ）≒０．２Ｖとなる。

以上に述べた本実施形態によれば、以下の効果が得られる。

本実施形態では、第１の差動出力信号Ｖｐと第２の差動出力信号Ｖｎとを互いに反転した信号（Ｖｐ＝−Ｖｎ）として出力することができ、コモンバッファアンプを追加することなくレベルシフトが可能なシングル差動変換回路１を実現できるので、チップサイズを抑え、さらに消費電力を抑えることができる。

１ シングル差動変換回路
１００ シングル差動変換回路
１１０ 第１の演算増幅器
１２０ 第２の演算増幅器
１３１ 第１の抵抗素子
１３２ 第２の抵抗素子
１３３ 第３の抵抗素子
１３４ 第４の抵抗素子
１４０ コンデンサ
１５０ コモンバッファアンプ
２００ シングル差動変換回路

Claims (4)

1. シングル入力信号を、互いに反転した第１の出力信号と第２の出力信号に変換するシングル差動変換回路であり、
   非反転入力端子に前記シングル入力信号が入力され出力端子から前記第１の出力信号が出力される第１の演算増幅器と、
   非反転入力端子に基準信号が入力され出力端子から前記第２の出力信号を出力する第２の演算増幅器と、
   前記第１の演算増幅器の反転入力端子と出力端子との間に接続された第１の抵抗素子と、
   前記第１の演算増幅器の反転入力端子と前記第２の演算増幅器の反転入力端子との間に接続された第２の抵抗素子と、
   前記第２の演算増幅器の反転入力端子と出力端子との間に接続された第３の抵抗素子と、
   前記第１の演算増幅器の非反転入力端子と前記第２の演算増幅器の反転入力端子との間に接続された第４の抵抗素子と、
   を含む、
   ことを特徴とするシングル差動変換回路。
2. 請求項１に記載のシングル差動変換回路において、前記第１の抵抗素子の抵抗値Ｒ１と前記第２の抵抗素子の抵抗値Ｒ２と前記第３の抵抗素子の抵抗値Ｒ３と前記第４の抵抗素子の抵抗値Ｒ４とを、Ｒ３＝（Ｒ１＋Ｒ２）×Ｒ４／（Ｒ２＋Ｒ４）の関係を満たすようにしたことを特徴とするシングル差動変換回路。
3. 請求項１または２に記載のシングル差動変換回路において、前記シングル入力信号はコンデンサを介して前記第１の演算増幅器の非反転入力端子に入力されることを特徴とするシングル差動変換回路。
4. 請求項１から３のいずれか一項に記載のシングル差動変換回路において、前記第１の演算増幅器、前記第２の演算増幅器、前記第１の抵抗素子、前記第２の抵抗素子、前記第３の抵抗素子及び前記第４の抵抗素子が同一の半導体基板上に集積化されていることを特徴とするシングル差動変換回路。

Images