JP2010193259A - 高電圧出力型増幅器 - Google Patents
高電圧出力型増幅器 Download PDFInfo
- Publication number
- JP2010193259A JP2010193259A JP2009036451A JP2009036451A JP2010193259A JP 2010193259 A JP2010193259 A JP 2010193259A JP 2009036451 A JP2009036451 A JP 2009036451A JP 2009036451 A JP2009036451 A JP 2009036451A JP 2010193259 A JP2010193259 A JP 2010193259A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- operational amplifier
- amplifier
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】市販のオペアンプの定格電源電圧に制約されることなく所望の高電圧を出力可能とした、構成簡単で低価格化が可能な高電圧出力型増幅器を提供する。
【解決手段】一定周期で正負に変化する入力信号を、両電源方式のオペアンプA4を用いて増幅する増幅器において、オペアンプA4の正電源電圧に前記入力信号を加算した電圧を擬似的正電源電圧として正電源端子PVに供給するためのアンプA5、コンデンサC1、ダイオードD1からなる正電源供給手段と、前記オペアンプの負電源電圧に前記入力信号を加算した電圧を擬似的負電源電圧として前記オペアンプの負電源端子NVに供給するためのアンプA6、コンデンサC2、ダイオードD2からなる負電源供給手段と、を備え、前記入力信号と同相であるオペアンプA4の出力電圧の正負の振幅を、擬似的正電源電圧の最大値と擬似的負電源電圧の最大値とによって制限される範囲内の値とする。
【選択図】図3
【解決手段】一定周期で正負に変化する入力信号を、両電源方式のオペアンプA4を用いて増幅する増幅器において、オペアンプA4の正電源電圧に前記入力信号を加算した電圧を擬似的正電源電圧として正電源端子PVに供給するためのアンプA5、コンデンサC1、ダイオードD1からなる正電源供給手段と、前記オペアンプの負電源電圧に前記入力信号を加算した電圧を擬似的負電源電圧として前記オペアンプの負電源端子NVに供給するためのアンプA6、コンデンサC2、ダイオードD2からなる負電源供給手段と、を備え、前記入力信号と同相であるオペアンプA4の出力電圧の正負の振幅を、擬似的正電源電圧の最大値と擬似的負電源電圧の最大値とによって制限される範囲内の値とする。
【選択図】図3
Description
本発明は、オペアンプを用いた増幅器に関し、詳しくは、市販のオペアンプの定格電源電圧の制約を受けずに所望の出力電圧を得ることができる高電圧出力型増幅器に関するものである。
ピエゾ素子(圧電素子)等の容量性デバイスに対しては、通常、高電圧を出力可能な電源装置が使用されている。
オペアンプを用いて電源装置を構成する場合、周知のように、オペアンプの出力電圧はオペアンプ自身の電源電圧によって制約を受ける。すなわち、市販の両電源方式のオペアンプは、定格電源電圧が例えば±12[V],±15[V]等であり、高電圧仕様のものでも最大で±24[V]程度に過ぎない。従って、電源電圧が大きいオペアンプを用いて高電圧を出力させるには限界があるので、専用の電源装置を使用せざるを得ない状況である。
このため、オペアンプの定格電源電圧以上の電圧を出力可能な電源装置として、従来から種々の回路構成が提供されている。
オペアンプを用いて電源装置を構成する場合、周知のように、オペアンプの出力電圧はオペアンプ自身の電源電圧によって制約を受ける。すなわち、市販の両電源方式のオペアンプは、定格電源電圧が例えば±12[V],±15[V]等であり、高電圧仕様のものでも最大で±24[V]程度に過ぎない。従って、電源電圧が大きいオペアンプを用いて高電圧を出力させるには限界があるので、専用の電源装置を使用せざるを得ない状況である。
このため、オペアンプの定格電源電圧以上の電圧を出力可能な電源装置として、従来から種々の回路構成が提供されている。
例えば、特許文献1には、2個のMOSFETからなる出力段のプッシュプル回路と、これらのMOSFETを通過する電流が一定値になるように可変電流源を制御するためのオペアンプ及びトランジスタ等からなる電流フィードバック回路とを備え、各MOSFETの特性にバラツキがあっても高電圧大電流を安定的に出力可能にしたピエゾ素子制御装置が記載されている。
また、特許文献2には、オペアンプのフィードバックループ内にコンデンサ、抵抗及びインダクタからなる発振回路を接続し、写真用フラッシュユニットやイグナイタ回路として電源電圧の何十倍もの交流電圧を出力可能としたトランスレス型高電圧発生回路が記載されている。
更に、特許文献3には、圧電アクチュエータ等の容量性負荷を駆動する電力利得増幅器の前段にオペアンプを接続し、そのフィードバックループ内に、負荷の非線形応答特性を補償するコンデンサを挿入した低圧入力高圧出力の前置増幅器が記載されている。
また、特許文献2には、オペアンプのフィードバックループ内にコンデンサ、抵抗及びインダクタからなる発振回路を接続し、写真用フラッシュユニットやイグナイタ回路として電源電圧の何十倍もの交流電圧を出力可能としたトランスレス型高電圧発生回路が記載されている。
更に、特許文献3には、圧電アクチュエータ等の容量性負荷を駆動する電力利得増幅器の前段にオペアンプを接続し、そのフィードバックループ内に、負荷の非線形応答特性を補償するコンデンサを挿入した低圧入力高圧出力の前置増幅器が記載されている。
なお、特許文献4には、液晶表示装置のサンプリングスイッチ駆動用のオペアンプからなる出力バッファ回路において、入力信号の電位の変化に応じてオペアンプの正電源電位、負電源電位を変化させることにより、入力信号電位の全範囲をカバーできるような電源電圧の供給を不要とし、消費電力の節減を図ったオペアンプの駆動装置が開示されている。
特許文献1に記載された従来技術では、プッシュプル回路を2個のパワーMOSFETにより構成し、その電源電圧も高圧であるため、回路素子として高耐圧性が要求されると共に、電源回路や装置全体が大型化してコスト高になるという問題がある。また、特許文献2に記載された従来技術では、フィードバック回路の発振条件を満たすような所定の回路定数を有する素子の選定が困難である。
特許文献3に記載された従来技術は、電源装置全体としては電力利得増幅器と前置増幅器とが必要であり、回路構成が複雑であるという問題がある。
特許文献3に記載された従来技術は、電源装置全体としては電力利得増幅器と前置増幅器とが必要であり、回路構成が複雑であるという問題がある。
なお、特許文献4に記載された従来技術は、主としてデータ信号線の出力バッファ回路に用いられるオペアンプを対象としており、例えばオペアンプから負荷に交流高電圧を供給するような用途の高電圧出力型増幅器にそのまま適用することはできない。
そこで、本発明の解決課題は、市販のオペアンプの定格電源電圧に制約されることなく所望の高電圧を出力可能とした、構成簡単で低価格化、小型化が可能な高電圧出力型増幅器を提供することにある。
上記課題を解決するため、請求項1に係る高電圧出力型増幅器は、一定周期で正負に変化する入力信号を、両電源方式のオペアンプを用いて増幅する増幅器において、
前記オペアンプの正電源電圧に、前記入力信号に相当する電圧を加算して擬似的正電源電圧を生成し、この擬似的正電源電圧を前記オペアンプの正電源端子に供給する正電源供給手段と、
前記オペアンプの負電源電圧に、前記入力信号に相当する電圧を加算して擬似的負電源電圧を生成し、この擬似的負電源電圧を前記オペアンプの負電源端子に供給する負電源供給手段と、を備え、
前記入力信号と同相である前記オペアンプの出力電圧の正負の振幅を、前記擬似的正電源電圧の最大値と前記擬似的負電源電圧の最大値とによって制限される範囲内の値としたものである。
前記オペアンプの正電源電圧に、前記入力信号に相当する電圧を加算して擬似的正電源電圧を生成し、この擬似的正電源電圧を前記オペアンプの正電源端子に供給する正電源供給手段と、
前記オペアンプの負電源電圧に、前記入力信号に相当する電圧を加算して擬似的負電源電圧を生成し、この擬似的負電源電圧を前記オペアンプの負電源端子に供給する負電源供給手段と、を備え、
前記入力信号と同相である前記オペアンプの出力電圧の正負の振幅を、前記擬似的正電源電圧の最大値と前記擬似的負電源電圧の最大値とによって制限される範囲内の値としたものである。
請求項2に係る高電圧出力型増幅器は、請求項1に記載した高電圧出力型増幅器において、
前記正電源供給手段は、
前記入力信号とは逆極性の電圧を出力する電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの正電源端子に接続された第1のコンデンサと、この第1のコンデンサにカソードが接続され、アノードが前記オペアンプの正電源に接続された第1のダイオードと、を備え、
前記負電源供給手段は、
前記電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの負電源端子に接続された第2のコンデンサと、この第2のコンデンサにアノードが接続され、カソードが前記オペアンプの負電源に接続された第2のダイオードと、を備えたものである。
前記正電源供給手段は、
前記入力信号とは逆極性の電圧を出力する電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの正電源端子に接続された第1のコンデンサと、この第1のコンデンサにカソードが接続され、アノードが前記オペアンプの正電源に接続された第1のダイオードと、を備え、
前記負電源供給手段は、
前記電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの負電源端子に接続された第2のコンデンサと、この第2のコンデンサにアノードが接続され、カソードが前記オペアンプの負電源に接続された第2のダイオードと、を備えたものである。
本発明においては、オペアンプの正負の定格電源電圧を入力信号に相当する電圧により増減させて擬似的な正負電源電圧を生成する。この擬似的な正負電源電圧は、常に正負の定格電源電圧の電位差を保ちながら変化するため、オペアンプに過大な電源電圧が印加されるおそれはなく、定格電源電圧を超える振幅の電圧であってもその振幅が擬似的な正負電源電圧を超えない限り、オペアンプから出力させることができる。
また、本発明は市販の汎用オペアンプを用いた簡単な回路構成により実現でき、高耐圧素子や高電圧の電源回路等も不要であるから、増幅器全体の小型化、低価格化が可能である。
また、本発明は市販の汎用オペアンプを用いた簡単な回路構成により実現でき、高耐圧素子や高電圧の電源回路等も不要であるから、増幅器全体の小型化、低価格化が可能である。
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の第1実施形態に係る高電圧出力型増幅器を示す回路図である。図1において、入力信号SIGinは抵抗R1を介して電流増幅用のバッファとしてのアンプA1に入力されている。このアンプA1は入出力の極性が反転するように構成されており、その入力端子は分圧用の抵抗R2を介して接地されている。
また、入力信号SIGinはアンプA2及び抵抗R5を介して出力段のオペアンプA4の非反転入力端子に加えられており、この非反転入力端子は分圧用の抵抗R6を介して接地されている。
図1は、本発明の第1実施形態に係る高電圧出力型増幅器を示す回路図である。図1において、入力信号SIGinは抵抗R1を介して電流増幅用のバッファとしてのアンプA1に入力されている。このアンプA1は入出力の極性が反転するように構成されており、その入力端子は分圧用の抵抗R2を介して接地されている。
また、入力信号SIGinはアンプA2及び抵抗R5を介して出力段のオペアンプA4の非反転入力端子に加えられており、この非反転入力端子は分圧用の抵抗R6を介して接地されている。
更に、アンプA2の出力端子は、抵抗R3を介してアンプA3に入力され、その出力端子は抵抗R7を介して前記オペアンプA4の反転入力端子に接続されている。なお、アンプA3には帰還抵抗R4が接続される。オペアンプA4の反転入力端子は、帰還抵抗R8を介して出力端子に接続されている。
ここで、アンプA1,A2,A3もオペアンプにて構成することにより、オペアンプA4を含めた全体を集積化し、共通の電源を使用することができる。
ここで、アンプA1,A2,A3もオペアンプにて構成することにより、オペアンプA4を含めた全体を集積化し、共通の電源を使用することができる。
アンプA1の出力端子は、第1のコンデンサC1を介してオペアンプA4の正電源端子PVに接続されていると共に、第2のコンデンサC2を介してオペアンプA4の負電源端子NVに接続されている。
オペアンプA4の正負電源端子PV,NVには、図示の極性のダイオードD1,D2を介して正電源電圧の+Vcc、負電源電圧の−Vccがそれぞれ加えられている。ここで、±Vccは例えば±12[V]あるいは±15[V]であり、これらの電源電圧はアンプA1〜A3にも加えられている。
上記構成において、抵抗R5,R7は抵抗値が互いに等しく、抵抗R6,R8も抵抗値が互いに等しくなっている。
なお、アンプA1、コンデンサC1、ダイオードD1及び正電源電圧の+Vccは、請求項における正電源供給手段を構成し、アンプA1、コンデンサC2、ダイオードD2及び負電源電圧の−Vccは、請求項における負電源供給手段を構成している。
オペアンプA4の正負電源端子PV,NVには、図示の極性のダイオードD1,D2を介して正電源電圧の+Vcc、負電源電圧の−Vccがそれぞれ加えられている。ここで、±Vccは例えば±12[V]あるいは±15[V]であり、これらの電源電圧はアンプA1〜A3にも加えられている。
上記構成において、抵抗R5,R7は抵抗値が互いに等しく、抵抗R6,R8も抵抗値が互いに等しくなっている。
なお、アンプA1、コンデンサC1、ダイオードD1及び正電源電圧の+Vccは、請求項における正電源供給手段を構成し、アンプA1、コンデンサC2、ダイオードD2及び負電源電圧の−Vccは、請求項における負電源供給手段を構成している。
次に、この実施形態の動作を、図2の波形図を参照しつつ説明する。なお、回路に入力される信号SIGinは正弦波であるものとする。
まず、入力信号SIGinはアンプA2及び抵抗R5,R6の分圧点を介してオペアンプA4の非反転入力端子に入力される。また、アンプA2の出力信号は抵抗R3及びアンプA3を介して電流増幅され、抵抗R7,R8の接続点からオペアンプA4の反転入力端子に入力される。
オペアンプA4は差動増幅器として動作し、周知のように、入力端子間の電圧を抵抗R7,R8の比によって決まるゲインにて増幅し、電圧Voutを出力する。
まず、入力信号SIGinはアンプA2及び抵抗R5,R6の分圧点を介してオペアンプA4の非反転入力端子に入力される。また、アンプA2の出力信号は抵抗R3及びアンプA3を介して電流増幅され、抵抗R7,R8の接続点からオペアンプA4の反転入力端子に入力される。
オペアンプA4は差動増幅器として動作し、周知のように、入力端子間の電圧を抵抗R7,R8の比によって決まるゲインにて増幅し、電圧Voutを出力する。
ここで、本実施形態では、オペアンプA4の正電源端子PVにダイオードD1を介して+Vccが印加され、更に、正電源端子PVには、アンプA1の出力電圧(入力信号SIGinに相当する電圧)がコンデンサC1を介して印加されている。このため、正電源端子PVの電圧は、図2に+Vcc’として示すように、+Vccを基準としてアンプA1の出力電圧の振幅分である±VA1だけ正負に変動する。
すなわち、オペアンプA4の正電源端子PVには、本来の正電源電圧である+Vccに、アンプA1の出力電圧によって変化するコンデンサC1の電圧を加算した電圧(擬似正電源電圧)として+Vcc’が印加される。
すなわち、オペアンプA4の正電源端子PVには、本来の正電源電圧である+Vccに、アンプA1の出力電圧によって変化するコンデンサC1の電圧を加算した電圧(擬似正電源電圧)として+Vcc’が印加される。
同様にして、オペアンプA4の負電源端子NVにはダイオードD2を介して−Vccが印加され、更に、負電源端子NVには、アンプA1の出力電圧がコンデンサC2を介して印加されている。このため、負電源端子NVの電圧は、図2に−Vcc’として示すように、−Vccを基準としてアンプA1の出力電圧の振幅分である±VA1だけ正負に変動する。
すなわち、オペアンプA4の負電源端子NVには、本来の負電源電圧である−Vccに、アンプA1の出力電圧によって変化するコンデンサC2の電圧を加算した電圧(擬似負電源電圧)として−Vcc’が印加される。
すなわち、オペアンプA4の負電源端子NVには、本来の負電源電圧である−Vccに、アンプA1の出力電圧によって変化するコンデンサC2の電圧を加算した電圧(擬似負電源電圧)として−Vcc’が印加される。
従って、オペアンプA4の擬似正電源電圧、擬似負電源電圧はそれぞれ+Vcc’,−Vcc’となり、これらの電源電圧は、図2に示す如く、何れも入力信号SIGinと同相であって正弦波状に変化することになる。
このときオペアンプA4にとって、擬似正負電源電圧の差は、常に、
(+Vcc’)−(−Vcc’)=(+Vcc±VA1)−(−Vcc±VA1)=2Vcc
であり、本来の±Vccが固定的に与えられる場合と基準電位が異なるだけで変わりはない。このため、オペアンプA4の正負電源端子PV,NV間には、正負電源電圧の±Vccによる電位差以上の電圧が印加されることがなく、オペアンプA4は通常の増幅動作を支障なく行うことができる。
このときオペアンプA4にとって、擬似正負電源電圧の差は、常に、
(+Vcc’)−(−Vcc’)=(+Vcc±VA1)−(−Vcc±VA1)=2Vcc
であり、本来の±Vccが固定的に与えられる場合と基準電位が異なるだけで変わりはない。このため、オペアンプA4の正負電源端子PV,NV間には、正負電源電圧の±Vccによる電位差以上の電圧が印加されることがなく、オペアンプA4は通常の増幅動作を支障なく行うことができる。
この場合、出力電圧Voutを入力信号SIGinと同相(従って擬似正負電源電圧としての+Vcc’,−Vcc’とも同相)とすれば、出力電圧Voutは、擬似正負電源電圧の+Vcc’,−Vcc’に応じて、図2に示す如く正側では振幅が(+Vcc+VA1)近傍まで、負側では振幅が(−Vcc−VA1)近傍まで変化することができ、本来の正負電源電圧である±Vccを超えた振幅を持つ電圧Voutを出力させることが可能になる。
次に、図3は本発明の第2実施形態に係る高電圧出力型増幅器の回路図である。
図1に示した第1実施形態において、抵抗R1〜R3やアンプA2は、入力信号SIGinのレベルやオペアンプA4のゲイン等に応じて設計上、使用されるものであり、本発明において必要不可欠な構成要素ではない。
すなわち、例えば入力信号SIGinのレベルが大きいような場合には、入力段の回路を図3のように構成することにより、全体的な回路構成を簡略化することができる。
図1に示した第1実施形態において、抵抗R1〜R3やアンプA2は、入力信号SIGinのレベルやオペアンプA4のゲイン等に応じて設計上、使用されるものであり、本発明において必要不可欠な構成要素ではない。
すなわち、例えば入力信号SIGinのレベルが大きいような場合には、入力段の回路を図3のように構成することにより、全体的な回路構成を簡略化することができる。
図3に示す第2実施形態では、入力信号SIGinが電流増幅用バッファとしてのアンプA5、抵抗R5の一端、及び、抵抗R9の一端にそれぞれ入力されている。ここで、アンプA5の出力端子以降の回路構成、抵抗R5の他端以降の回路構成は図1と同一であるが、本実施形態では抵抗R5,R6の抵抗値が互いに等しくなっている。
また、抵抗R9の他端は、帰還抵抗R10を有する電流増幅用のアンプA6の入力端子に接続され、その出力端子は抵抗R7の一端に接続されている。抵抗R7の他端以降の回路構成は図1と同一であるが、本実施形態では抵抗R7,R8の抵抗値が互いに等しく、オペアンプA4のゲインが1であると共に、前記抵抗R9,R10の抵抗値が互いに等しく、アンプA6のゲインも1となっている。
また、抵抗R9の他端は、帰還抵抗R10を有する電流増幅用のアンプA6の入力端子に接続され、その出力端子は抵抗R7の一端に接続されている。抵抗R7の他端以降の回路構成は図1と同一であるが、本実施形態では抵抗R7,R8の抵抗値が互いに等しく、オペアンプA4のゲインが1であると共に、前記抵抗R9,R10の抵抗値が互いに等しく、アンプA6のゲインも1となっている。
この実施形態においては、オペアンプA4の両入力端子間の電圧が電圧Voutとして出力されることになるが、オペアンプA4の擬似正負電源電圧である+Vcc’,−Vcc’は、第1実施形態と同様に、正負電源電圧の±Vccを超えて正弦波状かつ入力信号SIGinと同相で変化するので、±Vccを超えた振幅を持つ電圧Voutを出力させることが可能である。
図4は、第1実施形態(図1)による+Vcc’,−Vcc’及び出力電圧Voutの波形図であり、本来の正負電源電圧±Vccが±12[V]のオペアンプA4を用いて測定した場合のものである。
この例では、出力電圧Voutが+Vcc’,−Vcc’の最大値まで達しないように若干余裕を見て増幅しており、出力電圧Voutの振幅は正側、負側のそれぞれにつき、ほぼ±13[V]加算されているので、ピーク−ピーク値がほぼ50[V]となる出力電圧Voutが得られている。
この例では、出力電圧Voutが+Vcc’,−Vcc’の最大値まで達しないように若干余裕を見て増幅しており、出力電圧Voutの振幅は正側、負側のそれぞれにつき、ほぼ±13[V]加算されているので、ピーク−ピーク値がほぼ50[V]となる出力電圧Voutが得られている。
図5も、正負電源電圧±Vccが±12[V]のオペアンプA4を用いた場合のものであるが、出力電圧Voutが+Vcc’,−Vcc’の最大値にまで達するように増幅した例である。
この場合、オペアンプA4はその出力の限界に達しているので、出力電圧Voutの波形は最大値付近がつぶれているが、その振幅は正側、負側のそれぞれにつき、ほぼ±18[V]加算されており、ピーク−ピーク値がほぼ60[V]となる出力電圧Voutが得られている。
この場合、オペアンプA4はその出力の限界に達しているので、出力電圧Voutの波形は最大値付近がつぶれているが、その振幅は正側、負側のそれぞれにつき、ほぼ±18[V]加算されており、ピーク−ピーク値がほぼ60[V]となる出力電圧Voutが得られている。
本発明は、ピエゾ素子駆動用の電源装置だけでな、オペアンプの定格電源電圧を超えた振幅の高電圧が必要な各種負荷の電源装置として利用することができる。
A1,A2,A3,A5,A6:アンプ
A4:オペアンプ
R1〜R10:抵抗
C1,C2:コンデンサ
D1,D2:ダイオード
PV:正電源端子
NV:負電源端子
A4:オペアンプ
R1〜R10:抵抗
C1,C2:コンデンサ
D1,D2:ダイオード
PV:正電源端子
NV:負電源端子
Claims (2)
- 一定周期で正負に変化する入力信号を、両電源方式のオペアンプを用いて増幅する増幅器において、
前記オペアンプの正電源電圧に、前記入力信号に相当する電圧を加算して擬似的正電源電圧を生成し、この擬似的正電源電圧を前記オペアンプの正電源端子に供給する正電源供給手段と、
前記オペアンプの負電源電圧に、前記入力信号に相当する電圧を加算して擬似的負電源電圧を生成し、この擬似的負電源電圧を前記オペアンプの負電源端子に供給する負電源供給手段と、を備え、
前記入力信号と同相である前記オペアンプの出力電圧の正負の振幅を、前記擬似的正電源電圧の最大値と前記擬似的負電源電圧の最大値とによって制限される範囲内の値としたことを特徴とする高電圧出力型増幅器。 - 請求項1に記載した高電圧出力型増幅器において、
前記正電源供給手段は、
前記入力信号とは逆極性の電圧を出力する電流増幅手段と、
この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの正電源端子に接続された第1のコンデンサと、
この第1のコンデンサにカソードが接続され、アノードが前記オペアンプの正電源に接続された第1のダイオードと、を備え、
前記負電源供給手段は、
前記電流増幅手段と、
この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの負電源端子に接続された第2のコンデンサと、
この第2のコンデンサにアノードが接続され、カソードが前記オペアンプの負電源に接続された第2のダイオードと、
を備えたことを特徴とする高電圧出力型増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036451A JP2010193259A (ja) | 2009-02-19 | 2009-02-19 | 高電圧出力型増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036451A JP2010193259A (ja) | 2009-02-19 | 2009-02-19 | 高電圧出力型増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010193259A true JP2010193259A (ja) | 2010-09-02 |
Family
ID=42818808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009036451A Pending JP2010193259A (ja) | 2009-02-19 | 2009-02-19 | 高電圧出力型増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010193259A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2424249A2 (en) | 2010-08-31 | 2012-02-29 | Panasonic Corporation | Image display device and information processing device including the same |
EP2651037A2 (en) | 2012-04-13 | 2013-10-16 | Advantest Corporation | DA conversion device and electron beam exposure system using the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6295005A (ja) * | 1985-10-16 | 1987-05-01 | エスジ−エス ミクロエレトロニカ エス.ピ−.エ−. | 低圧動作増幅器の出力増幅装置 |
-
2009
- 2009-02-19 JP JP2009036451A patent/JP2010193259A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6295005A (ja) * | 1985-10-16 | 1987-05-01 | エスジ−エス ミクロエレトロニカ エス.ピ−.エ−. | 低圧動作増幅器の出力増幅装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2424249A2 (en) | 2010-08-31 | 2012-02-29 | Panasonic Corporation | Image display device and information processing device including the same |
EP2651037A2 (en) | 2012-04-13 | 2013-10-16 | Advantest Corporation | DA conversion device and electron beam exposure system using the same |
US8618970B2 (en) | 2012-04-13 | 2013-12-31 | Advantest Corp. | DA conversion device and electron beam exposure system using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9166541B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
KR100995463B1 (ko) | 오프셋 전압 보정 회로 및 d급 증폭기 | |
CN101394166B (zh) | 一种三角波产生电路、脉宽调制电路及音频功率放大电路 | |
KR20100078400A (ko) | 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버 | |
EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
JP4785801B2 (ja) | D級増幅器 | |
CN109166540B (zh) | 一种交流公共电压产生电路和液晶显示装置 | |
JP2010193259A (ja) | 高電圧出力型増幅器 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
JP6646380B2 (ja) | 電流検出回路 | |
JP4453463B2 (ja) | 三角波生成回路 | |
JP2010017013A (ja) | チャージポンプ回路 | |
JP2006020177A5 (ja) | ||
JP2010081202A (ja) | 利得調整回路およびd級電力増幅器 | |
JP2011221778A (ja) | 交流定電流出力装置 | |
JP2005303823A (ja) | 増幅回路 | |
JP5466598B2 (ja) | 半導体装置 | |
US20240128933A1 (en) | Class-d amplifier circuit | |
JP4850755B2 (ja) | バイアス回路 | |
JP5075716B2 (ja) | 半導体集積回路装置 | |
JP4461480B2 (ja) | 増幅器 | |
JP3495823B2 (ja) | 表示装置用駆動回路 | |
TW201547192A (zh) | 驅動電路 | |
JP2014236249A (ja) | オフセットキャンセル回路及びこの回路を用いた信号検出回路 | |
JP5639123B2 (ja) | シングル差動変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130304 |