KR970705796A

KR970705796A - 입력 전류에 응답하여 출력 전압을 발생하는 전류 적분기(Current integrator)

Info

Publication number: KR970705796A
Application number: KR1019970701550A
Authority: KR
Inventors: 더크 우터 요하네스 그로에네벨드; 이세 카렐 다이크만스; 헨드리쿠스 요하네스 수벤아르스; 코넬리스 안토니우스 아드리아누스 바스티아안센
Original assignee: 요트. 게. 아. 롤페즈; 필립스 일렉트로닉스 엔. 브이.
Priority date: 1995-07-05
Filing date: 1996-07-01
Publication date: 1997-10-09
Also published as: DE69619086D1; EP0784824B1; US5767708A; WO1997002540A3; JPH10505699A; EP0784824A2; WO1997002540A2

Abstract

전류 적분기는 적분될 입력 전류(Ii)에 응답하여 출력 전압(Vo)을 발생하는 것이며, 입력 전류는 전류-전류 변환기(16)를 통해 적분 캐피시터(12)에 인가된다. 상기는 적분 캐패시터의 한 단부(14)가 고정 전압에 접속되게 하며, 비교적 적은 면적을 차지하는 MOS 트랜지스터에 의해 구현될 수 있다. 전류-전류 변환기(16)의 전류 이득(K)을 1보다 작게 함으로써 점유 면적을 더욱 감소시킬 수 있다.

Description

입력 전류에 응답하여출력 전압을 발생하는 전류 적분기(Current integrator)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 전류 적분기의 기본 회로도, 제3도는 본 발명에 따른 제1실시예의 전류 적분기의 회로도, 제4도는 본 발명에 따른 제2실시예의 전류 적분기의 회로도.

Claims

적분될 입력 전류(Ii)에 응답하여 출력 전압(Vo)을 발생하며, 입력 전류를 수신하는 입력 단자(4)와, 적분 캐패시터(12)와, 입력 전류에 응답하여 적분 캐패시터(12)를 충전하는 충전 수단 및, 적분 캐패시터(12)의 전극(10)에 결합되어 출력 전압을 공급하는 출력 단자(8)를 구비하는 전류 적분기에 있어서, 상기 충전 수단은 상기 입력 단자(4)에 결합되어 입력 전류를 수신하는 제1전류 단자(22) 및 상기 적분 캐패시터(12)의 상기 전극(10)에 결합되어 입력 전류(Ii)에 비례(K)하는 출력 전류(Io)를 상기 적분 캐패시터(12)에 공급하는 제2전류 단자(20)를 구비한 전류-전류 변환기(16)를 포함하는 것을 특징으로 하는 전류 적분기.
제1항에 있어서, 상기 전류-전류 변환기(16)는 기준 전압(30,Vr)을 수신하는 비반전 입력(28)과, 제1전류 단자(22)에 결합된 반전 입력(34) 및 출력(36)을 갖춘 차동 증폭기(26)와; 상기 차동 증폭기(26)의 출력에 결합된 제어 전극 및, 주 전류 경로를 갖춘 제1트랜지스터와(38)와; 상기 제1트랜지스터(38)의 주 전류 경로를 통해 제1전류 단자(22)에 결합된 입력 브랜치(40,42)를 갖춘 전류 미러(44)와; 상기제1전류 단자(22)에 결합되어 제1바이어스 전류(Ib1)를 상기제1전류 단자(22)에 공급하는 제1바이어스 전류원(56) 및; 상기 제2전류 단자(20)에 결합되어 제2바이어스 전류(Ib2)를 상기 제2전류 단자(20)에 공급하는 제2바이어스 전류원(58)를 구비하는 것을 특징으로 하는 전류 적분기.
제2항에 있어서, 상기 제2바이어스 전류원(58)은 한 전극이 상기 제2전ㅀ 단자(20)에 결합된 주 전류 경로와 제어 전극을 갖는 제2트랜지스터(60) 및; 상기 제2트랜지스터(60)의 제어 전극과 상기 제2트랜지스터(60)의 주 전류 경로의 상기전극간에 접속된 제1스위치(62)를 구비하며, 상기 전류-전류 변환기(16)는 상기 제1전류 단자(22)와 상기 입력 단자(4)간에 접속된 제2스위치(66)와; 상기 적분 캐패시터(12)의 상기 전극(10)과 상기 제2전류 단자(20)간에 접속된 제3스위치(68) 및; 제1주기동안 상기 제1스위치(62)를 닫고 상기 제2 및 제3스위치(66,68)를 열며, 상기 제1주기 다음의 제2주기동안 상기 제1스위치(62)를 열고 상기 제2 및 제3스위치(66,68)를 닫는 제어 수단(64)을 더 구비하는 것을 특징으로 하는 전류 적분기.
제1항 내지 3항 중의 어느 한 항에 있어서, 상기 적분 캐패시터(12)는 MOS 트랜지스터(72)를 구비하는 것을 특징으로 하는 전류 적분기.
제1항 내지 4항 중의 어느 한 항에 있어서, 상기 전류-전류 변환기(16)의 출력 전류(Io)과 입력 전류(Ii)는 상호간에 1보다 작은 비율(K)로 유지되는 것을 특징으로 하는 전류 적분기.
제5항에 있어서, 상기 전류 미러(44)는 입력 브랜치(40,42)로부터 출력 브랜치(46,48)로 보다 작은 전류 전송율(K)을 갖는 것을 특징으로 하는 전류 적분기.
제3항 내지 6항중 어느 한 항에 있어서, 상기 제2트랜지스터(60)는 MOS 트랜지스터인 것을 특징으로 하는 전류 적분기.
제3항에 있어서, 상기 제어 수단(64)은 제1 및 제2주기를 주기적으로 반복하는 수단(70)을 구비하는 것을 특징으로 하는 전류 적분기.
제2항 내지 7항 중의 어느 한 항에 있어서, 상기 전류-전류 변환기(16)는 상기 전류 미러(44)의 입력 브랜치(42) 및 출력 브랜치(48)에 결합된 제1공급 단자(32)와; 상기 제1바이어스 전류원(56), 상기 제2바이어스 전류원(58), 상기 적분 캐패시터(12)의 또다른 전극(14)에 결합된 제2공급 단자(54)를 더 구비하는 것을 특징으로 하는 전류 적분기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.