CN111371417B - 积分器电路及其工作时序控制方法和电子装置 - Google Patents

Abstract

本发明提供了一种积分器电路及其工作时序控制方法和电子装置，所述积分器电路包括：第一电流源、第一开关、积分电容、运算放大器、第二电流源和第二开关；其中，第一电流源的一端连接第一电源，第一电流源的另一端连接运算放大器的一输入端、积分电容的一端和第一开关的一端，运算放大器的输出端连接积分电容的另一端、第一开关的另一端和第二开关的一端并作为积分器电路的输出端，第二开关的另一端连接第二电流源的一端。本发明的技术方案使得运算放大器在复位阶段和积分阶段的工作状态一致，加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度，也大幅度节省面积和功耗，利于芯片的低功耗和小型化设计。

Description

积分器电路及其工作时序控制方法和电子装置

技术领域

本发明涉及集成电路技术领域，特别涉及一种积分器电路及其工作时序控制方法和电子装置。

背景技术

积分器电路的功能是在积分阶段通过积分电流对电容充放电来实现输出一个随时间变化的电压信号。积分器电路广泛应用于模拟电路芯片中，用于为例如积分型模数转换器电路或Sigma_Delta型模数转换器电路等ADC电路提供参考电压。而积分型ADC电路由于其结构简单，精度高，易于实现多列ADC并行处理等优点，被广泛应用于现在的CMOS图像传感器芯片中，进而使得积分器电路也被广泛应用于CMOS图像传感器芯片中。

图像传感器中通常需要在感光单元(pixel)将光信号转换成电压信号后接PGA(Programmable Gain Amplifier，可编程增益放大器)将电压信号放大，然后再接ADC(Analog Digital Converter，模拟数字转换器)电路将模拟电压信号转换为数字信号，最终将转换得到的数字信号传输到芯片外。由于感光单元通常为阵列形式，为提高帧率，通常每一列感光单元均接一列由PGA和ADC组成的读出电路。单积分型ADC(single slope ADC)由于具有结构简单，精度高，易于实现多列ADC并行处理等优点，常用作图像传感器中多列ADC的实现方案。而积分器电路作为为积分型ADC电路提供参考电压的电路，其输出建立时间和线性度等指标直接影响了积分型ADC电路的性能指标。因此，一个输出建立快、线性度好、功耗和面积小的积分器电路对于积分型ADC电路，乃至整个CIS芯片有着非常重要的实用价值。

参阅图1，图1是现有的积分器电路的示意图，积分器电路包括运算放大器OTA、积分电容Ct、复位开关RST_INT、积分电流源It和负载CL。参阅图1和图2，图2是图1所示的积分器电路的工作时序示意图，其中，从t0到t3时刻为一个完整的时序周期，在图像传感器中通常称为一个行周期Trow，包括复位阶段T1和积分阶段T2。t0时刻，时序周期开始，复位信号RST_INT变为高电平，控制复位开关RST_INT导通，积分器电路处于复位状态，运算放大器OTA处于单位增益负反馈状态；设运算放大器OTA的跨导为gm，则由于复位状态下积分器的输出电压保持为恒定值，所以，此时积分电流It经复位开关RST_INT后输入到运算放大器OTA中，从而导致运算放大器OTA的反向输入端(-)的节点VN的电压VN1的值需满足公式①：gm*(VN1-VCM)＝It，其中，VCM为共模电压，公式①换算后可以得到VN1＝VCM+It/gm；由于积分电流It通常很小，所以电压VN1通常接近共模电压VCM。t1时刻，复位状态结束，复位信号RST_INT由高电平变为低电平，控制复位开关RST_INT断开；此时，由于积分电流It给积分电容Ct充电，积分器输出端VOUT的电压下降，运算放大器OTA要使输出电压下降，需要流入驱动电流IL；由于积分器输出端VOUT通常接多列积分型ADC电路，负载CL很大，所以驱动电流IL大小通常较大，远大于积分电流It；当积分器的输出电压随时间稳定下降时，其运算放大器OTA的反向输入端(-)的节点VN的电压VN2需满足公式②：gm*(VN2-VCM)＝IL+It，公式②换算后可以得到VN2＝VCM+(IL+It)/gm，其中，通常积分电流It较小而驱动电流IL较大，忽略It，则可以得到VN2＝VCM+IL/gm。

如图2所示，从t1到t2时刻，节点VN的电压需要从VN1变化到VN2，此过程受运算放大器OTA的带宽影响需要一定的时间；在此过程中，由于运算放大器OTA未建立完全，节点VN的电压未稳定，导致输出电压VOUT随时间下降的斜率不稳定，即输出电压VOUT线性度较差。当积分型ADC电路使用积分器电路作为参考电压产生电路时，积分器电路从t1到t2这段时间的输出电压VOUT线性度较差直接影响了多列ADC电路组成的模数转换器整体的响应曲线的线性度。为避免对模数转换器整体响应曲线的线性度的影响，一种做法是控制各列ADC电路避开使用这段非线性的区域，但这样无疑会增加整个模数转换器的转换时间，且增加了整个系统的设计难度。因此，最好的做法是从积分器电路的设计上改善t1到t2这段时间的输出电压VOUT的线性度。一种常见的改进方法是增大运算放大器OTA的带宽，使得其输出建立更快，从而改善输出电压VOUT在积分阶段开始一段时间的非线性。但这种做法只能有限地减小输出电压VOUT非线性阶段持续的时间(即t1到t2的这段时间)，难以完全消除这段时间，对输出电压VOUT非线性的改善非常有限，且由于增加运算放大器OTA的带宽需要大幅增加运算放大器的工作电流，导致大大增大了电路的功耗和面积，不利于芯片的低功耗、小型化设计。

因此，需要提出一种新的积分器电路，使得在输出快速建立的同时，还能节省面积和功耗，进而提升芯片的整体性能。

发明内容

本发明的目的在于提供一种积分器电路及其工作时序控制方法和电子装置，使得运算放大器在复位阶段和积分阶段的工作状态一致，大大加快了运算放大器从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度，同时也大幅度节省面积和功耗，有利于芯片的低功耗和小型化设计。

为实现上述目的，本发明提供了一种积分器电路结构，包括：一第一电流源、一第一开关、一积分电容、一运算放大器、一第二电流源和一第二开关；其中，所述第一电流源的一端连接第一电源，所述第一电流源的另一端连接所述运算放大器的一输入端、所述积分电容的一端和所述第一开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述积分电容的另一端、所述第一开关的另一端、所述第二开关的一端并作为所述积分器电路的输出端，所述第二开关的另一端连接所述第二电流源的一端，所述第二电流源的另一端连接所述第一电源或一第二电源。

可选的，所述第一电流源的正极连接所述第一电源，所述运算放大器的反向输入端连接所述第一电流源的负极、所述积分电容的一端和所述第一开关的一端，所述运算放大器的正向输入端接入一共模电压，所述第二开关的所述另一端连接所述第二电流源的负极，所述第二电流源的正极连接所述第一电源；或者，所述第一电流源的负极连接所述第一电源，所述运算放大器的反向输入端连接所述第一电流源的正极、所述积分电容的一端和所述第一开关的一端，所述运算放大器的正向输入端接入一共模电压，所述第二开关的所述另一端连接所述第二电流源的正极，所述第二电流源的负极连接所述第二电源；所述第一电源的电压大于所述第二电源的电压。

可选的，所述第二电流源包括多个MOS晶体管，部分所述MOS晶体管形成电流镜电路结构，以用于复制所述运算放大器的输出端的电流差。

可选的，所述第一开关和所述第二开关均具有控制端，且所述第一开关和所述第二开关的控制端所接入的控制信号相同。

可选的，所述运算放大器包括第一MOS晶体管至第五MOS晶体管，第一MOS晶体管的一端连接第二电源，所述第一MOS晶体管的另一端连接第二MOS晶体管的一端和第五MOS晶体管的一端，所述第一MOS晶体管的栅极连接第一偏置电压，所述第二MOS晶体管的另一端连接第三MOS晶体管的另一端，并形成所述运算放大器的输出端，所述第二MOS晶体管的栅极作为所述运算放大器的一输入端；所述第三MOS晶体管的一端连接第四MOS晶体管的一端和第一电源，所述第三MOS晶体管的栅极连接第四MOS晶体管的栅极、所述第五MOS晶体管的另一端以及所述第二电流源中相应的控制端；所述第四MOS晶体管的另一端连接第五MOS晶体管的另一端；所述第五MOS晶体管的栅极作为所述运算放大器的另一输入端；或者，

所述运算放大器包括第一MOS晶体管至第十二MOS晶体管，第一MOS晶体管的一端连接所述第二电源，所述第一MOS晶体管的另一端连接第二MOS晶体管的一端，所述第一MOS晶体管的栅极连接第一偏置电压，所述第二MOS晶体管的栅极连接第二偏置电压，所述第二MOS晶体管的另一端连接第三MOS晶体管的一端和第四MOS晶体管的一端，所述第三MOS晶体管的栅极作为所述运算放大器的一输入端，所述第四MOS晶体管的栅极作为所述运算放大器的另一输入端，所述第三MOS晶体管的另一端连接第五MOS晶体管的另一端和第七MOS晶体管的一端，所述第四MOS晶体管的另一端连接第六MOS晶体管的另一端和第八MOS晶体管的一端，所述第五MOS晶体管的栅极连接第六MOS晶体管的栅极并连接第三偏置电压，所述第五MOS晶体管的一端连接所述第一电源和第六MOS晶体管的一端，所述第七MOS晶体管的栅极连接第八MOS晶体管的栅极并连接第四偏置电压，所述第七MOS晶体管的另一端连接第九MOS晶体管的另一端、第十一MOS晶体管的栅极、第十二MOS晶体管的栅极以及所述第二电流源中相应的控制端，所述第八MOS晶体管的另一端连接所述第十MOS晶体管的另一端，并形成所述运算放大器的输出端，所述第九MOS晶体管的栅极连接第十MOS晶体管的栅极以及所述第二偏置电压，所述第九MOS晶体管的一端连接所述第十一MOS晶体管的另一端，所述第十MOS晶体管的一端连接所述第十二MOS晶体管的另一端，所述第十一MOS晶体管的一端连接第十二MOS晶体管的一端以及所述第二电源。

可选的，当所述第二开关的所述另一端连接所述第二电流源的负极，所述第二电流源的正极连接所述第一电源时，

所述第二电流源包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管的一端连接所述第一电源、第七MOS晶体管的一端、存储电容的一端以及第八MOS晶体管的一端，所述第六MOS晶体管的另一端连接第九MOS晶体管的另一端、第七MOS晶体管的另一端以及所述第三开关的一端，所述第七MOS晶体管的栅极连接所述第八MOS晶体管的栅极、所述存储电容的另一端以及所述第三开关的另一端，所述第八MOS晶体管的另一端作为所述第二电流源的输出端，所述第三开关的控制端和所述第九MOS晶体管的栅极接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第九MOS晶体管的一端连接第十MOS晶体管的另一端，所述第十MOS晶体管的一端连接所述第二电源，所述第十MOS晶体管的栅极连接第一偏置电压；或者，

所述第二电流源包括第十三MOS晶体管至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源、第十四MOS晶体管的一端、存储电容的一端以及第十五MOS晶体管的一端，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十四MOS晶体管的另一端连接第十六MOS晶体管的另一端、第十七MOS晶体管的另一端和第三开关的一端，所述第十四MOS晶体管的栅极连接所述存储电容的另一端、所述第十五MOS晶体管的栅极和所述第三开关的另一端，所述第十五MOS晶体管的另一端作为所述第二电流源的输出端，所述第三开关的控制端和所述第十七MOS晶体管的栅极接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十六MOS晶体管的栅极连接第四偏置电压，所述第十八MOS晶体管的栅极连接第二偏置电压，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端以及第二十MOS晶体管的另一端，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第十九MOS晶体管的一端和所述第二十一MOS晶体管的一端连接所述第二电源，所述第二十MOS晶体管的栅极连接第二偏置电压，所述第二十一MOS晶体管的栅极连接第一偏置电压；或者，

所述第二电流源包括第十三MOS晶体管至第二十三MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源、第十四MOS晶体管的一端、存储电容的一端以及第十五MOS晶体管的一端，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十四MOS晶体管的另一端连接第二十二MOS晶体管的一端，所述第十四MOS晶体管的栅极连接第十五MOS晶体管的栅极、存储电容的另一端以及第三开关的一端，所述第十五MOS晶体管的另一端连接第二十三MOS晶体管的一端，所述第十六MOS晶体管的栅极连接第四偏置电压，所述第十六MOS晶体管的另一端连接第二十二MOS晶体管的另一端、第三开关的另一端以及第十七MOS晶体管的另一端，所述第二十二MOS晶体管的栅极连接所述第二十三MOS晶体管的栅极和第四偏置电压，所述第二十三MOS晶体管的另一端作为所述第二电流源的输出端，所述第十七MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端和第二十MOS晶体管的另一端，所述第十八MOS晶体管的栅极和第二十MOS晶体管的栅极连接第二偏置电压，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第二十一MOS晶体管的栅极连接第一偏置电压，所述第十九MOS晶体管的一端和所述第二十一MOS晶体管的一端连接所述第二电源。

可选的，当所述第二开关的所述另一端连接所述第二电流源的正极，所述第二电流源的负极连接所述第二电源时，

所述第二电流源包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管的一端连接所述第一电源，所述第六MOS晶体管的另一端连接第九MOS晶体管的另一端、第七MOS晶体管的另一端以及第三开关的一端，所述第九MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第九MOS晶体管的一端连接第十MOS晶体管的另一端，所述第十MOS晶体管的栅极接第一偏置电压，所述第十MOS晶体管的一端连接第二电源、第七MOS晶体管的一端、存储电容的一端和第八MOS晶体管的一端，所述第七MOS晶体管的栅极连接第八MOS晶体管的栅极、所述存储电容的另一端和所述第三开关的另一端，所述第八MOS晶体管的另一端作为所述第二电流源的输出端；或者，

所述第二电流源包括第十三MOS晶体管至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十六MOS晶体管的栅极连接第四偏置电压，所述第十六MOS晶体管的另一端连接第十七MOS晶体管的另一端、第十四MOS晶体管的另一端和第三开关的一端，所述第十七MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端以及第二十MOS晶体管的另一端，所述第十八MOS晶体管的栅极和所述第二十MOS晶体管的栅极连接第二偏置电压，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第十九MOS晶体管的一端连接第二电源，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第二十一MOS晶体管的栅极连接第一偏置电压，所述第二十一MOS晶体管的一端连接第二电源、第十四MOS晶体管的一端、存储电容的一端和第十五MOS晶体管的一端，所述第十四MOS晶体管的栅极连接第十五MOS晶体管的栅极、所述第三开关的另一端和所述存储电容的另一端，所述第十五MOS晶体管的另一端作为所述第二电流源的输出端。

本发明还提供了一种本发明的所述积分器电路的工作时序控制方法，其特征在于，包括重复的复位阶段和积分阶段，其中，在前一积分阶段，所述第二电流源复制所述运算放大器的输出端的电流差，并将所述电流差存储在所述第二电流源中；在后一复位阶段，通过所述第二开关将所述电流差输入或输出所述运算放大器，以使得所述运算放大器在后一复位阶段和后一积分阶段的工作状态一致。

可选的，在所述后一复位阶段，所述第一开关和第二开关导通，所述第二电流源输出在所述上一积分阶段存储的所述电流差，以使得所述运算放大器的反向输入端的电压VN1＝VCM+IL/gm；在所述后一积分阶段，所述第一开关和第二开关断开，所述积分器电路的输出端的电压随时间下降，所述运算放大器中输入所述电流差，以使得所述运算放大器的反向输入端的电压VN2＝VCM+IL/gm，从而使得VN1＝VN2；

或者，在所述后一复位阶段，所述第一开关和第二开关导通，所述第二电流源中输入在所述上一积分阶段存储的所述电流差，以使得所述运算放大器的反向输入端的电压VN1＝VCM-IL/gm；在所述后一积分阶段，所述第一开关和第二开关断开，所述积分器电路的输出端的电压随时间上升，所述运算放大器中输出所述电流差，以使得所述运算放大器的反向输入端的电压VN2＝VCM-IL/gm，从而使得VN1＝VN2；其中，VCM为共模电压，IL为所述电流差，gm为所述运算放大器的跨导。

本发明还提供了一种电子装置，包括本发明的所述积分器电路以及与所述积分器电路的输出端连接的至少一路模数转换电路。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的积分器电路，由于包括一第一电流源、一第一开关、一积分电容、一运算放大器、一第二电流源和一第二开关；其中，所述第一电流源的一端连接第一电源，所述第一电流源的另一端连接所述运算放大器的一输入端、所述积分电容的一端和所述第一开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述积分电容的另一端、所述第一开关的另一端、所述第二开关的一端并作为所述积分器电路的输出端，所述第二开关的另一端连接所述第二电流源的一端，所述第二电流源的另一端连接所述第一电源或一第二电源，使得运算放大器在复位阶段和积分阶段的工作状态一致，大大加快了运算放大器从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度，同时也大幅度节省面积和功耗，有利于芯片的低功耗和小型化设计。

2、本发明的积分器电路的工作时序控制方法，由于作用于本发明提供的所述积分器电路，且包括重复的复位阶段和积分阶段，其中，在前一积分阶段，所述第二电流源复制所述运算放大器的输出端的电流差，并将所述电流差存储在所述第二电流源中；在后一复位阶段，通过所述第二开关将所述电流差输入或输出所述运算放大器，以使得所述运算放大器在后一复位阶段和后一积分阶段的工作状态一致，进而大大加快了运算放大器从复位状态切换为积分状态的速度，从而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度。

3、本发明的电子装置，由于包括本发明提供的所述积分器电路，使得与所述积分器电路的输出端连接的模数转换电路整体的响应曲线的线性度得到提升，进而使得所述电子装置的整体性能得到提升，且有利于所述电子装置的低功耗和小型化设计。

附图说明

图1是现有的积分器电路的示意图；

图2是图1所示的积分器电路的工作时序示意图；

图3是本发明一实施例的积分器电路的示意图；

图4是图3所示的积分器电路的工作时序示意图；

图5是图3所示的积分器电路和图1所示的积分器电路输出的仿真波形对比；

图6是图3所示的积分器电路的一种基于简单5管运算放大器的示意图；

图7是图3所示的积分器电路的一种基于折叠型共源共栅运算放大器的示意图；

图8是图3所示的积分器电路的一种基于折叠型共源共栅电流源的示意图；

图9是本发明另一实施例的积分器电路的示意图；

图10是图9所示的积分器电路的工作时序示意图；

图11是图9所示的积分器电路的一种基于简单5管运算放大器的示意图；

图12是图9所示的积分器电路的一种基于折叠型共源共栅运算放大器的示意图。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图3～12对本发明提出的积分器电路及其工作时序控制方法和电子装置作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明一实施例提供一种积分器电路，参阅图3和图9，图3是本发明一实施例的积分器电路的示意图，图9是本发明另一实施例的积分器电路的示意图，从图3和图9中可看出，所述积分器电路包括：一第一电流源It、一第一开关RST_INT1、一积分电容Ct、一运算放大器OTA、一第二电流源Ic和一第二开关RST_INT2；其中，所述第一电流源It的一端连接第一电源，所述第一电流源It的另一端连接所述运算放大器OTA的一输入端、所述积分电容Ct的一端和所述第一开关RST_INT1的一端，所述运算放大器OTA的另一输入端接入一共模电压VCM，所述运算放大器OTA的输出端连接所述积分电容Ct的另一端、所述第一开关RST_INT1的另一端、所述第二开关RST_INT2的一端并作为所述积分器电路的输出端VOUT，所述第二开关RST_INT2的另一端连接所述第二电流源Ic的一端，所述第二电流源Ic的另一端连接所述第一电源或一第二电源。

其中，如图3所示，所述第一电流源It的正极连接所述第一电源，所述运算放大器OTA的反向输入端(-)连接所述第一电流源It的负极、所述积分电容Ct的一端和所述第一开关RST_INT1的一端，所述运算放大器OTA的正向输入端(+)接入所述共模电压VCM，所述第二开关RST_INT2的所述另一端连接所述第二电流源Ic的负极，所述第二电流源Ic的正极连接所述第一电源；或者，如图9所示，所述第一电流源It的负极连接所述第一电源，所述运算放大器OTA的反向输入端(-)连接所述第一电流源It的正极、所述积分电容Ct的一端和所述第一开关RST_INT1的一端，所述运算放大器OTA的正向输入端(+)接入所述共模电压VCM，所述第二开关RST_INT2的所述另一端连接所述第二电流源Ic的正极，所述第二电流源Ic的负极连接所述第二电源；所述第一电源的电压大于所述第二电源的电压。

另外，所述运算放大器OTA的输出端还可以接一负载的一端，所述负载的另一端连接所述第二电源。所述负载可以为电容或电阻等，如图3和图9所示，所述负载电容CL的两端分别连接所述运算放大器OTA的输出端和所述第二电源。

所述第一开关RST_INT1和所述第二开关RST_INT2均具有控制端，且所述第一开关RST_INT1和所述第二开关RST_INT2的控制端所接入的控制信号相同，均为复位信号RST_INT。

所述第一开关RST_INT1和所述第二开关RST_INT2可以为MOS开关，所述积分电容Ct可以为MOS电容。所述第一电源可以为电源正极VDD，所述第二电源可以为电源负极VSS，VSS可以指接地，也可以指比VDD低的电压。

所述运算放大器OTA可包括第一MOS晶体管至第五MOS晶体管，参阅图6和图11，图6是图3所示的积分器电路的一种基于简单5管运算放大器的示意图，其显示与图3相同的积分器电路结构中虚线框中运算放大器OTA的详细结构；图11是图9所示的积分器电路的一种基于简单5管运算放大器的示意图，其显示与图9相同的积分器电路结构中虚线框中运算放大器OTA的详细结构；图6和图11中均以虚线箭头方式引出，以便于对照。

如图6和图11所示，第一MOS晶体管M0的一端连接第二电源VSS，所述第一MOS晶体管M0的另一端连接第二MOS晶体管M1的一端和第五MOS晶体管M4的一端，所述第一MOS晶体管M0的栅极连接第一偏置电压VBN，所述第二MOS晶体管M1的另一端连接第三MOS晶体管M2的另一端，并形成所述运算放大器OTA的输出端VOUT，所述第二MOS晶体管M1的栅极作为所述运算放大器OTA的一输入端，该输入端可以为反向输入端(-)(即连接至VIN端)；所述第三MOS晶体管M2的一端连接第四MOS晶体管M3的一端和第一电源VDD，所述第三MOS晶体管M2的栅极连接第四MOS晶体管M3的栅极、所述第五MOS晶体管M4的另一端以及所述第二电流源Ic中相应的控制端；所述第四MOS晶体管M3的另一端连接第五MOS晶体管M4的另一端；所述第五MOS晶体管M4的栅极作为所述运算放大器的另一输入端，该输入端可以为正向输入端(+)(即连接至VIP端)；所述第三MOS晶体管M2的栅极与第四MOS晶体管M3的栅极之间设有节点V1，所述第四MOS晶体管M3的另一端与第五MOS晶体管M4的另一端之间设有节点V2，所述节点V1与节点V2之间短接。其中，所述第一MOS晶体管M0、第二MOS晶体管M1和第五MOS晶体管M4为PMOS晶体管，所述第三MOS晶体管M2和第四MOS晶体管M3为NMOS晶体管。

或者，所述运算放大器OTA可包括第一MOS晶体管至第十二MOS晶体管，参阅图7、图8、图12，图7是图3所示的积分器电路的一种基于折叠型共源共栅运算放大器的示意图，图8是图3所示的积分器电路的一种基于折叠型共源共栅电流源的示意图，图7和图8显示与图3相同的积分器电路结构中虚线框中运算放大器OTA的详细结构；图12是图9所示的积分器电路的一种基于折叠型共源共栅运算放大器的示意图，其显示与图9相同的积分器电路结构中虚线框中运算放大器OTA的详细结构；图7、图8、图12中均以虚线箭头方式引出，以便于对照。

如图7、图8、图12所示，第一MOS晶体管M0的一端连接所述第二电源VSS，所述第一MOS晶体管M0的另一端连接第二MOS晶体管M1的一端，所述第一MOS晶体管M0的栅极连接第一偏置电压VBN，所述第二MOS晶体管M1的栅极连接第二偏置电压VBNC，所述第二MOS晶体管M1的另一端连接第三MOS晶体管M2的一端和第四MOS晶体管M3的一端，所述第三MOS晶体管M2的栅极作为所述运算放大器OTA的一输入端，该输入端可以为正向输入端(+)(即连接至VIP端)，所述第四MOS晶体管M3的栅极作为所述运算放大器OTA的另一输入端，该输入端可以为反向输入端(-)(即连接至VIN端)，所述第三MOS晶体管M2的另一端连接第五MOS晶体管M4的另一端和第七MOS晶体管M6的一端，所述第四MOS晶体管M3的另一端连接第六MOS晶体管M5的另一端和第八MOS晶体管M7的一端，所述第五MOS晶体管M4的栅极连接第六MOS晶体管M5的栅极并连接第三偏置电压VBP，所述第五MOS晶体管M4的一端连接所述第一电源VDD和第六MOS晶体管M5的一端，所述第七MOS晶体管M6的栅极连接第八MOS晶体管M7的栅极并连接第四偏置电压VBPC，所述第七MOS晶体管M6的另一端连接第九MOS晶体管M8的另一端、第十一MOS晶体管M10的栅极、第十二MOS晶体管M11的栅极以及所述第二电流源Ic中相应的控制端，所述第八MOS晶体管M7的另一端连接所述第十MOS晶体管M9的另一端，并形成所述运算放大器OTA的输出端VOUT，所述第九MOS晶体管M8的栅极连接第十MOS晶体管M9的栅极以及所述第二偏置电压VBNC，所述第九MOS晶体管M8的一端连接所述第十一MOS晶体管M10的另一端，所述第十MOS晶体管M9的一端连接所述第十二MOS晶体管M11的另一端，所述第十一MOS晶体管M10的一端连接第十二MOS晶体管M11的一端以及所述第二电源VSS。其中，第一MOS晶体管至第四MOS晶体管以及第九MOS晶体管至第十二MOS晶体管为PMOS晶体管，第五MOS晶体管至第八MOS晶体管为NMOS晶体管。

当所述第二开关RST_INT2的所述另一端连接所述第二电流源Ic的负极，所述第二电流源Ic的正极连接所述第一电源VDD时(即图3所示的积分器电路)，所述第二电流源Ic可包括多个MOS晶体管以及一存储电容和一第三开关，参阅图6至图8，均以虚线箭头方式引出所述第二电流源Ic的详细结构，以便于对照。

如图6所示，所述第二电流源Ic可包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管M5的一端连接所述第一电源、第七MOS晶体管M6的一端、存储电容Cd的一端以及第八MOS晶体管M7的一端，所述第六MOS晶体管M5的一端还连接所述运算放大器OTA中的所述第三MOS晶体管M2的一端和所述第四MOS晶体管M3的一端，所述第六MOS晶体管M5的栅极连接所述运算放大器OTA中的所述第三MOS晶体管M2的栅极，所述第六MOS晶体管M5的另一端连接第九MOS晶体管M8的另一端、第七MOS晶体管M6的另一端以及所述第三开关RST_INT_N1的一端，所述第七MOS晶体管M6的栅极连接所述第八MOS晶体管M7的栅极、所述存储电容Cd的另一端以及所述第三开关RST_INT_N1的另一端，所述第八MOS晶体管M7的另一端作为所述第二电流源Ic的输出端，所述第三开关RST_INT_N1的控制端和所述第九MOS晶体管M8的栅极接相同的控制信号且为所述第一开关RST_INT1和所述第二开关RST_INT2的控制信号的反向信号，所述第九MOS晶体管M8的一端连接第十MOS晶体管M9的另一端，所述第十MOS晶体管M9的一端连接所述第二电源VSS，所述第十MOS晶体管M9的栅极连接第一偏置电压VBN。其中，第六MOS晶体管至第八MOS晶体管为NMOS晶体管，第九MOS晶体管至第十MOS晶体管为PMOS晶体管。

或者，如图7所示，所述第二电流源Ic可包括第十三MOS晶体管M至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管M12的一端连接所述第一电源VDD、第十四MOS晶体管M13的一端、存储电容Cd的一端以及第十五MOS晶体管M14的一端，所述第十三MOS晶体管M12的一端还连接所述运算放大器OTA中的所述第五MOS晶体管M4的一端和所述第六MOS晶体管M5的一端，所述第十三MOS晶体管M12的另一端连接第十六MOS晶体管M15的一端，所述第十三MOS晶体管M12的栅极连接第三偏置电压VBP，所述第十四MOS晶体管M13的另一端连接第十六MOS晶体管M15的另一端、第十七MOS晶体管M16的另一端和第三开关RST_INT_N1的一端，所述第十四MOS晶体管M13的栅极连接所述存储电容Cd的另一端、所述第十五MOS晶体管M14的栅极和所述第三开关RST_INT_N1的另一端，所述第十五MOS晶体管M14的另一端作为所述第二电流源Ic的输出端，所述第三开关RST_INT_N1的控制端和所述第十七MOS晶体管M16的栅极接相同的控制信号且为所述第一开关RST_INT1和所述第二开关RST_INT2的控制信号的反向信号，所述第十六MOS晶体管M15的栅极连接第四偏置电压VBPC，所述第十八MOS晶体管M17的栅极连接第二偏置电压VBNC，所述第十七MOS晶体管M16的一端连接第十八MOS晶体管M17的另一端以及第二十MOS晶体管M19的另一端，所述第十八MOS晶体管M17的一端连接第十九MOS晶体管M18的另一端，所述第二十MOS晶体管M19的一端连接第二十一MOS晶体管M20的另一端，所述第十九MOS晶体管M18的一端和所述第二十一MOS晶体管M20的一端连接所述第二电源VSS，所述第十九MOS晶体管M18的栅极连接所述运算放大器OTA中的所述第十一MOS晶体管M10的栅极和所述第十二MOS晶体管M11的栅极，所述第二十MOS晶体管M19的栅极连接第二偏置电压VBNC，所述第二十一MOS晶体管M20的栅极连接第一偏置电压VBN。其中，第十三MOS晶体管至第十六MOS晶体管为NMOS晶体管，第十七MOS晶体管至第二十一MOS晶体管为PMOS晶体管。

或者，如图8所示，所述第二电流源Ic可包括第十三MOS晶体管至第二十三MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管M12的一端连接所述第一电源VDD、第十四MOS晶体管M13的一端、存储电容Cd的一端以及第十五MOS晶体管M14的一端，所述第十三MOS晶体管M12的一端还连接所述运算放大器OTA中的所述第五MOS晶体管M4的一端和所述第六MOS晶体管M5的一端，所述第十三MOS晶体管M12的另一端连接第十六MOS晶体管M15的一端，所述第十三MOS晶体管M12的栅极连接第三偏置电压VBP，所述第十四MOS晶体管M13的另一端连接第二十二MOS晶体管M21的一端，所述第十四MOS晶体管M13的栅极连接第十五MOS晶体管M14的栅极、存储电容Cd的另一端以及第三开关RST_INT_N1的一端，所述第十五MOS晶体管M14的另一端连接第二十三MOS晶体管M22的一端，所述第十六MOS晶体管M15的栅极连接第四偏置电压VBPC，所述第十六MOS晶体管M15的另一端连接第二十二MOS晶体管M21的另一端、第三开关RST_INT_N1的另一端以及第十七MOS晶体管M16的另一端，所述第二十二MOS晶体管M21的栅极连接所述第二十三MOS晶体管M22的栅极和第四偏置电压VBPC，所述第二十三MOS晶体管M22的另一端作为所述第二电流源Ic的输出端，所述第十七MOS晶体管M16的栅极和所述第三开关RST_INT_N1的控制端接相同的控制信号且为所述第一开关RST_INT1和所述第二开关RST_INT2的控制信号的反向信号，所述第十七MOS晶体管M16的一端连接第十八MOS晶体管M17的另一端和第二十MOS晶体管M19的另一端，所述第十八MOS晶体管M17的栅极和第二十MOS晶体管M19的栅极连接第二偏置电压VBNC，所述第十八MOS晶体管M17的一端连接第十九MOS晶体管M18的另一端，所述第二十MOS晶体管M19的一端连接第二十一MOS晶体管M20的另一端，所述第二十一MOS晶体管M20的栅极连接第一偏置电压VBN，所述第十九MOS晶体管M18的栅极连接所述运算放大器OTA中的所述第十一MOS晶体管M10的栅极和所述第十二MOS晶体管M11的栅极，所述第十九MOS晶体管M18的一端和所述第二十一MOS晶体管M20的一端连接所述第二电源VSS。其中，第十三MOS晶体管至第十六MOS晶体管以及第二十二MOS晶体管至第二十三MOS晶体管为NMOS晶体管，第十七MOS晶体管至第二十一MOS晶体管为PMOS晶体管。同图7相比，图8中的所述第二电流源Ic新增了第二十二MOS晶体管M21和第二十三MOS晶体管M22，以将所述第二电流源Ic设计为共源共栅结构，增加输出阻抗，提升电流源的精度。

当所述第二开关RST_INT2的所述另一端连接所述第二电流源Ic的正极，所述第二电流源Ic的负极连接所述第二电源VSS时(即图9所示的积分器电路)，所述第二电流源Ic可包括多个MOS晶体管以及一存储电容和一第三开关，参阅图11和图12，均以虚线箭头方式引出所述第二电流源Ic的详细结构，以便于对照。

如图11所示，所述第二电流源Ic可包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管M5的一端连接所述第一电源VDD，所述第六MOS晶体管M5的一端还连接所述运算放大器OTA中的所述第三MOS晶体管M2的一端和所述第四MOS晶体管M3的一端，所述第六MOS晶体管M5的栅极连接所述运算放大器OTA中的所述第三MOS晶体管M2的栅极，所述第六MOS晶体管M5的另一端连接第九MOS晶体管M8的另一端、第七MOS晶体管M6的另一端以及第三开关RST_INT_N1的一端，所述第九MOS晶体管M8的栅极和所述第三开关RST_INT_N1的控制端接相同的控制信号且为所述第一开关RST_INT1和所述第二开关RST_INT2的控制信号的反向信号，所述第九MOS晶体管M8的一端连接第十MOS晶体管M9的另一端，所述第十MOS晶体管M9的栅极接第一偏置电压VBN，所述第十MOS晶体管M9的一端连接第二电源VSS、第七MOS晶体管M6的一端、存储电容Cd的一端和第八MOS晶体管M7的一端，所述第七MOS晶体管M6的栅极连接第八MOS晶体管M7的栅极、所述存储电容Cd的另一端和所述第三开关RST_INT_N1的另一端，所述第八MOS晶体管M7的另一端作为所述第二电流源Ic的输出端。其中，第六MOS晶体管为NMOS晶体管，第七MOS晶体管至第十MOS晶体管为PMOS晶体管。

或者，如图12所示，所述第二电流源Ic可包括第十三MOS晶体管至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管M12的一端连接所述第一电源VDD，所述第十三MOS晶体管M12的一端还连接所述运算放大器OTA中的所述第五MOS晶体管M4的一端和所述第六MOS晶体管M5的一端，所述第十三MOS晶体管M12的另一端连接第十六MOS晶体管M15的一端，所述第十三MOS晶体管M12的栅极连接第三偏置电压VBP，所述第十六MOS晶体管M15的栅极连接第四偏置电压VBPC，所述第十六MOS晶体管M15的另一端连接第十七MOS晶体管M16的另一端、第十四MOS晶体管M13的另一端和第三开关RST_INT_N1的一端，所述第十七MOS晶体管M16的栅极和所述第三开关RST_INT_N1的控制端接相同的控制信号且为所述第一开关RST_INT1和所述第二开关RST_INT2的控制信号的反向信号，所述第十七MOS晶体管M16的一端连接第十八MOS晶体管M17的另一端以及第二十MOS晶体管M19的另一端，所述第十八MOS晶体管M17的栅极和所述第二十MOS晶体管M19的栅极连接第二偏置电压VBNC，所述第十八MOS晶体管M17的一端连接第十九MOS晶体管M18的另一端，所述第十九MOS晶体管M18的一端连接第二电源VSS，所述第十九MOS晶体管M18的栅极连接所述运算放大器OTA中的所述第十一MOS晶体管M10的栅极和所述第十二MOS晶体管M11的栅极，所述第二十MOS晶体管M19的一端连接第二十一MOS晶体管M20的另一端，所述第二十一MOS晶体管M20的栅极连接第一偏置电压VBN，所述第二十一MOS晶体管M20的一端连接第二电源VSS、第十四MOS晶体管M13的一端、存储电容Cd的一端和第十五MOS晶体管M14的一端，所述第十四MOS晶体管M13的栅极连接第十五MOS晶体管M14的栅极、所述第三开关RST_INT_N1的另一端和所述存储电容Cd的另一端，所述第十五MOS晶体管M14的另一端作为所述第二电流源Ic的输出端。其中，第十三MOS晶体管和第十六MOS晶体管为NMOS晶体管，第十四MOS晶体管、第十五MOS晶体管以及第十七MOS晶体管至第二十一MOS晶体管为PMOS晶体管。

上述的所述运算放大器OTA和所述第二电流源Ic中的各个MOS晶体管的一端指源极，各个MOS晶体管的另一端指漏极；或者，各个MOS晶体管的一端指漏极，各个MOS晶体管的另一端指源极。即上述的各个MOS晶体管的源极与漏极的位置可以互换而不影响所述积分器电路的正常运行。需要说明的是，上述的图6至图8以及图11至图12仅是部分列举了几种运算放大器和第二电流源产生电路的实现结构，此外还有其它运算放大器和第二电流源产生电路结构可以用于具体实现本发明。

并且，从上述对所述运算放大器OTA和所述第二电流源Ic的具体实现结构可知，所述第二电流源Ic包括多个MOS晶体管；其中，部分的MOS晶体管形成电流镜电路结构，以用于在积分阶段复制所述运算放大器OTA的输出端的电流差(即输出端的上下两个支路的电流差)，并存储在所述第二电流源Ic中；并且，在积分阶段，通过控制所述第二开关RST_INT2断开，使得所述第二电流源Ic不会影响所述积分器电路在积分阶段的正常功能；在后续的复位阶段中，停止复制所述运算放大器OTA的输出端的电流差，并通过控制所述第二开关RST_INT2导通，将复制到的所述电流差输入或输出所述运算放大器OTA，且输入或输出所述运算放大器OTA的所述电流差的大小与所述运算放大器OTA在积分阶段的输出端的电流差的大小相等，以使得所述积分器电路中的运算放大器OTA在复位阶段和积分阶段的工作状态一致。

下面以图6、图7、图11和图12为例对所述运算放大器OTA在复位阶段和积分阶段的工作状态一致的工作原理进行说明。

如图6所示，所述运算放大器OTA的输出端的上下两个支路存在电流差IL，即从所述第三MOS晶体管M2流出的电流I2与流向所述第二MOS晶体管M1的电流(未图示)之间的电流差IL；所述第七MOS晶体管M6和所述第八MOS晶体管M7组成电流镜电路结构，在积分阶段，所述第三开关RST_INT_N1导通，用于复制所述电流差IL的所述第七MOS晶体管M6处于漏极和栅极短接的二极管接法，所述第七MOS晶体管M6得到的偏置电压在所述第三开关RST_INT_N1断开后存储在所述存储电容Cd中，由于所述第四MOS晶体管M3和所述第六MOS晶体管M5也组成电流镜电路结构，所述第四MOS晶体管M3和所述第六MOS晶体管M5也协助复制所述电流差IL；在复位阶段，所述第三开关RST_INT_N1断开，存储在所述存储电容Cd上的偏置电压通过所述第八MOS晶体管M7将电流差IL输出，由于此时所述第二开关RST_INT2导通，所述电流差IL流入到所述运算放大器OTA中。具体地，由于所述第六MOS晶体管M5与所述第四MOS晶体管M3、所述第三MOS晶体管M2组成电流镜结构，且所述第六MOS晶体管M5的宽长比为所述第四MOS晶体管M3和所述第三MOS晶体管M2的2倍，则有I5＝2*I2＝2*I3；所述第十MOS晶体管M9的栅极与所述第一MOS晶体管M0(即尾电流偏置管)的栅极均接第一偏置电压VBN，且所述第十MOS晶体管M9与所述第一MOS晶体管M0的宽长比相等，则有I9＝I0；所述第七MOS晶体管M6和所述第八MOS晶体管M7组成电流镜结构，且二者的宽长比相等；所述第九MOS晶体管M8为开关管，用于在复位阶段关闭所述第十MOS晶体管M9、所述第六MOS晶体管M5和所述第七MOS晶体管M6中的电流，以节省功耗；在积分阶段复制电流时，信号RST_INT的反向信号RST_INT_N为高电平，控制所述第三开关RST_INT_N1导通，所述第九MOS晶体管M8也导通，此时，I2＝I3，I2+I3+IL＝I0，I5＝2*I2，I9＝I0，I5+I6＝I9，则可计算得到I6＝IL，所述第七MOS晶体管M6的栅极、所述第八MOS晶体管M7的栅极、所述存储电容Cd的另一端以及所述第三开关RST_INT_N1的另一端之间形成的节点VD产生偏置电压，并存储在所述存储电容Cd上；在复位阶段，反向信号RST_INT_N为低电平，控制所述第三开关RST_INT_N1断开，所述第九MOS晶体管M8也断开，存储在所述存储电容Cd上的偏置电压通过所述第八MOS晶体管M7产生电流Icc，由于信号RST_INT控制的所述第一开关RST_INT1和所述第二开关RST_INT2导通，电流Icc输出到所述运算放大器OTA中，且由于所述第七MOS晶体管M6和所述第八MOS晶体管M7的宽长比相等，则Icc＝IL，那么，在复位阶段，所述运算放大器OTA中仍输入电流IL，保持了同积分阶段同样的工作状态。其中，I2、I3、I5和I6分别为所述第三MOS晶体管M2、所述第四MOS晶体管M3、所述第六MOS晶体管M5和所述第七MOS晶体管M6流出的电流，I0和I9分别为流向所述第一MOS晶体管M0和所述第十MOS晶体管M9的电流。

如图7所示，所述运算放大器OTA的输出端的上下两个支路存在电流差IL，即从所述第八MOS晶体管M7流出的电流I7与流向所述第十MOS晶体管M9的电流I9之间的电流差IL；所述第十四MOS晶体管M13和所述第十五MOS晶体管M14组成电流镜电路结构，在积分阶段，所述第三开关RST_INT_N1导通，用于复制所述电流差IL的所述第十四MOS晶体管M13处于漏极和栅极短接的二极管接法，所述第十四MOS晶体管M13得到的偏置电压在所述第三开关RST_INT_N1断开后存储在所述存储电容Cd中，由于所述第十一MOS晶体管M10和所述第十九MOS晶体管M18也组成电流镜电路结构，所述第十一MOS晶体管M10和所述第十九MOS晶体管M18也协助复制所述电流差IL；在复位阶段，所述第三开关RST_INT_N1断开，存储在所述存储电容Cd上的偏置电压通过所述第十五MOS晶体管M14将电流差IL输出，由于此时所述第二开关RST_INT2导通，所述电流差IL流入到所述运算放大器OTA中。具体地，图7所示的工作原理与图6所示的工作原理类似，只需稍作修改；由于基尔霍夫电流定律，在积分阶段，I4+I5+IL＝I8+I9+I0，且所述第三MOS晶体管M2与所述第四MOS晶体管M3、所述第五MOS晶体管M4与所述第六MOS晶体管M5、所述第七MOS晶体管M6与所述第八MOS晶体管M7、所述第九MOS晶体管M8与所述第十MOS晶体管M9、所述第十一MOS晶体管M10与所述第十二MOS晶体管M11的宽长比相同，则有I4＝I5、I8＝I9，那么，IL＝I0+2*I9-2*I5，设置所述第十三MOS晶体管M12宽长比为所述第六MOS晶体管M5的2倍，所述第十九MOS晶体管M18、所述第十八MOS晶体管M17的宽长比分别为所述第十二MOS晶体管M11、所述第十MOS晶体管M9的2倍，所述第二十一MOS晶体管M20、所述第二十MOS晶体管M19的宽长比分别为所述第一MOS晶体管M0、所述第二MOS晶体管M1的1倍，则有I18＝2*I9，I20＝I0，I15＝2*I5，那么，IL＝I0+2*I9-2*I5＝I20+I18-I15，根据基尔霍夫电流定律，有I15+I13＝I18+I20，所以有I13＝IL；设置所述第十四MOS晶体管M13与所述第十五MOS晶体管M14宽长比相同，则在复位阶段，所述第十五MOS晶体管M14的输出电流Icc＝I13＝IL，同样可以实现积分器中运算放大器的输出端驱动电流在复位阶段和积分阶段保持一致。并且，为了进一步减小功耗，所述第二电流源Ic复制电流时可按比例减小图7中的MOS晶体管M12、M15、M13、M16、M17、M18、M19、M20中的电流，例如减小至原来的一半，则有I13＝IL/2，只需修改设置所述第十五MOS晶体管M14的宽长比为所述第十四MOS晶体管M13的2倍，则有Icc＝2*I13＝IL，同样可达到原来的效果。其中，I2、I3、I4、I8、I9、I15、I18以及I20均为输入对应的MOS晶体管M2、M3、M4、M8、M9、M15、M18以及M20的电流，I0、I5、I7以及I13均为从对应的MOS晶体管M0、M5、M7以及M13输出的电流。

如图11所示，所述运算放大器OTA的输出端的上下两个支路存在电流差IL，即从所述第三MOS晶体管M2流出的电流I2与流向所述第二MOS晶体管M1的电流(未图示)之间的电流差IL；所述第七MOS晶体管M6和所述第八MOS晶体管M7组成电流镜电路结构，在积分阶段，所述第三开关RST_INT_N1导通，用于复制所述电流差IL的所述第七MOS晶体管M6处于漏极和栅极短接的二极管接法，所述第七MOS晶体管M6得到的偏置电压在所述第三开关RST_INT_N1断开后存储在所述存储电容Cd中，由于所述第四MOS晶体管M3和所述第六MOS晶体管M5也组成电流镜电路结构，所述第四MOS晶体管M3和所述第六MOS晶体管M5也协助复制所述电流差IL；在复位阶段，所述第三开关RST_INT_N1断开，存储在所述存储电容Cd上的偏置电压通过所述第八MOS晶体管M7将电流差IL输出，由于此时所述第二开关RST_INT2导通，所述电流差IL流出到所述第二电源VSS，使得所述运算放大器OTA中输出所述电流差IL。具体地，由于所述第六MOS晶体管M5与所述第四MOS晶体管M3、所述第三MOS晶体管M2组成电流镜结构，且所述第六MOS晶体管M5的宽长比为所述第四MOS晶体管M3和所述第三MOS晶体管M2的2倍，则有I5＝2*I2＝2*I3；所述第十MOS晶体管M9的栅极与所述第一MOS晶体管M0(即尾电流偏置管)的栅极均接第一偏置电压VBN，且所述第十MOS晶体管M9与所述第一MOS晶体管M0的宽长比相等，则有I9＝I0；所述第七MOS晶体管M6和所述第八MOS晶体管M7组成电流镜结构，且二者的宽长比相等；所述第九MOS晶体管M8为开关管，用于在复位阶段关闭所述第十MOS晶体管M9、所述第六MOS晶体管M5和所述第七MOS晶体管M6中的电流，以节省功耗；在积分阶段复制电流时，信号RST_INT的反向信号RST_INT_N为高电平，控制所述第三开关RST_INT_N1导通，所述第九MOS晶体管M8也导通，此时，I2＝I3，I2+I3+IL＝I0，I5＝2*I2，I9＝I0，I5+I6＝I9，则可计算得到I6＝IL，所述第七MOS晶体管M6的栅极、所述第八MOS晶体管M7的栅极、所述存储电容Cd的另一端以及所述第三开关RST_INT_N1的另一端之间形成的节点VD产生偏置电压，并存储在所述存储电容Cd上；在复位阶段，反向信号RST_INT_N为低电平，控制所述第三开关RST_INT_N1断开，所述第九MOS晶体管M8也断开，存储在所述存储电容Cd上的偏置电压通过所述第八MOS晶体管M7产生电流Icc，由于信号RST_INT控制的所述第一开关RST_INT1和所述第二开关RST_INT2导通，电流Icc输出到所述第二电源VSS，即电流Icc从所述运算放大器OTA中输出，且由于所述第七MOS晶体管M6和所述第八MOS晶体管M7的宽长比相等，则Icc＝IL，那么，在复位阶段所述运算放大器OTA中流出电流IL，保持了同积分阶段同样的工作状态。其中，I2、I3、I5和I6分别为所述第三MOS晶体管M2、所述第四MOS晶体管M3、所述第六MOS晶体管M5和所述第七MOS晶体管M6流出的电流，I0和I9分别为流向所述第一MOS晶体管M0和所述第十MOS晶体管M9的电流。

如图12所示，所述运算放大器OTA的输出端的上下两个支路存在电流差IL，即从所述第八MOS晶体管M7流出的电流I7与流向所述第十MOS晶体管M9的电流I9之间的电流差IL；所述第十四MOS晶体管M13和所述第十五MOS晶体管M14组成电流镜电路结构，在积分阶段，所述第三开关RST_INT_N1导通，用于复制所述电流差IL的所述第十四MOS晶体管M13处于漏极和栅极短接的二极管接法，所述第十四MOS晶体管M13得到的偏置电压在所述第三开关RST_INT_N1断开后存储在所述存储电容Cd中，由于所述第十一MOS晶体管M10和所述第十九MOS晶体管M18也组成电流镜电路结构，所述第十一MOS晶体管M10和所述第十九MOS晶体管M18也协助复制所述电流差IL；在复位阶段，所述第三开关RST_INT_N1断开，存储在所述存储电容Cd上的偏置电压通过所述第十五MOS晶体管M14将电流差IL输出，由于此时所述第二开关RST_INT2导通，所述电流差IL输出到所述第二电源VSS，实现所述电流差IL从所述运算放大器OTA中输出。具体地，图12所示的工作原理与图11所示的工作原理类似，只需稍作修改；由于基尔霍夫电流定律，在积分阶段，I4+I5+IL＝I8+I9+I0，且所述第三MOS晶体管M2与所述第四MOS晶体管M3、所述第五MOS晶体管M4与所述第六MOS晶体管M5、所述第七MOS晶体管M6与所述第八MOS晶体管M7、所述第九MOS晶体管M8与所述第十MOS晶体管M9、所述第十一MOS晶体管M10与所述第十二MOS晶体管M11的宽长比相同，则有I4＝I5、I8＝I9，那么，IL＝I0+2*I9-2*I5，设置所述第十三MOS晶体管M12宽长比为所述第六MOS晶体管M5的2倍，所述第十九MOS晶体管M18、所述第十八MOS晶体管M17的宽长比分别为所述第十二MOS晶体管M11、所述第十MOS晶体管M9的2倍，所述第二十一MOS晶体管M20、所述第二十MOS晶体管M19的宽长比分别为所述第一MOS晶体管M0、所述第二MOS晶体管M1的1倍，则有I18＝2*I9，I20＝I0，I15＝2*I5，那么，IL＝I0+2*I9-2*I5＝I20+I18-I15，根据基尔霍夫电流定律，有I15＝I18+I20+I13，所以有I13＝-IL；设置所述第十四MOS晶体管M13与所述第十五MOS晶体管M14宽长比相同，则在复位阶段，所述第十五MOS晶体管M14的输出电流Icc＝I13＝-IL，同样可以实现积分器中运算放大器的输出端驱动电流在复位阶段和积分阶段保持一致。其中，I0、I2、I3、I4、I8、I9、I15、I18以及I20均为输入对应的MOS晶体管M0、M2、M3、M4、M8、M9、M15、M18以及M20的电流，I5、I7以及I13均为从对应的MOS晶体管M5、M7以及M13输出的电流。

另外，上述的图3以及图6至图8所示的是积分器电路的输出端VOUT的输出电压随时间下降的电路，所述电流差IL的方向为流入所述运算放大器OTA，则所述运算放大器OTA的正向输入端的共模电压VCM小于反向输入端的VN节点的电压；上述的图9、图11和图12所示的是积分器电路的输出端VOUT的输出电压随时间上升的电路，所述电流差IL的方向为流出所述运算放大器OTA，则所述运算放大器OTA的正向输入端的共模电压VCM大于反向输入端的VN节点的电压。

由于所述积分器电路中的运算放大器OTA在复位阶段和积分阶段的工作状态一致，使得大大加快了运算放大器OTA从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度；并且，与传统的通过增加运算放大器电流来实现输出快速建立的积分器电路的方法相比，本发明的积分器电路在传统的积分器电路基础上仅增加了一个电流源和一个开关，可以大幅度节省面积和功耗，有利于芯片的低功耗和小型化设计。

综上所述，本发明提供的积分器电路，包括：一第一电流源、一第一开关、一积分电容、一运算放大器、一第二电流源和一第二开关；其中，所述第一电流源的一端连接第一电源，所述第一电流源的另一端连接所述运算放大器的一输入端、所述积分电容的一端和所述第一开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述积分电容的另一端、所述第一开关的另一端、所述第二开关的一端并作为所述积分器电路的输出端，所述第二开关的另一端连接所述第二电流源的一端，所述第二电流源的另一端连接所述第一电源或一第二电源。本发明的积分器电路使得运算放大器在复位阶段和积分阶段的工作状态一致，大大加快了运算放大器从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度，同时也大幅度节省面积和功耗，有利于芯片的低功耗和小型化设计。

本发明一实施例提供一种本发明的所述积分器电路的工作时序控制方法，参阅图4和图10，图4是图3所示的积分器电路的工作时序示意图，图10是图9所示的积分器电路的工作时序示意图，对于积分器电路的VN节点的电压和输出端VOUT的电压，虚线表示的是图3和图9所示的(即本发明提供的积分器电路)的波形示意，实线表示的是图1所示的(即现有的积分器电路)的波形示意。从图4和图10中可看出，所述积分器电路结构的工作时序控制方法包括重复的复位阶段T1和积分阶段T2，Trow表示一个时序周期；其中，在前一积分阶段，所述第二电流源Ic复制所述运算放大器OTA的输出端VOUT的电流差IL，并将所述电流差IL存储在所述第二电流源Ic中；在后一复位阶段T1，通过所述第二开关RST_INT2将所述电流差IL输入或输出所述运算放大器OTA，以使得所述运算放大器OTA在后一复位阶段T1和后一积分阶段T2的工作状态一致。

对于图3所示的积分器电路的工作时序，如图4所示，在所述后一复位阶段T1，复位信号RST_INT控制所述第一开关RST_INT1和第二开关RST_INT2导通，所述第二电流源Ic输出上一个时序周期的积分阶段存储的所述电流差IL，使得所述运算放大器OTA的输出端流入电流为IL+It，此时，所述运算放大器OTA的反向输入端的节点VN的电压VN1满足公式：gm*(VN1-VCM)＝IL+It，此公式经转换得到VN1＝VCM+(IL+It)/gm；由于积分电流It较小，电流差IL较大，使得积分电流It忽略不计，则有VN1＝VCM+IL/gm。其中，gm为运算放大器OTA的跨导，It为第一电流源输出的积分电流。在所述后一积分阶段T2，复位信号RST_INT由高电平变为低电平，控制所述第一开关RST_INT1和第二开关RST_INT2断开，此时，由于所述第一电流源输出的积分电流It给积分电容Ct充电，积分器电路的输出端VOUT电压下降，而所述运算放大器OTA要使输出电压下降，则需要流入驱动电流(即所述电流差IL)；由于积分器电路的输出端通常接多列积分型ADC，负载(例如负载电容CL)很大，所以所述电流差IL大小通常较大，远大于积分电流It；当积分器电路的输出端VOUT的电压随时间稳定下降时，运算放大器OTA的反向输入端的节点VN的电压VN2需满足公式gm*(VN2-VCM)＝IL+It，此公式经转换得到VN2＝VCM+(IL+It)/gm；由于积分电流It较小，所述电流差IL较大，使得积分电流It忽略不计，则有VN2＝VCM+IL/gm。

从上述对图4的描述可知，虚线的节点VN的电压VN1＝VN2，所述运算放大器OTA的反向输入端的节点VN的电压在复位阶段和积分阶段相同，即在图4中的节点VN的电压变化曲线中，t0到t1时间的虚线、t1到t2时间的虚线以及t1到t2时间的实线对应的电压相同，这样使得所述运算放大器OTA的工作状态保持不变，不需要现有结构从复位状态切换到积分状态所需要的建立时间(即图4中节点VN的电压变化曲线的实线中的t1到t2的时间)，这样就保证了t1到t2时间积分器电路输出端VOUT的电压的线性度。其中，如图4中所示，对于积分器电路的输出端VOUT的电压，虚线表示的是图3所示的(即本发明提供的)积分器电路的输出端VOUT的电压，实线表示的是图1所示的(即现有的)积分器电路的输出端VOUT的电压，在t1到t2时间，虚线的线性度明显优于实线的线性度；而在t2到t3时间，虚线与实线重合，本发明的积分器电路的输出端VOUT的电压的变化与现有的积分器电路的输出端VOUT的电压的变化一致，积分器电路的变化不会影响这部分的输出信号精度。

另外，参阅图5，图5是图3所示的积分器电路和图1所示的积分器电路输出的仿真波形对比，横坐标为时间(time)，纵坐标为电压(V)，从图5中可看出，相比于现有的积分器电路的输出端VOUT的电压变化曲线L2，本发明提出的积分器电路的输出端VOUT的电压变化曲线L1中的初始电压更高，且从复位状态切换为积分状态后，输出电压的线性度更好。由于本发明提出的积分器电路的输出端VOUT的初始电压更高，从复位状态切换为积分状态后，输出电压的线性度更好，使得积分型ADC可以有效使用的参考电压范围较现有结构更宽，且线性度更好，非常有利于提升整体ADC的性能指标。

对于图9所示的积分器电路的工作时序，如图10所示，在所述后一复位阶段T1，复位信号RST_INT控制所述第一开关RST_INT1和第二开关RST_INT2导通，所述第二电流源Ic中输入在上一个时序周期的积分阶段存储的所述电流差IL，使得所述运算放大器OTA的输出端流出电流为IL+It，此时，所述运算放大器OTA的反向输入端的节点VN的电压VN1满足公式：gm*(VCM-VN1)＝IL+It，此公式经转换得到VN1＝VCM-(IL+It)/gm；由于积分电流It较小，电流差IL较大，使得积分电流It忽略不计，则有VN1＝VCM-IL/gm。在所述后一积分阶段T2，复位信号RST_INT由高电平变为低电平，控制所述第一开关RST_INT1和第二开关RST_INT2断开，此时，由于所述第一电流源输出的积分电流It给积分电容Ct充电，积分器电路的输出端VOUT电压上升，而所述运算放大器OTA要使输出电压上升，则需要流出驱动电流(即所述电流差IL)，由于积分器电路的输出端通常接多列积分型ADC，负载(例如负载电容CL)很大，所以所述电流差IL大小通常较大，远大于积分电流It；当积分器电路的输出端VOUT的电压随时间稳定上升时，运算放大器OTA的反向输入端的节点VN的电压VN2需满足公式gm*(VCM-VN2)＝IL+It，此公式经转换得到VN2＝VCM-(IL+It)/gm，由于积分电流It较小，所述电流差IL较大，使得积分电流It忽略不计，则有VN2＝VCM-IL/gm。

从上述对图10的描述可知，虚线的节点VN的电压VN1＝VN2，所述运算放大器OTA的反向输入端的节点VN的电压在复位阶段和积分阶段保持不变，即在图10中的节点VN的电压变化曲线中，t0到t1时间的虚线、t1到t2时间的虚线以及t1到t2时间的实线对应的电压相同，这样使得所述运算放大器OTA的工作状态保持不变，不需要现有结构从复位状态切换到积分状态所需要的建立时间(即图10中节点VN的电压变化曲线的实线中的t1到t2的时间)，这样就保证了t1到t2时间积分器电路输出端VOUT的电压的线性度。其中，如图10中所示，对于积分器电路的输出端VOUT的电压，虚线表示的是图9所示的(即本发明提供的)积分器电路的输出端VOUT的电压，实线表示的是图1所示的(即现有的)积分器电路的输出端VOUT的电压，在t1到t2时间，虚线的线性度明显优于实线的线性度；而在t2到t3时间，虚线与实线重合，本发明的积分器电路的输出端VOUT的电压的变化与现有的积分器电路的输出端VOUT的电压的变化一致，积分器电路的变化不会影响这部分的输出信号精度。并且，相比于现有的积分器电路的输出端VOUT的电压变化，本发明提出的积分器电路的输出端VOUT的电压变化中的初始电压更高，且从复位状态切换为积分状态后，输出电压的线性度更好。

综上所述，本发明提供的积分器电路的工作时序控制方法，包括重复的复位阶段和积分阶段，其中，在前一积分阶段，所述第二电流源复制所述运算放大器的输出端的电流差，并将所述电流差存储在所述第二电流源中；在后一复位阶段，通过所述第二开关将所述电流差输入或输出所述运算放大器，以使得所述运算放大器在后一复位阶段和后一积分阶段的工作状态一致。本发明的积分器电路的工作时序控制方法大大加快了运算放大器从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度。

本发明一实施例提供一种电子装置，包括本发明提供的所述积分器电路以及与所述积分器电路的输出端连接的至少一路模数转换电路。所述电子装置可以为CMOS图像传感器；当所述模数转换电路为多路时，各路模数转换电路还一一对应地连接一路PGA(可编程增益放大器)电路。

由于所述电子装置包括本发明提供的所述积分器电路，而本发明的积分器电路的运算放大器在复位阶段和积分阶段的工作状态一致，大大加快了运算放大器从复位状态切换为积分状态的速度，进而加快了积分器电路的输出建立速度，提升了积分器电路输出电压信号的线性度和有效信号幅度，使得与所述积分器电路的输出端连接的模数转换电路整体的响应曲线的线性度得到提升，进而使得所述电子装置的整体性能得到提升；并且，由于本发明的积分器电路大幅度节省了面积和功耗，有利于所述电子装置的低功耗和小型化设计。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种积分器电路，包括：一第一电流源、一第一开关、一积分电容、一运算放大器、一第二电流源和一第二开关；其中，所述第一电流源的一端连接第一电源，所述第一电流源的另一端连接所述运算放大器的一输入端、所述积分电容的一端和所述第一开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述积分电容的另一端、所述第一开关的另一端、所述第二开关的一端并作为所述积分器电路的输出端，所述第二开关的另一端连接所述第二电流源的一端，所述第二电流源的另一端连接所述第一电源或一第二电源；所述第一开关和所述第二开关在复位阶段导通，所述第一开关和所述第二开关在积分阶段断开。

2.如权利要求1所述的积分器电路，其特征在于，所述第一电流源的正极连接所述第一电源，所述运算放大器的反向输入端连接所述第一电流源的负极、所述积分电容的一端和所述第一开关的一端，所述运算放大器的正向输入端接入一共模电压，所述第二开关的所述另一端连接所述第二电流源的负极，所述第二电流源的正极连接所述第一电源；或者，所述第一电流源的负极连接所述第一电源，所述运算放大器的反向输入端连接所述第一电流源的正极、所述积分电容的一端和所述第一开关的一端，所述运算放大器的正向输入端接入一共模电压，所述第二开关的所述另一端连接所述第二电流源的正极，所述第二电流源的负极连接所述第二电源；所述第一电源的电压大于所述第二电源的电压。

3.如权利要求1所述的积分器电路，其特征在于，所述第二电流源包括多个MOS晶体管，部分所述MOS晶体管形成电流镜电路结构，以用于复制所述运算放大器的输出端的电流差。

4.如权利要求1所述的积分器电路，其特征在于，所述第一开关和所述第二开关均具有控制端，且所述第一开关和所述第二开关的控制端所接入的控制信号相同。

5.如权利要求2所述的积分器电路，其特征在于，所述运算放大器包括第一MOS晶体管至第五MOS晶体管，第一MOS晶体管的一端连接第二电源，所述第一MOS晶体管的另一端连接第二MOS晶体管的一端和第五MOS晶体管的一端，所述第一MOS晶体管的栅极连接第一偏置电压，所述第二MOS晶体管的另一端连接第三MOS晶体管的另一端，并形成所述运算放大器的输出端，所述第二MOS晶体管的栅极作为所述运算放大器的一输入端；所述第三MOS晶体管的一端连接第四MOS晶体管的一端和第一电源，所述第三MOS晶体管的栅极连接第四MOS晶体管的栅极、所述第五MOS晶体管的另一端以及所述第二电流源中相应的控制端；所述第四MOS晶体管的另一端连接第五MOS晶体管的另一端；所述第五MOS晶体管的栅极作为所述运算放大器的另一输入端；或者，

所述运算放大器包括第一MOS晶体管至第十二MOS晶体管，第一MOS晶体管的一端连接所述第二电源，所述第一MOS晶体管的另一端连接第二MOS晶体管的一端，所述第一MOS晶体管的栅极连接第一偏置电压，所述第二MOS晶体管的栅极连接第二偏置电压，所述第二MOS晶体管的另一端连接第三MOS晶体管的一端和第四MOS晶体管的一端，所述第三MOS晶体管的栅极作为所述运算放大器的一输入端，所述第四MOS晶体管的栅极作为所述运算放大器的另一输入端，所述第三MOS晶体管的另一端连接第五MOS晶体管的另一端和第七MOS晶体管的一端，所述第四MOS晶体管的另一端连接第六MOS晶体管的另一端和第八MOS晶体管的一端，所述第五MOS晶体管的栅极连接第六MOS晶体管的栅极并连接第三偏置电压，所述第五MOS晶体管的一端连接所述第一电源和第六MOS晶体管的一端，所述第七MOS晶体管的栅极连接第八MOS晶体管的栅极并连接第四偏置电压，所述第七MOS晶体管的另一端连接第九MOS晶体管的另一端、第十一MOS晶体管的栅极、第十二MOS晶体管的栅极以及所述第二电流源中相应的控制端，所述第八MOS晶体管的另一端连接第十MOS晶体管的另一端，并形成所述运算放大器的输出端，所述第九MOS晶体管的栅极连接第十MOS晶体管的栅极以及所述第二偏置电压，所述第九MOS晶体管的一端连接所述第十一MOS晶体管的另一端，所述第十MOS晶体管的一端连接所述第十二MOS晶体管的另一端，所述第十一MOS晶体管的一端连接第十二MOS晶体管的一端以及所述第二电源。

6.如权利要求2～5中任一项所述的积分器电路，其特征在于，当所述第二开关的所述另一端连接所述第二电流源的负极，所述第二电流源的正极连接所述第一电源时，

所述第二电流源包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管的一端连接所述第一电源、第七MOS晶体管的一端、存储电容的一端以及第八MOS晶体管的一端，所述第六MOS晶体管的另一端连接第九MOS晶体管的另一端、第七MOS晶体管的另一端以及所述第三开关的一端，所述第七MOS晶体管的栅极连接所述第八MOS晶体管的栅极、所述存储电容的另一端以及所述第三开关的另一端，所述第八MOS晶体管的另一端作为所述第二电流源的输出端，所述第三开关的控制端和所述第九MOS晶体管的栅极接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第九MOS晶体管的一端连接第十MOS晶体管的另一端，所述第十MOS晶体管的一端连接所述第二电源，所述第十MOS晶体管的栅极连接第一偏置电压；或者，

所述第二电流源包括第十三MOS晶体管至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源、第十四MOS晶体管的一端、存储电容的一端以及第十五MOS晶体管的一端，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十四MOS晶体管的另一端连接第十六MOS晶体管的另一端、第十七MOS晶体管的另一端和第三开关的一端，所述第十四MOS晶体管的栅极连接所述存储电容的另一端、所述第十五MOS晶体管的栅极和所述第三开关的另一端，所述第十五MOS晶体管的另一端作为所述第二电流源的输出端，所述第三开关的控制端和所述第十七MOS晶体管的栅极接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十六MOS晶体管的栅极连接第四偏置电压，第十八MOS晶体管的栅极连接第二偏置电压，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端以及第二十MOS晶体管的另一端，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第十九MOS晶体管的一端和所述第二十一MOS晶体管的一端连接所述第二电源，所述第二十MOS晶体管的栅极连接第二偏置电压，所述第二十一MOS晶体管的栅极连接第一偏置电压；或者，

所述第二电流源包括第十三MOS晶体管至第二十三MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源、第十四MOS晶体管的一端、存储电容的一端以及第十五MOS晶体管的一端，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十四MOS晶体管的另一端连接第二十二MOS晶体管的一端，所述第十四MOS晶体管的栅极连接第十五MOS晶体管的栅极、存储电容的另一端以及第三开关的一端，所述第十五MOS晶体管的另一端连接第二十三MOS晶体管的一端，所述第十六MOS晶体管的栅极连接第四偏置电压，所述第十六MOS晶体管的另一端连接第二十二MOS晶体管的另一端、第三开关的另一端以及第十七MOS晶体管的另一端，所述第二十二MOS晶体管的栅极连接所述第二十三MOS晶体管的栅极和第四偏置电压，所述第二十三MOS晶体管的另一端作为所述第二电流源的输出端，所述第十七MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端和第二十MOS晶体管的另一端，所述第十八MOS晶体管的栅极和第二十MOS晶体管的栅极连接第二偏置电压，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第二十一MOS晶体管的栅极连接第一偏置电压，所述第十九MOS晶体管的一端和所述第二十一MOS晶体管的一端连接所述第二电源。

7.如权利要求2～5中任一项所述的积分器电路，其特征在于，当所述第二开关的所述另一端连接所述第二电流源的正极，所述第二电流源的负极连接所述第二电源时，

所述第二电流源包括第六MOS晶体管至第十MOS晶体管以及一存储电容和一第三开关，所述第六MOS晶体管的一端连接所述第一电源，所述第六MOS晶体管的另一端连接第九MOS晶体管的另一端、第七MOS晶体管的另一端以及第三开关的一端，所述第九MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第九MOS晶体管的一端连接第十MOS晶体管的另一端，所述第十MOS晶体管的栅极接第一偏置电压，所述第十MOS晶体管的一端连接第二电源、第七MOS晶体管的一端、存储电容的一端和第八MOS晶体管的一端，所述第七MOS晶体管的栅极连接第八MOS晶体管的栅极、所述存储电容的另一端和所述第三开关的另一端，所述第八MOS晶体管的另一端作为所述第二电流源的输出端；或者，

所述第二电流源包括第十三MOS晶体管至第二十一MOS晶体管以及一存储电容和一第三开关，所述第十三MOS晶体管的一端连接所述第一电源，所述第十三MOS晶体管的另一端连接第十六MOS晶体管的一端，所述第十三MOS晶体管的栅极连接第三偏置电压，所述第十六MOS晶体管的栅极连接第四偏置电压，所述第十六MOS晶体管的另一端连接第十七MOS晶体管的另一端、第十四MOS晶体管的另一端和第三开关的一端，所述第十七MOS晶体管的栅极和所述第三开关的控制端接相同的控制信号且为所述第一开关和所述第二开关的控制信号的反向信号，所述第十七MOS晶体管的一端连接第十八MOS晶体管的另一端以及第二十MOS晶体管的另一端，所述第十八MOS晶体管的栅极和所述第二十MOS晶体管的栅极连接第二偏置电压，所述第十八MOS晶体管的一端连接第十九MOS晶体管的另一端，所述第十九MOS晶体管的一端连接第二电源，所述第二十MOS晶体管的一端连接第二十一MOS晶体管的另一端，所述第二十一MOS晶体管的栅极连接第一偏置电压，所述第二十一MOS晶体管的一端连接第二电源、第十四MOS晶体管的一端、存储电容的一端和第十五MOS晶体管的一端，所述第十四MOS晶体管的栅极连接第十五MOS晶体管的栅极、所述第三开关的另一端和所述存储电容的另一端，所述第十五MOS晶体管的另一端作为所述第二电流源的输出端。

8.一种如权利要求1至7中任一项所述的积分器电路的工作时序控制方法，其特征在于，包括重复的复位阶段和积分阶段，其中，在前一积分阶段，所述第二电流源复制所述运算放大器的输出端的电流差，并将所述电流差存储在所述第二电流源中；在后一复位阶段，通过所述第二开关将所述电流差输入或输出所述运算放大器，以使得所述运算放大器在后一复位阶段和后一积分阶段的工作状态一致。

9.如权利要求8所述的积分器电路的工作时序控制方法，其特征在于，在所述后一复位阶段，所述第一开关和第二开关导通，所述第二电流源输出在所述前一积分阶段存储的所述电流差，以使得所述运算放大器的反向输入端的电压VN1＝VCM+IL/gm；在所述后一积分阶段，所述第一开关和第二开关断开，所述积分器电路的输出端的电压随时间下降，所述运算放大器中输入所述电流差，以使得所述运算放大器的反向输入端的电压VN2＝VCM+IL/gm，从而使得VN1＝VN2；

或者，在所述后一复位阶段，所述第一开关和第二开关导通，所述第二电流源中输入在所述前一积分阶段存储的所述电流差，以使得所述运算放大器的反向输入端的电压VN1＝VCM-IL/gm；在所述后一积分阶段，所述第一开关和第二开关断开，所述积分器电路的输出端的电压随时间上升，所述运算放大器中输出所述电流差，以使得所述运算放大器的反向输入端的电压VN2＝VCM-IL/gm，从而使得VN1＝VN2；其中，VCM为共模电压，IL为所述电流差，gm为所述运算放大器的跨导。

10.一种电子装置，其特征在于，包括权利要求1～7中任一项所述的积分器电路以及与所述积分器电路的输出端连接的至少一路模数转换电路。