CN112803895B - 一种基于开关电容的伪电阻矫正电路 - Google Patents

一种基于开关电容的伪电阻矫正电路 Download PDF

Info

Publication number
CN112803895B
CN112803895B CN202011630463.8A CN202011630463A CN112803895B CN 112803895 B CN112803895 B CN 112803895B CN 202011630463 A CN202011630463 A CN 202011630463A CN 112803895 B CN112803895 B CN 112803895B
Authority
CN
China
Prior art keywords
voltage
capacitor
pseudo
resistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011630463.8A
Other languages
English (en)
Other versions
CN112803895A (zh
Inventor
陈铭易
郝禹植
李永福
陈威富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202011630463.8A priority Critical patent/CN112803895B/zh
Publication of CN112803895A publication Critical patent/CN112803895A/zh
Priority to US17/646,325 priority patent/US20220206100A1/en
Application granted granted Critical
Publication of CN112803895B publication Critical patent/CN112803895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明涉及模拟集成电路技术领域，公开了一种基于开关电容的伪电阻矫正电路，通过开关电容矫正电路产生一基准电阻，其阻值大小仅与开关电容的电容值和开关的频率有关，使用并联转串联的电路设计方案以及电压积分器将控制电压提取来控制伪电阻，可以得到阻值为基准电阻XYZ倍的伪电阻，该伪电阻阻值精确可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有提高。

Description

一种基于开关电容的伪电阻矫正电路
技术领域
本发明涉及模拟集成电路技术领域，具体涉及一种基于开关电容的伪电阻矫正电路。
背景技术
近年来模拟集成电路的飞速发展和生物医疗市场的不断扩大，使得将电路设计与生物医疗融合成为了不可逆转的趋势。在各类可穿戴生理信号检测设备中，为了抑制电极的失调电压，会设计具备带通特性的生理信号采集放大器，而为了形成极低的高通截至频率(对于ECG采集需低于0.67Hz)常需要一个极大的电容或电阻，通常会使用片外器件来实现，不利于提高集成度，因此，对于生物医疗电路使用片上器件实现极低的高通截至频率十分重要。
实现片上极低的高通截至频率常用的方法可分为：1、使用大电阻直接构成放大器的反馈网络，通过与该电阻并联的电容构成带通特性，2、使用直流伺服环路(DC servoloop简称DSL)对输出信号进行积分将其反馈回输入来实现。但因为DSL中仍然需要构成一个极低频率的积分器，故仍需要实现片上的大电阻或是大电容。
对于芯片上有限的面积，实现片上大电容将会浪费大量的芯片面积，提高设计成本，因此片上实现一个G(109)欧姆级别的电阻是更加合理的选择。为了实现这样的电阻，传统的方法有开关电容电阻(switch capacitor简称SC)，占空比可调电阻(duty cycleresistor简称DCR)和伪电阻(pseudo resistor简称PR)。使用SC和DCR的方法，片上最高可以实现几个G欧姆的电阻，但是这样的电阻值仍然较小，为了达到指定的高通截止频率仍需要片上实现100pF量级的电容，造成面积的浪费，而使用PR可以达到几个T欧姆的电阻，但是阻值不可控且会随工艺，电源电压和温度(process,voltage and temperature简称PVT)以及器件两端电压差发生变化，从而降低了放大器的线性度。
自2003年提出将伪电阻技术应用于生物医疗领域，发展出了多种伪电阻的矫正技术来实现阻值可控并提高对PVT的鲁棒性。使用数模转换器为伪电阻提供偏置电压虽然可以做到阻值可控且线性度较好，但是其阻值对于PVT的鲁棒性较差。使用与绝对温度成正比的电流源来偏置伪电阻可以做到阻值精确可控且具备好的PVT鲁棒性，但其只能工作在设定的工作点附近，输出信号的线性区域小。
发明内容
本发明的目的，为了同时解决上述现有伪电阻矫正电路PVT鲁棒性差，输出信号线性区域小与阻值不能精确控制的问题，提出一种低功耗，小面积可多伪电阻复用的基于开关电容的伪电阻矫正电路，采用并联转串联的电路设计，该伪电阻阻值可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有上升。
本发明具体采用以下技术方案实现：
一种基于开关电容的伪电阻矫正电路，包括开关电容矫正环路、电压积分器和电平转换模块；其特点在于，所述的开关电容矫正环路产生一基准电阻，所述的电压积分器将控制电压提取，并通过电平转模模块来控制伪电阻，得到阻值为基准电阻XYZ倍的伪电阻。
所述的基准电阻的阻值大小仅与开关电容的电容值和开关的频率有关，与PVT的波动无关。
所述的开关电容矫正环路包括开关电容、反馈环路和X:1的电流镜；
所述的开关电容由两个首尾相连CMOS开关和第一电容构成，两个CMOS开关相连的中间节点与第一电容的一端相连，该第一电容的另一端接地，两个CMOS开关的两个端口分别与恒定电位和电流镜流过X倍电流的端口相连；控制两个CMOS开关的导通与关闭的信号由额外的控制电路产生；
所述的反馈环路由第一运算放大器和Y个并联的P型金属氧化物半导体场效应晶体管组成；
所述的电流镜由沟道长度相同宽度比为X:1的第一P型晶体管和第二P型晶体管组成，所述的第一P型晶体管的栅极与第一P型晶体管的漏级相连构成二极管连接，产生的电压用来控制两个P型晶体管的栅极电压，所述的第一P型晶体管的漏极与所述的开关电容的一个CMOS开关的外端口相连，所述的第二p型晶体管的漏栅与反馈环路中Y个并联的P型晶体管的源极相连，该Y个并联的P型晶体管的体端与源极相连，每个P型晶体管的漏级均连接到一恒定电位；并联的Y个P型晶体管的栅极电压由所述的第一运算放大器的输出控制，该第一运算放大器的正输入端口与电流镜流过X倍电流的端口相连，该第一运算放大器的负输入端口与电流镜流过1倍电流的端口相连。
所述的电压积分器是对所述的开关电容矫正环路的一个工作周期内并联的Y个P型晶体管的栅源电压进行积分，并输出一个周期内栅源电压的平均值；由复位，采样和积分三种工作状态，不同工作状态之间的状态切换信号由额外的控制电路产生。
所述的电平转换模块由四个开关和第二电容构成，有采样和矫正两个工作状态：
采样工作状态：当所述的电压积分器输出稳定后，采样电压积分器相对于恒定电位的输出电压，并将该输出电压保存到第二电容上；
矫正工作状态：将第二电容)上的输出电压施加到所述的伪电阻的栅源电容上，通过该电压来矫正伪电阻的栅源电压的平均值，达到矫正伪电阻阻值的目的。
所述的伪电阻包括Z个串联的P型晶体管和连接在该P型晶体管的栅极与源极之间的栅源电容，该栅源电容用来保存电压，其充放电由所述的电平转换模块控制，该电压可用来实时控制伪电阻的阻值。
所述的Y个P型金属氧化物半导体场效应晶体管和Z个P型晶体管的尺寸相同。
本发明有益的技术效果在于：
采用开关电容矫正环路和并联转串联的电路设计方案，将伪电阻的阻值放大到开关电容阻值的XYZ倍，且伪电阻的阻值可调，并提高了伪电阻对PVT的鲁棒性，伪电阻的栅源电压不会随着伪电阻两端的电压变化，提高电阻的线性度。
附图说明
图1是本发明基于开关电容的伪电阻矫正电路的结构框架示意图；
图2是本发明基于开关电容的伪电阻矫正电路的电路示意图；
图3是本发明中伪电阻的电路示意图；
图4是本发明基于开关电容的伪电阻矫正电路的工作时序示意图；
图5是本发明中第一运算放大器、第二运算放大器以及第三运算放大器的结构示意图；
图6是伪电阻阻值与控制信号频率的关系；
图7是不同温度和三种工艺角(tt,ff,ss)下，矫正伪电阻与传统伪电阻阻值变化的比较示意图；
图8是不同电源电压和三种工艺角(tt,ff,ss)下，矫正伪电阻与传统伪电阻阻值变化的比较示意图；
图9是矫正伪电阻与传统伪电阻线性度的比较示意图。
具体实施方式
下面结合附图及较佳实施例详细说明本发明的详细内容，但不应以此限制本发明的保护范围。
如图1所示，本发明提供了一种基于开关电容的伪电阻矫正电路，通过开关电容矫正环路和并联转串联的电路，将伪电阻的阻值放大到开关电容阻值的XYZ倍，且伪电阻的阻值可调，并提高了伪电阻对PVT的鲁棒性，伪电阻的栅源电压不会随着伪电阻两端的电压变化，提高电阻的线性度。
如图2所示，为基于开关电容的伪电阻矫正电路的具体结构，包括：开关电容矫正环路1，电压积分器2和电平转换模块3；
所述开关电容矫正环路由开关电容11,反馈环路12(由运算放大器和Y个并联的P型金属氧化物半导体场效应晶体管组成)和X:1的电流镜13组成。开关电容11由两个CMOS开关与一个电容C构成，两个CMOS开关首尾相连且中间节点与电容C的一端相连，电容C的另一端接地，两个CMOS开关另外的端口分别接到电流镜13流过X倍电流的端口和一恒定电位Vcm上，控制两个CMOS开关导通与关闭的信号φ2、
Figure BDA0002879949510000051
由额外的控制电路产生。电流镜13由两个沟道长度相同宽度比为X:1的P型晶体管M1、M2组成，其中宽度为X倍的P型晶体管M1的栅极与漏极相连，构成二极管连接，产生的电压用来控制电流镜13里两个P型晶体管M1、M2的栅极电压。电流镜13中流过X倍电流的p型晶体管M1的漏端与开关电容11的上端相连，电流镜13中流过1倍电流的p型晶体管M2的漏端与反馈环路12中Y个并联的P型晶体管的源极相连，这Y个并联的P型晶体管Mp1～Mpy的体端与源极相连，而漏级均连接到一恒定电位Vcm，同时开关电容11的下端也连接到该恒定电位Vcm。并联的Y个P型晶体管Mp1～Mpy的栅极电压由运算放大器的输出控制，而运算放大器的正输入端口与电流镜13流过X倍电流的端口相连，运放的负输入端口与电流镜13流过1倍电流的端口相连。在电流镜13和反馈网络的作用下，流过Y个并联的P型晶体管中每个晶体管的电流为流过开关电容11的XY分之一，且V1等于V2，使得并联的P型晶体管中每个晶体管的电阻为开关电容电阻的XY倍，该晶体管工作在亚阈值区域，其电阻值只受Vgs电压的控制，而晶体管的栅极电压则由反馈环路12里的运放输出确定。
所述电压积分器2由开关电容积分器构成，是对开关电容矫正环路的一个工作周期内并联的Y个P型晶体管的栅源电压Vgs进行积分，并输出一个周期内Vgs的平均值，该开关电容积分器有三个工作状态，分别为复位，采样和积分，分别由φ3，
Figure BDA0002879949510000052
和φ1三个信号控制，不同状态之间的切换信号由额外的控制电路产生，电压积分器2模块中，Cs1为采样电容，Cs2为积分电容，在采样阶段Cs1对并联的Y个晶体管的Vgs采样，在积分阶段将Cs1上的电荷转移到Cs2上，Cs1与Cs2电容成一定的比例，使得积分器每个周期输出的电压量为Y个晶体管Vgs一个周期内的平均值Vgs_2。
所述的电平转换模块3由四个开关和第二电容Cb2构成，有采样和矫正两个状态，分别由
Figure BDA0002879949510000061
和φ4控制，在采样状态，当电压积分器2输出稳定后采样电压积分器2相对于恒定电位Vcm的电压Vgs_2，将该电压Vgs_2保存到第二电容Cb2上，在矫正状态将采样电容上的电压Vgs_2施加到伪电阻的栅源电容Cb1上，可将伪电阻的栅源电压Vgs_3矫正到Vgs_2，以此来达到矫正伪电阻阻值的目的。
如图3所示，为矫正的伪电阻4结构，伪电阻4的栅极与源极之间有一栅源电容Cb1用来保存电压Vgs_3，该电压Vgs_3可用来实时控制伪电阻4的阻值，当矫正电路达到稳定工作状态后，栅源电容Cb1上的电压Vgs_3达到稳定，电平转换模块3上的电荷只是用来补偿栅源电容Cb1上因为漏电引起的误差，伪电阻4由Z个P型晶体管Mpr1～Mprz串联构成，具有和开关电容矫正电路1中并联的Y个P型晶体管相同的尺寸。最终达到将伪电阻4的阻值矫正到开关电容阻值的XYZ倍的效果，同时由于基准电阻由开关电容11构成，其阻值易于调节且不会收到PVT波动的影响，伪电阻4中使用栅源电容Cb1来控制串联的P型晶体管的Vgs，达到了伪电阻阻值可调，PVT稳定性好以及提高了伪电阻4的线性度。
如图4所示，为基于开关电容的伪电阻矫正电路中各个开关的时序，电路中φ1φ2φ3φ4均由时钟信号产生。下面举例说明，在φ2信号的一个周期内开关电容11完成了一次充放电，同时，由φ1信号控制的开关电容积分器在φ2信号的一个周期内进行了四次采样积分，在积分器工作前先由φ3信号对积分器进行复位，在φ2信号的下个周期，积分器不再工作而是保持输出，输出电压被由φ4信号控制的电压转换模块采样，采样的电压用于矫正伪电阻4中栅源之间电容上的电压，以此来达到控制伪电阻阻值的目的。
如图5所示，为上例基于开关电容的伪电阻矫正电路中所使用的运算放大器。
如图6所示，为伪电阻阻值与时钟频率的关系，上例中时钟频率为φ2信号频率的8倍，故也表示了伪电阻阻值与φ2信号频率的关系。
如图7所示，为矫正的伪电阻与传统伪电阻不同工艺角下0-85℃的对比，电阻值的最大波动由1800倍减小到2倍。
如图8所示，3.3V供电电压为例，在不同工艺角下，电源电压由3V波动到3.6V,矫正的伪电阻相比于传统伪电阻阻值波动由530倍降为2.5倍。
如图9所示，为矫正伪电阻于传统伪电阻线性度的对比，电阻线性度的范围提高了10％。
本发明通过开关电容矫正电路1产生一基准电阻，该基准电阻由开关电容构成，其阻值大小仅与开关电容的电容值和开关的频率有关，而与PVT的波动无关，使用并联转串联的电路设计方案以及电压积分器2将控制电压提取来控制伪电阻4，可以得到阻值为基准电阻XYZ倍的伪电阻4，且该伪电阻4阻值可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有上升。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的和实质的前提下，可以对这些实施方式做出多种变更或修改，因此，本发明的保护范围由所附权利要求书限定。

Claims (5)

1.一种基于开关电容的伪电阻矫正电路，包括开关电容矫正环路(1)、电压积分器(2)和电平转换模块(3)；其特征在于，所述的开关电容矫正环路(1)包括开关电容(11)、反馈环路(12)和X:1的电流镜(13)；所述的开关电容(11)由两个首尾相连CMOS开关和第一电容(C)构成，两个CMOS开关相连的中间节点与第一电容(C)的一端相连，该第一电容(C)的另一端接地，两个CMOS开关的两个端口分别与恒定电位(Vcm)和电流镜(13)流过X倍电流的端口相连；控制两个CMOS开关的导通与关闭的信号由额外的控制电路产生；所述的反馈环路(12)由第一运算放大器(op1)和Y个并联的P型金属氧化物半导体场效应晶体管(Mp1…Mpy)组成；所述的电流镜(13)由沟道长度相同宽度比为X:1的第一P型晶体管(M1)和第二P型晶体管(M2)组成，所述的第一P型晶体管(M1)的栅极与第一P型晶体管(M1)的漏级相连构成二极管连接，产生的电压用来控制两个P型晶体管的栅极电压，所述的第一P型晶体管(M1)的漏极与所述的开关电容(11)的一个CMOS开关的外端口相连，所述的第二p型晶体管(M2)的漏栅与反馈环路(12)中Y个并联的P型晶体管的源极相连，该Y个并联的P型晶体管的体端与源极相连，每个P型晶体管的漏级均连接到一恒定电位(Vcm)；并联的Y个P型晶体管的栅极电压由所述的第一运算放大器(op1)的输出控制，该第一运算放大器(op1)的正输入端口与电流镜(13)流过X倍电流的端口相连，该第一运算放大器(op1)的负输入端口与电流镜(13)流过1倍电流的端口相连；
所述的伪电阻(4)包括Z个串联的P型晶体管(Mpr1…Mprz)和连接在该P型晶体管的栅极与源极之间的栅源电容(Cb1)，该栅源电容(Cb1)用来保存电压，其充放电由所述的电平转换模块控制(3)，该电压可用来实时控制伪电阻(4)的阻值；
所述的开关电容矫正环路(1)产生一基准电阻，所述的电压积分器(2)将控制电压提取，并通过电平转模模块(3)来控制伪电阻(4)，得到阻值为基准电阻XYZ倍的伪电阻。
2.根据权利要求1所述的基于开关电容的伪电阻矫正电路，其特征在于，所述的基准电阻的阻值大小与开关电容的电容值和开关的频率有关，与PVT的波动无关。
3.根据权利要求1或2所述的基于开关电容的伪电阻矫正电路，其特征在于，所述的电压积分器(2)是对所述的开关电容矫正环路(1)的一个工作周期内并联的Y个P型晶体管(Mp1…Mpy)的栅源电压(Vgs_1)进行积分，并输出一个周期内栅源电压(Vgs_1)的平均值(Vgs_2)；由复位，采样和积分三种工作状态，不同工作状态之间的状态切换信号由额外的控制电路产生。
4.根据权利要求1所述的基于开关电容的伪电阻矫正电路，其特征在于：所述的电平转换模块(3)由四个开关和第二电容(Cb2)构成，有采样和矫正两个工作状态：
采样工作状态：当所述的电压积分器(2)输出稳定后，采样电压积分器(2)相对于恒定电位(Vcm)的输出电压，并将该输出电压保存到第二电容(Cb2)上；
矫正工作状态：将第二电容(Cb2)上的输出电压施加到所述的伪电阻(4)的栅源电容(Cb1)上，使用该电压来矫正伪电阻(4)的栅源电压(Vgs_2)，达到矫正伪电阻阻值的目的。
5.根据权利要求1所述的基于开关电容的伪电阻矫正电路，其特征在于：所述的Y个P型金属氧化物半导体场效应晶体管(Mp1…Mpy)和Z个P型晶体管(Mpr1…Mprz)的尺寸相同。
CN202011630463.8A 2020-12-31 2020-12-31 一种基于开关电容的伪电阻矫正电路 Active CN112803895B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011630463.8A CN112803895B (zh) 2020-12-31 2020-12-31 一种基于开关电容的伪电阻矫正电路
US17/646,325 US20220206100A1 (en) 2020-12-31 2021-12-29 Pseudo-resistance calibration circuit based on switched capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011630463.8A CN112803895B (zh) 2020-12-31 2020-12-31 一种基于开关电容的伪电阻矫正电路

Publications (2)

Publication Number Publication Date
CN112803895A CN112803895A (zh) 2021-05-14
CN112803895B true CN112803895B (zh) 2022-09-02

Family

ID=75808158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011630463.8A Active CN112803895B (zh) 2020-12-31 2020-12-31 一种基于开关电容的伪电阻矫正电路

Country Status (2)

Country Link
US (1) US20220206100A1 (zh)
CN (1) CN112803895B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117118393B (zh) * 2023-08-24 2024-03-26 合芯科技(苏州)有限公司 赝电阻电路及放大器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05180881A (ja) * 1991-12-26 1993-07-23 Nec Corp 時定数検出回路及び時定数調整回路
CN101919693A (zh) * 2010-09-13 2010-12-22 复旦大学 一种单片集成的心电信号读取电路
CN102006095A (zh) * 2010-10-21 2011-04-06 华东师范大学 一种多频多模无线收发器的自动频率校准信道选择滤波器
JP2013148474A (ja) * 2012-01-19 2013-08-01 Toyota Industries Corp 絶縁異常検知装置
EP2706426A2 (en) * 2012-09-07 2014-03-12 Nxp B.V. Low-power resistor-less voltage reference circuit
CN106796833A (zh) * 2014-10-22 2017-05-31 株式会社村田制作所 伪电阻电路和电荷检测电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825490B1 (en) * 2003-10-09 2004-11-30 International Business Machines Corporation On chip resistor calibration structure and method
US7332904B1 (en) * 2005-01-28 2008-02-19 National Semiconductor Corporation On-chip resistor calibration apparatus and method
US9170595B2 (en) * 2012-10-12 2015-10-27 Stmicroelectronics International N.V. Low power reference generator circuit
CN105932974A (zh) * 2016-04-25 2016-09-07 复旦大学 带有伪电阻失效检测功能的可编程放大器电路
CN107066009A (zh) * 2017-05-27 2017-08-18 西安启达电子科技有限公司 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法
CN108336974B (zh) * 2018-02-02 2021-08-31 中国科学院微电子研究所 可调带内噪声消除环路电路
KR102160673B1 (ko) * 2020-01-13 2020-09-29 서울대학교산학협력단 전류를 재사용하는 저전력 계측 증폭기 및 이에 포함되는 완전 차동 차분 증폭기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05180881A (ja) * 1991-12-26 1993-07-23 Nec Corp 時定数検出回路及び時定数調整回路
CN101919693A (zh) * 2010-09-13 2010-12-22 复旦大学 一种单片集成的心电信号读取电路
CN102006095A (zh) * 2010-10-21 2011-04-06 华东师范大学 一种多频多模无线收发器的自动频率校准信道选择滤波器
JP2013148474A (ja) * 2012-01-19 2013-08-01 Toyota Industries Corp 絶縁異常検知装置
EP2706426A2 (en) * 2012-09-07 2014-03-12 Nxp B.V. Low-power resistor-less voltage reference circuit
CN106796833A (zh) * 2014-10-22 2017-05-31 株式会社村田制作所 伪电阻电路和电荷检测电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Wei-Chung Chen等.A Wide Load Range and High Efficiency.《IEEE Transactions on Circuits and Systems I: Regular Papers》.2014,第61卷(第3期), *
徐乃昊等.一种用于心电／脑电采集的电流反馈放大器.《微电子学》.2016, *

Also Published As

Publication number Publication date
CN112803895A (zh) 2021-05-14
US20220206100A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
JP2019194855A (ja) 電圧基準のパワーサイクリング
CN112219097B (zh) 具有成对的二极管和反馈回路的温度传感器半导体器件
CN111431532B (zh) 一种宽输出范围高精度的积分器
CN112803895B (zh) 一种基于开关电容的伪电阻矫正电路
CN110231851A (zh) 输出电压补偿电路、方法、稳压电路和显示装置
CN1700598B (zh) 半导体集成电路
CN113839542B (zh) 一种片内电流采样的峰值电流控制电路
CN112583412A (zh) 数模转换电路和数模转换器
CN111371417A (zh) 积分器电路及其工作时序控制方法和电子装置
CN108768161B (zh) 一种内置补偿的固定导通时间电路
CN116388763A (zh) 一种兼容电压/电流输出的dac
CN114115414B (zh) 一种独立的无运算放大器结构的线性稳压电路
CN115638888A (zh) 应用于mems时钟的低功耗温度传感器
CN106849892B (zh) 开关电容电路中运算放大器输入端的共模电压调节电路
JP2000222515A (ja) 信号処理の改善方法および回路装置
CN114938129A (zh) 一种自适应高线性度的斜波补偿电路
CN210155569U (zh) 一种高精度快速瞬态响应全片上无电容型ldo
CN108563276B (zh) 一种带有交叉耦合滤波网络的高速参考电压缓冲器
JP3343168B2 (ja) 基準電圧回路
CN101763138B (zh) 一种高精度电压基准电路
CN115357087B (zh) 带隙基准电路
CN218162198U (zh) 应用于降压型dc-dc转换器的基准补偿电路
CN104267774A (zh) 一种简单的线性电源
CN219842653U (zh) 一种可配置温度特性的电压产生电路
Ria et al. A Sub-1V CMOS Switched Capacitor Voltage Reference with high output current capability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant