JP2000222515A

JP2000222515A - 信号処理の改善方法および回路装置

Info

Publication number: JP2000222515A
Application number: JP11363488A
Authority: JP
Inventors: Harri Rapakko; ラパッコハリー
Original assignee: Nokia Mobile Phones Ltd
Current assignee: Nokia Oyj
Priority date: 1998-12-22
Filing date: 1999-12-21
Publication date: 2000-08-11
Also published as: EP1014288A1; US6476647B2; US6229354B1; FI982775A; CN100361050C; US20010002802A1; HK1029188A1; CN1258054A; CN1229752C; FI982775A0; FI106415B; CN1680964A

Abstract

(57)【要約】【課題】エネルギー消費量を少なくすることが非常に
重要であるアプリケーションにおいてアナログ信号処理
の改善方法およびその回路装置を提供する。【解決手段】本発明のアイデアは、能動電荷移送素子
がソースフォロワ型トランジスタであることが望ましい
積分器トポロジーを達成することである。このトポロジ
ーでは1つの入力端子が入力信号から実質的に独立する
ように設けられ、回路トポロジーの必須の信号経路素子
が固定的に接続される。本発明に準拠する装置回路は、
サンプリングと電荷移送用の別々のトランジスタを有す
るように好適に実現されることが望ましい。この様にし
て、サンプリング・トランジスタの入力端子と入力信号
を固定的に接続することが可能となり、電荷移送トラン
ジスタの入力端子を一定電圧と固定的に接続することが
できる。本発明に準拠する信号処理回路を用いることに
よって、寄生容量によって生じる回路の理想的でない状
態を回避することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理の改善方法
および回路装置に関する。本発明は、エネルギー消費量
を少なくすることが非常に重要である装置でのアナログ
信号処理に用いるのに特に好都合である。信号処理とい
う用語は本明細書の文脈では、信号を表わす電圧、或い
は電荷或いは電流の加算、差分、積分及び微分を意味す
る。

【０００２】

【従来の技術】演算増幅器のような線形に動作する能動
アナログ回路の直流電流消費量は相当の量になるので、
アナログ信号処理は、しばしば、如何にしてエネルギー
消費量を少なくするかという問題と結びついている。

【０００３】連続的に電流を消費する構造の代わりに、
もっぱら電荷インパルスを伝送するスイッチング・トラ
ンジスタによって信号処理を行うことにより信号サンプ
ルの処理を行うことができる基本的方法が従来技術によ
って知られている。この種の方法は、フィンランド特許
公報FI89838(EP473,436とUS5,387,874に対応)、FI93183
1(EP621,550とUS5,497,116に対応)およびFI101914に開
示されている。

【０００４】特許公報FI89838には積分回路が開示され
ていて、この回路では、信号電圧から取り出された電荷
サンプルのサンプリング・コンデンサへの蓄積と、この
サンプリング・コンデンサからの電荷サンプルの積分コ
ンデンサへの放電とがスイッチによって制御される。開
示されているこの回路は、本質的に電荷が伝送されてい
るときにのみ電流を消費する。しかしこのような装置の
欠点として、信号電圧の正及び負のサイクルのために別
々のスイッチング装置と、これらのスイッチを制御する
別々のクロック段(clock stage)とが必要であり、その
ために回路が複雑になるということが挙げられる。さら
に、信号の正及び負のサイクル処理を行うために別々の
回路素子を使用することによって、閾値電圧と構成要素
の変化とに起因する信号の歪みが生じる原因となる可能
性がある。

【０００５】上述のような回路の欠点を、特許公報FI93
1831に開示されている装置を用いることによって回避す
ることができる。本発明の作用および従来技術を凌ぐそ
の利点ついての理解を助けるために、前記特許公報に開
示されている回路装置の動作について、図1〜5を参照し
ながら以下に詳しく説明する。

【０００６】図1は、トランジスタT1及びT2により実現
されている信号処理回路であって、最終結果が電圧の時
間離散積分(U_S−U_ref)である信号処理回路を示してい
る。トランジスタT1及びT2はN型のMOSトランジスタすな
わちN-MOSトランジスタである。図1に示されている回路
のスイッチS21〜S30はクロック信号1〜4により制御され
る。クロック信号1〜4は連続する4つの段で該スイッチ
を制御し、例えば、クロック段1の間は、クロック信号1
によって制御されるスイッチ1をクロック信号1がセット
して導通状態にする。以下の記述においては、スイッチ
は文字Sと添え字とにより指示され、副添え字は通し番
号が付されているスイッチの番号を指し、上添え字は該
スイッチが導通状態となるクロック段を指す。例えば、
Ｓ^1,3 ₂₁という表示マークは、スイッチ21がクロック段1
及び3の間は導通状態であってクロック信号1及び4によ
り制御されることを意味する。他のクロック段2及び4の
とき、前記スイッチは非導通状態である。同様に、上添
え字を伴って記述される電圧表示は、その上添え字が指
すクロック段のときに現れている電圧を意味し、上添え
字の付いている電荷表示は、その上添え字が指すクロッ
ク段のときに現れている或いは伝送されつつある電荷を
意味する。従って、例えば、Ｕ² _Ciはクロック段2の間／
その終わりのときのキャパシタンスC_iの電圧Uを意味す
る。クロックパルスはいわゆるノンオーバーラップ型ク
ロックパルス(non-overlapping clockpulses)であり、
これは、所定の段のときには、前記段のときに閉じてい
るべきスイッチのみが導通状態となり、その他のスイッ
チは開いているということを意味する。

【０００７】回路のクロック段1〜4の動作が図2〜5に詳
しく示されており、これらの図には図1の回路につい
て、問題のクロック段の動作という観点から見て必須の
要素のみが示されている。信号及び電圧の符号(極性、
例えば正又は負)は地電位との関係で表示される。

【０００８】図2はクロック段1のときの動作を示す。ク
ロック段1のとき、スイッチS21、S22、S23及びS24は閉
じられ、このとき電荷移送コンデンサC_i(本明細書では
サンプリング・コンデンサC_iとも称する)は電圧Ｕ¹ _Ciま
で充電される。

【数１】ここでU_th1は、トランジスタT1のゲート／ソース電圧の
閾値電圧である。トランジスタT1の利得が大きいときに
は、サンプリング・コンデンサC_iに移送される電荷は本
質的に信号電圧U_Sからではなくて回路の電源電圧VDDか
ら取り出される。

【０００９】次のクロック段2における動作が図3に示さ
れている。クロック段2のとき、スイッチS26、S27及びS
28は導通状態となっており(閉じている)、このときサン
プリング・コンデンサC_iはT2に対してゲート／ソース電
圧を供給し電流が正の電源電圧VDDから積分コンデンサC
_Oへ流れ易くなるようにする。この電流はサンプリング
・コンデンサC_iがトランジスタT2のゲート／ソース接合
部の閾電圧U_th2まで放電するまで継続し、この時点で電
流は止まる。この様にして、サンプリング・コンデンサ
C_iの電圧が値U_th2まで低下するまで、電荷がサンプリン
グ・コンデンサC_iから積分コンデンサC_Oへ移送される。
したがって、クロック段2の間、電荷は電荷移送コンデ
ンサC_iから積分コンデンサC_Oまで次式に従って移送され
る。

【数２】

【００１０】図4は、スイッチS21、S23、S24及びS25が
閉じられるクロック段3のときの回路の動作を示す。こ
のとき、サンプリング・コンデンサC_iはトランジスタT1
を介して基準電圧U_refに接続され、このコンデンサは電
圧、

【数３】となる。

【００１１】図5は、スイッチS26、S29及びS30が閉じら
れるクロック段4のときの回路の動作を示す。このとき
サンプリング・コンデンサC_iはトランジスタT2に対して
ゲート／ソース電圧を供給し電流がサンプリング・コン
デンサC_iを通して積分コンデンサC_Oから低圧電源VSSへ
流れ易くする。電流は、サンプリング・コンデンサC_iが
トランジスタT2のゲート／ソース接合部の閾電圧U_th2ま
で放電してしまうまで流れ続ける。このとき、積分コン
デンサC_Oに移送される負の電荷量は、

【数４】となる。

【００１２】良質のバイポーラ・トランジスタの場合の
ようにトランジスタT2の利得が大きいときには、或いは
電界効果トランジスタの利得のように殆ど無限であると
きには(例えば、MOSトランジスタ)、電荷の移送時に
も、電源(VDD、VSS)から得られる移送電荷は、サンプリ
ングキャパシタンスC_iから積分コンデンサC_Oへの所望の
電荷の移送のために必要とされる量とほぼ同じ大きさで
ある。全てのクロック段1〜4のときに、積分コンデンサ
C_Oから回路の出力へ移送される電荷は式(2)及び(4)の合
計の総計、すなわち、

【数５】となる。

【００１３】したがって、クロック段の1サイクルの間
に、すなわちクロック段1〜4の間に、積分コンデンサの
電圧C_Oの値は、

【数６】により表される量だけ変化する。

【００１４】この様に、図1に図示の回路は、信号電圧
の離散時間正積分回路となり、その時間積分の重み係数
はC_i/C_Oである。上記のクロック段2及び4の実行順序を
入れ替えることによって、その積分の符号を負に変える
ことができ、この場合、クロック段4の間に行われる動
作は段1の後で実行され、前述のクロック段2の間の動作
は段3の後で実行される。その結果、上記の式(2)及び
(4)、従って式(5)及び(6)の符号も反転する(正は負に変
化し、負は正に変化する)。この基本回路は、使用する
トランジスタの種類(NPN、PNP、N-MOS、或いはP-MOS)に
より、また2つのトランジスタ(上記のT1及びT2)の代わ
りに唯一のトランジスタを用いて回路を実現することを
望むか否かにより変更することができる。

【００１５】上記の従来技術の装置では、電荷が移送さ
れた後、回路はほぼ無電流となり、閾値電圧及び回路素
子の非直線性への依存が極めて僅かとなる。しかし、CM
OSトランジスタを用いてこのような回路を実現するとき
3つの重大な欠点がある。第１に、スイッチング・トラ
ンジスタの一部が処理される電圧とともに浮動し、その
ために、いわゆるバックゲート現象に起因して現実に実
施するとき閾値電圧が変化する結果となる。このことは
回路の動作の非直線性として現れ、サンプルを取ってサ
ンプルを転送するときにトランジスタが異なる閾値電圧
を有することになる可能性があり、またその一方で、異
なる大きさの信号に対して閾値電圧が異なる値を持つ可
能性がある。通常、トランジスタは約1ボルトの範囲で
浮動し、それによって閾値電圧は数ミリボルトだけ変動
する。それ故、この方法の実施に関してトランジスタの
電位変動をなるべく小さくすることが好ましいことにな
る。

【００１６】第２に、従来の回路ではトランジスタが無
電流状態になるため、ゲート電圧が閾値電圧まで低下す
ることになる。トランジスタのゲート電圧VGSはキャパ
シタンスC_iの充電により変化し、この電圧の充電は、同
時に増大して無限の値に近づくチャネル抵抗を通しての
み行われるので、前記ゲート電圧の閾値電圧への低下は
ゆっくりと生じる。従って回路は低速になる場合があ
り、増大するチャネル抵抗によってノイズが生じる。

【００１７】上述のような従来技術の装置に関連する第
３の欠点として、異なる3つ以上(例えば、4つ)のクロッ
ク信号段を実現すると回路が複雑になるということがあ
る。特にシリコン上に集積される装置では、4つのクロ
ック信号の配線は、スイッチの数はあまり多くはないに
もかかわらず、2つのクロック段の配線に要するよりか
なり大きな面積を必要とする。従って、必要とされるク
ロック信号段の数を最小にするように努めるのが好まし
い。

【００１８】上述の欠点は、特許公報FI101914に開示さ
れる装置を用いて部分的には回避することができる。前
記特許公報に開示された回路装置の動作について、図6
〜8を用いて以下説明する。

【００１９】図6に図示の回路装置の動作は2つのクロッ
ク段を有し、回路のスイッチS₆₁〜S ₆₄が制御される。ク
ロック信号1と2は2つの連続する段でスイッチを制御
し、クロック段1のときは、クロック信号1がスイッチ(S
₆₁、S₆₃)を制御して導通状態にセットする。同様に、ク
ロック段2のときは、クロック信号2がスイッチ(S₆₂、S₆
₄)を制御し導通状態にセットする。回路装置の動作を説
明するために、図7と8に双方のクロック段のときの関連
する素子を別々に図示する。図1〜5の解説の場合と同
様、スイッチと電圧を表す上添え字の記号は回路装置の
クロック段を示す数字によって示される。

【００２０】VTの閾値電圧を持つｐ−チャネル電界効果
トランジスタTを一例として用いて、以下図6の回路装置
について説明する。閾値電圧VTの大きさは通常−0.5Vの
オーダーである。回路の動作に関連する領域にあるｐ−
チャネルFETの動作を記述する電流方程式は以下のよう
になる。

【数７】

【００２１】回路に使用されている定電流素子I_Cはほぼ
定電流I_Cを発生する。しかし、始めに、定電流素子I_Cな
しでこの回路の動作を検討する。クロック段1のとき(図
7)、トランジスタTのゲートGはスイッチＳ¹ ₆₁を介し
て、信号電圧U_Sと接続され、キャパシタンスC_iの第１電
極23はスイッチＳ¹ ₆₃を介して定電位V_rと接続してい
る。電荷移送キャパシタンスC_iの第２電極24は、トラン
ジスタTの電源と固定的に接続している。従ってキャパ
シタンスC_iは下記の電圧に充電される。

【数８】

【００２２】電荷移送キャパシタンスの電圧U_Ciの絶対
値がトランジスタの閾値電圧VTより大きくなるように始
めにU_S≦0とする。クロック段2(図8)のとき、積分キャ
パシタンスC_OはスイッチＳ² ₆₂によって電荷移送キャパ
シタンスC_iと直列に接続され、同時に、電荷移送キャパ
シタンスC_iの電圧U_CiはスイッチＳ² ₆₄よってトランジス
タTの電源とゲートGとの間で接続される。回路は、C_iの
電圧が下記の値、

【数９】に低下するまで電源電圧VDDから電荷を移送する。

【００２３】この移送電荷は電荷移送キャパシタンスC_i
の電圧変化に対応し、その大きさは、

【数１０】に等しい。

【００２４】もしU_S＞0ならば、電荷移送キャパシタン
スの電圧U_Ciはいずれのクロック段のときにもトランジ
スタTの閾値電圧VTより低く、いずれのクロック段のと
きにも電流は流れないので、回路は上記のようには動作
しない。そのため定電流素子I_Cが回路中に付加されてい
る。以下では、定電流素子の電流I_Cは、回路が各クロッ
ク段のときに平衡状態に達する時間を有するようになっ
ていると仮定されている。トランジスタTの電流値が値I
_Cまで増大或いは減少すると、電荷移送キャパシタンスC
_iへの電流は止まり、該トランジスタが線形領域すなわ
ち三極管領域で動作すると仮定すると、式(7)及び(8)か
らカットオフに対応するゲート電圧が得られる。

【数１１】トランジスタが飽和領域すなわち5極管領域で動作する
ときには、ブレークオフ電圧(break-off voltage)は依
然として定数VTである。実際には、式(12)の非線形特性
は、VDSが信号電圧の大きさを変化させるという事実に
起因する。トランジスタに特有の係数kの値は大きいの
で、この非線形項に起因する歪みの大きさは1ボルト信
号電圧で数mVに過ぎず、このことは以下の記述において
電流のブレークオフ電圧がVTであると仮定し得ることを
意味する。ここで図6〜8に示されているトランジスタが
PMOS型であることに注意しなければならない。この型の
トランジスタではVT＜0であり、該トランジスタはVGS＜
VTであるときに導通状態となる。

【００２５】クロック段1のとき、該回路は図7の通りで
あり、このとき電荷移送キャパシタンスは下記の電圧ま
で充電される。

【数１２】

【００２６】もしクロック段1の前に U_Ci＞U_S−VT が成
り立つならば、定電流素子はU_Ciが式(13)の値になるま
でキャパシタンスC_iから放電させ、その間はトランジス
タTの電流はI_Cより少ない。このクロック段の間、トラ
ンジスタTの電流は値I_Cになり、定電流素子I_Cへ流れ
る。トランジスタTの電流が値I_Cで安定しているとき、
キャパシタンスC_iに流入する電流はゼロに等しい。

【００２７】もしクロック段1の前にU_Ci＜U_S−VT が成
り立つならば、電荷移送キャパシタンスの電圧U_Ciが式
(7)の値になるまでトランジスタTの電流が増大して電流
I_Cより大きくなる。その後、電流は値I_Cで安定し、この
電流の全部が定電流素子へ流れる。

【００２８】クロック段2のとき(図8)、積分キャパシタ
ンスC_Oは電荷移送キャパシタンスC_iと直列に接続され、
電荷移送キャパシタンスの電圧U_Ci(その大きさは式7に
等しい)はトランジスタTのゲートGと電源との間のトラ
ンジスタT用制御電圧として接続される。もしキャパシ
タンスC_iの電圧が U_Ci＝U_S−VT＜VTに等しければ、電圧
U_Ciが値VTで安定し且つトランジスタTの電流が値I_Cで安
定するまでトランジスタTは値I_Cより多量の電流を定電
流素子I_C及びキャパシタンスC_iへ伝導する。もしU_Ci＝U
_S−VT＞VT が成り立つならば、定電流素子は電荷移送キ
ャパシタンスC_iの電圧U_Ciが値VTになるまで該電荷移送
キャパシタンスC_iを放電する。その間、トランジスタT
の電流は瞬間的に値I_Cより小さくなり、キャパシタンス
C_iからの或いはキャパシタンスC_iへの電荷移送が止まっ
たときにこの値でトランジスタTの電流が確定する。電
荷移送キャパシタンスC_iを通って移送電荷は積分キャパ
シタンスC_Oへ移送される。この移送された電荷の大きさ
は、式(11)の場合と同じく、

【数１３】に等しい、すなわち、この説明した回路セルは積分器と
して機能することを意味する。

【００２９】以上図6〜8に従って説明した回路装置には
いくつかの問題が随伴する。フィルタを実現する際に、
問題となるのは寄生容量に対するトポロジーの感度であ
る。アナログ・ディジタル変換器のアプリケーション
で、セルフ・スイッチ式電荷移送(SSCT)積分器の損失(l
ossiness)と信号の歪みによって問題が生じる。以下
に、図9と10を用いて損失と信号の歪みがどのように生
じるかについて説明する。

【００３０】図9は第1クロック段で図7の回路に対応す
る回路を示す図で、この図面はスイッチとコンデンサの
アッパープレートとの間の寄生容量C_pを図示するための
図である。この寄生容量によって積分器の損失が生じ
る。図10で、回路は第2クロック段に示されている。

【００３１】図9のクロック段1でコンデンサC_pは基準電
圧V_refまで充電される。図10のクロック段2で寄生容量C
_pは積分器C_Oと並列に接続され、それによって信号電荷
の再配分が生じる。この現象によって生じる損失は、数
学的に下記のように表現される。

【数１４】

【００３２】スイッチング・トランジスタの寄生容量
は、より小さいW/L(幅/長さ)比を適用することによって
しか低減することができず、また、さらに、W/L比を小
さくすることはチャネル抵抗値を大きくすることになる
ので、寄生容量C_pの最小値はスイッチに許容されている
最大抵抗値ONによる限界がある。通常、積分器のDC利得
H₀は10〜20のオーダーである。

【００３３】周知のSSCTトポロジーでは、能動トランジ
スタのゲート電位は回路の異なるクロック段で変化す
る。従って、寄生容量によって生じる信号の歪みに基づ
くトランジスタのサイズの増大には限界がある。しか
し、トランジスタの長さはチャネル長の変調によって生
じる歪みを低減するために十分な長さがなければならな
い。これらの相反する設計パラメータによってトポロジ
ーの最小の歪みが決定される。

【００３４】

【発明が解決しようとする課題】本発明の目的は、従来
技術に関連する上記の問題を回避することが可能な装置
を提供することである。

【００３５】本発明のアイデアは積分器トポロジーを提
供することである。このトポロジーでは、電荷移送素子
は1つの入力端子が入力信号から実質的に独立している
ソースフォロワ型トランジスタであることが望ましく、
回路トポロジーの必須の信号経路素子は固定的に接続し
ている。本発明に準拠する回路装置は、サンプリングと
電荷移送を行うために別々のトランジスタを有するよう
に好適に実現される。この様に、サンプリング・トラン
ジスタの入力端子と固定的に入力信号とを接続すること
が可能であり、電荷移送トランジスタの入力端子を定電
圧と固定的に接続することができる。また、電荷移送キ
ャパシタンスの1つの電極及び積分キャパシタンスの1つ
の電極は、それらの電極を定電位と接続することによっ
て好適に入力信号から独立させることが望ましい。本発
明に準拠する回路装置は発明の詳細な説明にさらに詳し
く描かれている。

【００３６】本発明に準拠する新しい回路トポロジーの
DC利得は従来技術のトポロジーと比べて10倍以上大き
い。そして公知のトポロジーと違って、この回路には、
相互に矛盾する寸法設計原理によって決定される歪みの
最小値がない。さらに、この新しいトポロジーによって
2倍の動作周波数が可能になる。電源除去比は以前より
良くなり、積分器の相互作用は以前より小さくなる。こ
れらの変化によって、例えばシグマ−デルタ変調器およ
びフィルタを用いてトポロジーは実質的により有用なも
のになる。

【００３７】さらに、動的トランジスタバイアシングに
よって回路トポロジーの電力消費を低減することができ
る。SSCTセルの速度を上げるために、能動電荷移送トラ
ンジスタにバイアスをかけて、能動トランジスタの相互
コンダクタンスに基づいて主として信号の正のサイクル
中にサンプリング・レートの決定を好適に行うようにす
る。負の信号サイクル中、トランジスタのバイアス電流
によって信号設定時間が決定される。入力信号電位に基
づいてバイアス電流の動的調整を好適に行い、静電気の
電力消費を低減することができる。クロック段の終り
に、バイアス電流が一定になるようにこの調整を行っ
て、能動トランジスタのゲート／ソース電圧の安定度(c
onstancy)についての基本的仮説が真となるようにする
ことができる。サンプリング・レートが信号レートと比
べて高い場合、前のクロック段の間取り出されるサンプ
ルを使用してバイアス電流を調整することができる。そ
の場合、前のサンプルに直接比例するバイアス電流の調
整を行うことができる。サンプル間で入力信号が実質的
に変化する場合、電流サンプルの極性に基づくバイアス
制御を利用することが可能である。動的バイアスによっ
て約70%の電力消費を節約することができる。処理の変
動を補償する回路を用いてトポロジーに抵抗を設ければ
この節約をさらに大きくすることができる。

【００３８】

【課題を解決するための手段】本発明に準拠する信号処
理方法は、電荷移送キャパシタンスを入力信号との機能
的接続状態に切り換え、電荷移送キャパシタンスが信号
と機能的に接続している間、処理信号の瞬時値に比例す
る電荷量だけ電荷移送キャパシタンスの電荷を変え、電
荷移送キャパシタンスを積分キャパシタンスとの機能的
接続状態に切り換え、電荷移送キャパシタンスが積分キ
ャパシタンスと機能的に接続している間、電荷移送キャ
パシタンスと積分キャパシタンスとの間で電荷を移送
し、前記電荷移送キャパシタンスの電荷が、電荷移送キ
ャパシタンスと接続した能動素子が生成した電流によっ
て変化し、前記電流が前記電荷移送キャパシタンスの電
圧に依存するステップを有することを特徴とし、前記第
1段及び第2段の時間中、前記能動素子の1つの入力端子
が入力信号から実質的に独立した電位にセットされる。

【００３９】入力信号からサンプルを取り出す本発明に
準拠する方法であって、サンプリング・トランジスタが
サンプリング・キャバシタンスへ入力信号を送出する電
流の制御方法が、前記サンプリング・トランジスタのバ
イアスが入力信号値すなわち極性に基づいてクロック段
の初めに制御されることを特徴とする。

【００４０】本発明に準拠する信号処理用回路装置は、
電荷移送キャパシタンスと、少なくとも1つの能動素子
と、電荷移送キャパシタンスを入力信号との機能的接続
状態に切り替えて、信号の瞬時値に比例する電荷量だけ
前記電荷移送キャパシタンスの電荷を変えるための第1
のスイッチング素子と、積分キャパシタンスと、電荷移
送キャパシタンスを積分キャパシタンスとの機能的接続
状態に切り替え、電荷移送キャパシタンスと積分キャパ
シタンスとの間で電荷を移送するための第2のスイッチ
ング素子と、前記電荷移送キャパシタンスの電圧に基づ
いて電荷移送キャパシタンスの電荷を変えるための少な
くとも1つの能動素子とを有し、前記能動素子の1つの入
力端子が入力信号から実質的に独立していることを特徴
とする。

【００４１】入力信号からサンプルを取り出すための本
発明に準拠する装置であって、サンプリング・キャバシ
タンスとサンプリング・トランジスタから成り、入力信
号に比例する電荷サンプルをサンプリング・キャバシタ
ンスへ移送するための該装置は、該装置が入力信号値す
なわち極性に基づいてクロック段の初めにサンプリング
・トランジスタのバイアスを制御する手段を有すること
を特徴とする。

【００４２】

【発明の実施の形態】本発明の推奨実施例は従属クレー
ムに開示される。添付図面を参照して本発明について一
層詳しく以下に説明を行う。

【００４３】図11は本発明に準拠する信号処理方法の単
純化した流れ図である。最初、ステップ111で、電荷移
送キャパシタンス(C_i)は信号(U_S)との機能的接続状態に
切り替えられる。次いで、電荷移送キャパシタンス(C_i)
が信号(U_S)と機能的に接続している間、電荷移送キャパ
シタンス(C_i)の電荷は処理信号の瞬時値(U_S)に比例する
電荷量だけ変化する。

【００４４】ステップ113で、電荷移送キャパシタンス
(C_i)は、積分キャパシタンス(C_O)との機能的接続状態に
切り替えられ、次いで、ステップ114で、電荷移送キャ
パシタンス(C_i)が積分キャパシタンス(C_O)と機能的に接
続している間、電荷移送キャパシタンス(C_i)と前記積分
キャパシタンス(C_O)との間で電荷が移送される。ステッ
プ115で、電荷移送キャパシタンスと接続した能動素子
(M_ts)が生成した電流によって前記電荷移送キャパシタ
ンス(C_i)の電荷を変えることによって前記電荷移送が行
われる。該電流は前記電荷移送キャパシタンスの電圧(U
_Ci)に依存する。ステップ114と115は好適に同時に行わ
れる。

【００４５】上記ステップ中、前記能動素子の1つの入
力端子は、入力信号から実質的に独立した電位に保持さ
れる(ステップ116)。この電位は好適に定電位にしても
よいし、入力信号に依存しないいくつかの値をとっても
よい。上記ステップ中、積分キャパシタンス(C_O)の1つ
の入力端子も、入力信号から実質的に独立した電位に保
持される。この電位も好適に定電位にしてもよいし、能
動素子の入力端子が接続している電位と同じ定電位にし
てもよい。さらに、上記ステップ中、電荷移送キャパシ
タンス(C_i)の1つの電極を入力信号から実質的に独立し
た電位、好適には定電位に保持することが望ましい。

【００４６】図12は本発明に準拠するトポロジーを図示
する。このトポロジーでは、サンプリングと電荷サンプ
ルの移送は固定的に接続した2つのトランジスタを用い
て行われる。これらのトランジスタは、電荷移送キャパ
シタンスC_i1、C_i2の中へサンプルを設定するトランジス
タM_SSと、積分コンデンサC_Oへサンプルを移送するトラ
ンジスタM_tsである。

【００４７】積分コンデンサC_Oは定電流バイアスを受け
たソースフォロワM_tsのドレインと固定的に接続してい
る。ここで注意すべきことは、1つのトランジスタの代
わりに2つまたはそれ以上のトランジスタから成る回路
によって能動素子M_tsとM_SSとを実現してもよいという点
である。このトポロジーにはいくつかの信号分岐を含む
ことができるということにも注意すべきである。

【００４８】サンプリング・トランジスタM_SSの入力端
子122は入力信号U_Sと固定的に接続される。サンプリン
グ・トランジスタは、2つのクロック段の間入力信号の
サンプリングを行う。第1のクロック段で、入力信号の
サンプリングが行われ、スイッチS₁を介してコンデンサ
C_i1の中へ入れられ、次いで、第2のクロック段の間、入
力信号のサンプリングが行われ、スイッチS₂を介してコ
ンデンサC_i2の中へ入れられる。1つのコンデンサの代わ
りに2つのコンデンサを使用することによって、このト
ポロジーの最大クロック周波数は2倍になる。クロック
段の終わりのサンプリング・キャバシタンスの両端の電
圧(124、125)は入力電圧−V_teqに等しい。V_teqとはトラ
ンジスタM_SSのバイアス電流I_SSに対応するV_gs電圧であ
る。

【００４９】同様に、サンプル移送用トランジスタM_ts
の電源電圧126は、対向するクロック段の間スイッチS3
とS4を介して電荷移送キャパシタンスC_i1とC_i2とに交互
に接続される。これらのキャパシタンスと、定電流発生
器とトランジスタとの間で移送される電荷の大きさは、
従来技術の説明と関連して呈示した式(1)〜(14)に従っ
て決定できるので本明細書では再度説明しない。

【００５０】電流発生器は電流ミラーを用いて好適に実
現される。それ自体公知のいくつかの電流ミラートポロ
ジーのいずれを用いてもこの電流ミラーを実現すること
ができる。バイアス電流ミラーの両端の電圧の変化に伴
って生じるバイアス電流の変化と、トランジスタM_SSの
両端の電圧変化(チャネル長変調)との結果としてトラン
ジスタM_SSのV_gs電圧の変化が生じる。この変化に起因し
て信号の歪みが生じる。電流発生器の出力インピーダン
スを上げ、サンプリング・トランジスタM_SSにおけるチ
ャネル長を大きくすることによって歪みを最少にするこ
とができる。サンプリング・トランジスタのゲート122
は入力電圧U_Sと固定的に接続しているので、この最小化
は信号の歪みを伴わずに行うことができる。従って、従
来のSSCTアプリケーションとは異なり、このトポロジー
には最小の歪みを決定する2つの互いに矛盾する寸法設
計原理は含まれないので、従来技術の装置で生じる歪み
よりも実質的に歪みを小さくすることができる。

【００５１】2つの定電流I_O1とI_O2とによってバイアス
をかけられたトランジスタM_tsによってこの信号は積分
キャパシタンスC_Oへ移送される。サンプリング・コンデ
ンサC_i ₁またはC_i2がスイッチS₃またはS₄を介してトラン
ジスタM_tsの電源へ切り替えられるとき、トランジスタ
の電圧V_gsは入力電圧U_Sによって平衡状態からずれる。
このズレに起因して、クロック段の終りに電源電位が平
衡状態へ戻るようにトランジスタの中を流れる電流に変
化が生じる。次いで電荷は積分キャパシタンスC_Oへ移送
される。電源電位がクロック段の終りに一定値へ戻るの
で、ノードと結合した寄生容量によって生じる歪みは小
さくなる。チャネル長変調によって生じた歪みは、トラ
ンジスタM_tsでチャネル長を大きくすることによって最
少にすることができる。電源電位の変化がバイアス電流
に影響を与えないように、バイアス電流発生器I_O2の出
力インピーダンスは相対的に高くしたほうがよい。これ
はカスケード型電流ミラー構造を用いて達成することが
できる。同様に、出力電圧の変化がより高いバイアス電
流I_O1に及ぼす影響についても考慮しなければならな
い。

【００５２】本発明に準拠するトポロジーは従来技術の
装置を凌ぐ相当の利点を有している。第一に、従来のSS
CTの装置と比べると本積分器トポロジーのほうが相当に
高いDC利得を与える。従来のSSCTトポロジーによって生
成される実際のDC利得が10〜20のオーダーであるのに対
して、本発明に準拠するトポロジーでは200を超えるDC
利得値を簡単に達成することができる。

【００５３】また本発明に準拠する装置では上述のよう
に小さな信号の歪みが生じる。これは、新しい積分器ト
ポロジーで、信号移送を行うトランジスタM_SSとM_tsとが
固定的に接続していることに起因するものである。この
ため、トランジスタのチャネル長を大きくすることが可
能となる。信号経路は、高い出力インピーダンスを持つ
電流発生器によって電源電圧から絶縁されている。この
絶縁によって、該トポロジーの電源除去比PSRRが大きく
なる。従来技術の回路で計測された、シミュレーション
による電源除去比PSRRが40dBであったのに対して、出願
人が新しいトポロジーを用いて行ったシミュレーション
でのPSRRは65dBであった。

【００５４】この新しい回路では、双方のクロック段で
サンプリングと電荷移送が行われる。これによって、ト
ポロジーに公知のSSCT装置の動作周波数の2倍の動作周
波数が与えられる。トポロジーは1つのサンプリング・
コンデンサによって実現することができる。この様にし
て、異なるサンプリング・コンデンサのキャバシタンス
によって生じる問題が除去され、単純で迅速な回路設計
が容易になる。しかしこの場合、最大の達成可能な動作
周波数は2つのサンプリング・コンデンサを用いて達成
可能な動作周波数のわずか2分の1である。

【００５５】さらに、本発明に準拠するトポロジーを使
用するとき、連続する積分器の相互作用は小さくなる。
上記の改善は、回路の異なるクロック段の信号経路ノー
ドで電位の変化を取り除くことによって実質的に達成さ
れる。該トポロジーの入出力ノードは固定的に接続され
ているので、後の段でのサンプリング・トランジスタの
ゲート容量は先行する積分器の積分キャパシタンスの一
部と考えることができる。したがって、トポロジーの損
率も従来技術のトポロジーの損率より相当に小さくな
る。

【００５６】図13は、本発明に準拠する2つの入力部を
含む積分器トポロジーの1つのバージョンを示すもので
ある。2つの積分器を組み合わせ、図13に従う電流ミラ
ーで積分器のバイアス電流を置き換えることによって、
2つの信号の差を積分する積分器が作り出される。この
積分器には、M_vp1、M_vp2、M_vp3から成るトランジスタ電
流ミラーが用いられる。電流ミラーによる妨害信号の影
響がもう一方の反転信号分岐へ送られるとき、この電流
ミラーによって電源電圧の妨害を抑えることが可能とな
る。したがって、良好なPSRR値を達成することが可能と
なる。図13の積分器では、反転入力が単一コンデンサ装
置として実現されており、回路の左側部は、右側部と比
較すると2倍のクロック周波数で作動するようになって
いる。問題のトポロジーは、例えばシグマ・デルタ変調
器で利用するのに好都合である。ダブル・サンプリング
方式のシグマ・デルタ変調器の欠点はトポロジー中の帰
還コンデンサが同等でない場合に、ノイズ形状の特徴が
急激に低下することである。この問題を解決する最も簡
単な方法は、フィードバック・ブランチに唯1つのサン
プリング・コンデンサを使用することである。

【００５７】図13の回路に使用される回路素子は、図12
に図示の回路素子に対応するものである。実際問題とし
て、電流ミラーの電流鏡映率は１よりずれ、このズレに
起因して信号の歪みが生じる。電流ミラーの幅と長さを
大きくすることによって、ランダムな変動の影響を減ら
し、ある一定レベル以下に歪みを限定することが可能と
なる。しかしこの解決策の欠点はより多くのシリコンチ
ップ面積を必要とすることである。変調器を実現すると
き、鏡映された電荷信号は2つの離散値(cf.帰還信号)し
かとらない。したがって、この歪みという問題はオフセ
ットの問題となる。電流ミラーのクロック段の間での電
流の変化による影響は、2つのバイアス電流I_vpb1とI
_vpb2を用いて最少化することができる。これらの電流
は、例えば１μAの電流であってもよい。その場合、電
流ミラーのトランジスタは継続的に飽和状態になる。

【００５８】積分器電流I_tsとI_SS、並びに、トランジス
タ・チャネルW/L比とによって、積分器内の能動トラン
ジスタの平衡状態電源電位が決定される。これらの電源
電位が等しくない場合、積分器はクロック周波数に基づ
いてオフセット電圧を持つことになる。このオフセット
電圧は、電流I_vpb1とI_vpb2並びにチャネルW/L比に適当
な値を選ぶことによって除去することができる。

【００５９】図13の積分器トポロジーは、フィルタ構造
及びシグマ・デルタ変調器で利用するのに特に好都合で
ある。この変調器では、トポロジーのDCバイアスに問題
が生じないようにする本質的に強い反結合が用いられ
る。積分器の特性は、この積分器トポロジーを利用する
移動局の送信器側部にオーディオAD変換器用変調器を設
計することなどによってテストされた。変換器の分解能
は13ビットであり、サンプリング・レートは16kHzであ
る。シミュレーションに依れば、この積分器を用いて30
〜50μAの電流消費で仕様に合致する変調器を実現する
ことが可能であった。現在用いられているSCを実現する
ための電流消費量は200〜300μAである。さらに、この
新しいトポロジーに基づいて回路を実現するために必要
なシリコンチップ面積はおそらく従来のSCの実現よりも
小さいものとなるであろう。

【００６０】図14と15は本発明に準拠する回路装置を図
示するもので、入力信号電位に基づいてバイアス電流が
調整され電力消費量が低減されるようになっている。交
互に替わる段で作動する2つのコンデンサを用いて、サ
ンプル信号に比例するバイアス電流の変調を行うことが
できる。第1のクロック段で、バイアス用コンデンサC
_biasは図14のように接続され、クロック段の終りでコン
デンサの両端の電圧は入力電圧に直接比例するようにな
る。第2のクロック段で、電流発生器として機能するカ
スケード型電流ミラーの出力電流を制御して、正の入力
信号で電流ミラーの出力電流が一定値より小さくなり、
負の入力信号で電流ミラーの出力電流が一定値より大き
くなるようにコンデンサは接続される。これは、図15の
ようにバイアス用抵抗器と並列にバイアス用コンデンサ
を接続することによって実現される。抵抗器とコンデン
サとは、クロック段の終りでコンデンサ両端の電圧が十
分な精度でゼロになるように、電流ミラーの電流が想定
されている一定値と一致しなければならない。能動トラ
ンジスタのゲート／ソース電圧の変化として電流の変動
が図示されている。ゲート／ソース電圧のこの変化は、
トランジスタの相互コンダクタンスを高くすることによ
って低減することができる。電流発生器のトポロジーは
また十分に高い出力インピーダンスを持つ他のトポロジ
ーにすることもできる。

【００６１】以下に、先行するサンプルに比例するバイ
アス電流の変調を実行するための図14の回路装置につい
てさらに詳しい説明を行う。以下の図は、特定の段の等
価回路を示すものであり、従ってスイッチング素子は図
示されていない。図14の左側部はSSCTセルの通常のサン
プリング部を示し、このサンプリング部のバイアス電流
発生器は構成要素のレベルで描かれている。右側に、図
形でバイアス電流発生器が描かれている積分部分が図示
されている。トランジスタM_signalはソースフォロワと
して機能する能動トランジスタであり、トランジスタM
_mirror1、M_mirro _r2、M_cascadeから成るカスケード型電
流ミラーによってバイアスがかけられる。C_signalおよ
び、コンデンサC_bias1とC_bias2のうちの一方とからなる
2つのコンデンサは、サンプリング段でトランジスタM
_signalの電源と接続している。信号コンデンサC_signal
は実際に信号移送を行うコンデンサである。C_biasコン
デンサの目的は電流ミラーの出力電流を変調することで
ある。以下では、入力信号は負(V _ref+vin＜V_ref)である
と仮定されている。段1の終りに、コンデンサC_bias2の
両端の電圧V_inが存在し、ｐでマークされている電極が
低電位を持つようになっている。図15の第2のクロック
段で、コンデンサC_bias2の電極ｐはダイオード接続トラ
ンジスタのゲートと接続している。この場合、ミラート
ランジスタのゲート電位は、基本レベルより瞬間的に高
くなり、バイアス電流は基本レベルより大きくなる。こ
の段の間、C_bias2は抵抗器R_biasを介して放電される。
コンデンサC_bi _as1はC_bias2と同じように機能するが、対
向するクロック段でその機能を行う。正の入力電圧によ
って、動的バイアスは電流発生器の電流を減少させ、そ
れによってトランジスタM_signalのサイズを小さくする
ことが可能となる。

【００６２】バイアス電流の極性依存変調において、バ
イアス用コンデンサは定電位まで充電される。接続のこ
の極性は入力信号から得られる制御信号に基づいて決定
される。制御信号は、例えばコンパレータによって入力
信号から作り出すことができる。バイアス用コンデンサ
の接続が制御信号によって制御され負の入力信号によっ
て瞬間的バイアス電流は基本的レベルより大きくなる。
また、逆に正の入力信号によってバイアス電流は基本的
レベルより小さくなる。バイアス電流の極性依存変調
は、例えば、制御信号を直接得ることが可能な(変調器
出力信号)シグマ・デルタ変調器でのフィードバック・
サンプリングの際に、あるいは、次の信号のサンプリン
グの際に使用することができる。

【００６３】図16には図14と15の回路装置の信号の中の
いくつが時間関数として図示されている。最も上の曲線
はクロック信号を表す。中間の曲線は正の入力信号とし
て抵抗器R_biasの両端の電圧を表す。この信号の形状はR
C時定数を示し、抵抗器の両端の電圧がクロック段の終
りになる前にゼロまで落ちるように図示されている。グ
ラフ中の第1のピークの狭いサイズは誤ったサンプリン
グによって生じたものである。このような狭いサイズが
生じる理由は、第1のクロック段の間、動的バイアスが
まだ機能していないために信号の固定が不完全なためで
ある。言い換えればバイアス用コンデンサ両端の電圧は
信号に比例せずシミュレータによって計算されたDC動作
点と一致する。

【００６４】図16の一番下の曲線は負と正の入力信号に
よるバイアス電流を図示する。破線は負の入力信号によ
るバイアス電流を表し、実線は正の入力信号によるバイ
アス電流を表す。この図は、特に負の入力信号による動
的バイアスの影響を図示するものである。クロック段の
初めには、瞬間的電荷電流は1.4μAもの大きさである
が、電荷電流ピークの短さに起因して図示の曲線のサン
プルは最大値と一致しない。

【００６５】図17は本発明に準拠する平衡構造を図示
し、この構造によって電源除去比PSRRの改善が可能とな
る。しかし平衡には信号電荷が2倍になるのに伴い電力
消費量も2倍になるという欠点がある。積分部分におけ
る同相モードフィードバックの実行は、回路の電力消費
量をある程度増加させる。平衡信号として大地電位を用
いて電力消費量の増加を低減することができる。

【００６６】平衡SSCT回路には非平衡SSCT回路と同じ構
造の構成要素が含まれるので、本明細書ではこれ以上詳
しい説明はしない。平衡型トポロジーでは、サンプリン
グは2つのソースフォロワによって行われ、信号コンデ
ンサはその電源間に接続される。サンプリングは上述の
ように動的にバイアスをかけることができる(ブースト
コンデンサは図示されていない)。同様に、積分部分
は、並列に接続した2つの電流バイアス・ソースフォロ
ワを有する。積分部分の同相モードフィードバックは、
例えば積分部分にある能動トランジスタのゲート電圧の
変調によって実施してもよい。ゲート電圧は、例えば2
つの代替値であって、しかも、入力信号から実質的に独
立した代替値をとることができる。

【００６７】図18と図19とは、2つのトランジスタによ
って能動素子をつくるための装置を図示する。図に指定
されているノードは、均等な単一MOSトランジスタの接
続ポイントに対応する。図18の回路は、ｐ基板上のMOS
トランジスタに対応する。この回路はPMOS型トランジス
タ181とNPN型トランジスタ182とを有する。図19の回路
は、ｎ基板上のMOSトランジスタに対応する(図12〜15お
よび図17参照)。この回路はPNP型トランジスタ185とNMO
S型トランジスタ186とを有する。2つのトランジスタを
設けた能動素子は、1つのトランジスタによって実現さ
れた素子に比べてかなり多くの利得を提供する。しか
し、2つのトランジスタを設けた能動素子は、最低電源
電圧よりわずかに高い電圧しか必要としない。

【００６８】上述のような回路において、スイッチング
素子は、当業者に公知の適当な手段と回路装置によって
制御することができる。従って、図を明瞭にするため
に、これらの制御素子は図から除かれており、本明細書
ではこれ以上詳しい説明は行わない。スイッチング素子
は、当業者に公知の手段によって実現することができ
る。このような手段として例えば半導体スイッチを設け
ることができる。定電流素子は、例えばトランジスタを
用いて公知の方法で実現することができる。MOSトラン
ジスタの代わりに、本発明に準拠する回路装置の能動素
子は、他のタイプのトランジスタやMOS/BJTトランジス
タの縦続接続を有してもよい。回路の電源電圧は、当然
のことであるが、用いられる信号電圧と構成要素に関し
て適切なものとなるように選択される。第1の電源電圧V
DDが定電位V_rに対して正の場合、第2の電源電圧V_SSは定
電位V_rに対して好適に負とする。

【００６９】本発明に準拠する方法および信号処理回路
は、フィルタ、特に集積回路としてあるいは集積回路の
構成要素として、本発明によって実現可能な積分器に設
けるフィルタの中で利用するのに好都合である。さら
に、本発明はシグマ・デルタ変換器に好適に適用可能で
ある。本発明に準拠する信号処理回路は、シリコンチッ
プ上に小型に実現することができ、わずかの電力しか消
費せず、ノイズが小さい。例えば、シグマ・デルタ変換
器の電流消費量を本発明に準拠する装置によって通常の
約5mAから約300μAまで低減することができる。この様
に、本装置は無線電話、例えば、本装置に基づくフィル
タを受信装置に使用できる無線受信装置のIF回路及び検
波回路などに特に適している。無線電話で本発明を用い
る場合、例えば、クロック信号発生装置によって無線電
話の局部発振器周波数からスイッチ用制御信号を発生さ
せてもよい。無線電話でのこのようなスイッチ用制御信
号の発生は当業者には公知であるので、本明細書ではさ
らに詳細な説明は行わない。

【００７０】以上、本発明に準拠する方法を示すいくつ
かの実施例について説明した。例えば、実施及び応用分
野の詳細に関する本発明に準拠する原理は、本明細書に
添付の請求項によって画定される本発明の範囲内で修正
することができることは当然である。

【００７１】したがって、積分回路を実現するための本
発明に準拠する装置について以上説明してきたとはいう
ものの、本発明は、積分回路の実現に限定されるもので
は決してなく、他の信号処理機能の実現にも同様に本回
路装置を利用することができる。特許公報FI93684のよ
うに、本電荷移送回路を簡単に変更して増幅器、微分回
路、コンパレータなどに変えることができる。さらに、
本電荷移送回路は、電子分野において、フィルタ、変換
器、発振器及びその他の構造的実体の基本構成要素とし
て用いることができる。

【図面の簡単な説明】

【図１】従来技術による積分回路を全体として示す。

【図２】図1の回路のクロック段1と2のときの動作に関
連する必須部分を示す略図である。

【図３】図1の回路のクロック段3のときの動作に関連す
る必須部分を示す略図である。

【図４】図1の回路のクロック段4と5のときの動作に関
連する必須部分を示す略図である。

【図５】図1の回路のクロック段6のときの動作に関連す
る必須部分を示す略図である。

【図６】本発明に準拠する2つのクロック段を持つ回路
装置を図示する。

【図７】図6の回路のクロック段1のときの動作に関連す
る必須部分を図示する。

【図８】図6の回路のクロック段2のときの動作に関連す
る必須部分を図示する。

【図９】図6の回路装置の第１のクロック段のときの寄
生容量の結合を例示する。

【図１０】図6の回路装置の第２のクロック段のときの
寄生容量の結合を例示する。

【図１１】本発明に準拠する信号処理方法を流れ図の形
で図示する。

【図１２】本発明に準拠するトポロジーを基本的形で図
示する。

【図１３】２つの入力信号の差を積分する本発明に準拠
する積分器を示す。

【図１４】入力信号の電位に基づくバイアス電流の調整
によって電力消費量が減少する本発明に準拠する回路装
置を示す。

【図１５】図14の第２のクロック段のときの回路を示
す。

【図１６】図14と図15の回路中の信号を示す。

【図１７】本発明に準拠する平衡回路構造を図示する。

【図１８】2つのトランジスタによってPMOSランジスタ
と均等な能動素子を作り出すための回路装置を示す。

【図１９】2つのトランジスタによってNMOSランジスタ
と均等な能動素子を作り出すための回路装置を示す。

Claims

【特許請求の範囲】

【請求項１】信号処理方法において、電荷移送キャパシタンスを入力信号(U_S)との機能的接続
状態に切り換えるステップと、電荷移送キャパシタンス(C_i)が入力信号(U_S)と機能的に
接続している間、処理信号の瞬時値(U_S)に比例する電荷
量だけ電荷移送キャパシタンス(C_i)の電荷が変化するス
テップと、電荷移送キャパシタンスを積分キャパシタンスとの機能
的接続状態に切り換えるステップと、電荷移送キャパシタンス(C_i)が積分キャパシタンス(C_O)
と機能的に接続している間、電荷移送キャパシタンス(C
_i)と積分キャパシタンス(C_O)との間で電荷を移送するス
テップと、前記電荷移送キャパシタンス(C_i)の電荷が、電荷移送キ
ャパシタンス(C_i)と接続した能動電荷移送素子(M_ts)が
生成した電流によって変化し、前記電流が前記電荷移送
キャパシタンスの電圧(U_Ci)に依存するステップとを有
し、前記第1段及び第2段の時間中、入力信号から実質的に独
立した電位に前記能動素子の1つの入力端子(G、S)を設
定することを特徴とする方法。
【請求項２】前記能動素子の前記入力端子(G、S)が、
前記第1段と第2段の持続時間中、第1の定電位に設定さ
れることを特徴とする請求項1記載の方法。
【請求項３】前記積分キャパシタンス(C_O)の1つの電
極を前記第1の定電位に設定することを特徴とする請求
項2記載の方法。
【請求項４】前記第1段と第2段の持続時間中、前記電
荷移送キャパシタンス(C_i)の1つの電極を入力信号から
実質的に独立した電位に設定することを特徴とする請求
項１乃至３のいずれか１つに記載の方法。
【請求項５】前記第1段と第2段の持続時間中、前記電
荷移送キャパシタンス(C_i)の1つの電極を実質的に第2の
定電位に設定することを特徴とする請求項4記載の方
法。
【請求項６】前記積分キャパシタンス(C_O)の電荷を変
える電流が、実質的に、前記能動電荷移送素子(M_ts)に
よって生成された電流と第1の定電流素子(I_O2)によって
生成された電流との差であることを特徴とする請求項１
乃至５のいずれか1つに記載の方法。
【請求項７】前記能動電荷移送素子(M_ts)によって生
成された電流が、電荷移送キャパシタンス(C_i)と第2の
定電流素子(I_O2)とによって生成された電流の合計であ
ることを特徴とする請求項１乃至６のいずれか1つに記
載の方法。
【請求項８】入力信号が能動サンプリング素子の入力
部へ固定的に向けられ、能動サンプリング素子によって
生成された電流が、電荷移送キャパシタンス(C_i1、C_i2)
と、サンプリング回路中の定電流素子(I_S)とによって生
成された電流の合計であることを特徴とする請求項１乃
至７のいずれか1つに記載の方法。
【請求項９】前記第1のクロック段の間、入力信号に
比例する電荷サンプルを第1の電荷移送キャパシタンス
(C_i1)へ移送し、前記第1のクロック段の間、第2の電荷移送キャパシタン
ス(C_i2)から積分キャパシタンスへ電荷サンプルを移送
し、前記第2のクロック段の間、入力信号に比例する電荷サ
ンプルを前記第2の電荷移送キャパシタンス(C_i2)へ移送
し、前記第2のクロック段の間、前記第1の電荷移送キャパシ
タンスから前記積分キャパシタンスへ電荷サンプルを移
送することを特徴とする請求項１乃至８のいずれか1つ
に記載の方法。
【請求項１０】平衡的方法で信号処理を行うことを特
徴とする請求項１乃至９のいずれか1つに記載の方法。
【請求項１１】入力信号からサンプルをとる方法であ
って、サンプリング・トランジスタによってサンプリン
グ・キャバシタンスの中へ送り込まれる電流を入力信号
が制御する方法において、入力信号値及び／又は極性に
基づいてクロック段の初めに前記サンプリング・トラン
ジスタのバイアスを制御することを特徴とする方法。
【請求項１２】 SSCT回路の積分キャパシタンスへ前記
サンプルをさらに移送することを特徴とする請求項11記
載の方法。
【請求項１３】信号処理用回路装置において、電荷移送キャパシタンス(C_i)と、少なくとも1つの能動素子(M_ts)と、電荷移送キャパシタンス(C_i)を入力信号(U_S)との機能的
接続状態に切り替えて、入力信号の瞬時値に比例する電
荷量だけ前記電荷移送キャパシタンスの電荷を変えるた
めの第1のスイッチング素子(S₁、S₂)と、積分キャパシタンス(C_O)と、前記電荷移送キャパシタンス(C_i)を積分キャパシタンス
(C_O)との機能的接続状態に切り替え、前記電荷移送キャ
パシタンスと積分キャパシタンスとの間で電荷を移送す
るための第2のスイッチング素子(S₃、S₄)と、前記電荷移送キャパシタンスの電圧(U_Ci)に従って前記
電荷移送キャパシタンス(C_i)の電荷を変えるための少な
くとも1つの能動素子(M_ts)とを有し、前記能動素子(M_ts)の1つの入力端子(G、S)が入力信号か
ら実質的に独立するようになっていることを特徴とする
回路装置。
【請求項１４】前記能動素子(M_ts)の前記1つの入力端
子(G、S)が第1の定電位とほぼ固定的に接続しているこ
とを特徴とする請求項13記載の装置。
【請求項１５】前記積分キャパシタンス(C_O)の1つの
電極が前記第1の定電位と接続していることを特徴とす
る請求項14記載の装置。
【請求項１６】入力信号から実質的に独立するように
前記電荷移送キャパシタンス(C_i)の1つの電極を配設す
ることを特徴とする請求項13乃至15のいずれか1つの装
置。
【請求項１７】前記電荷移送キャパシタンス(C_i)の1
つの電極がほぼ固定的に第2の定電位と接続しているこ
とを特徴とする請求項16記載の装置。
【請求項１８】電荷移送キャパシタンスへ電荷サンプ
ルを移送する第1の能動素子と、電荷移送キャパシタン
ス(C_i)から積分キャパシタンス(C_O)へ電荷サンプルを移
送する第2の能動素子とを有することを特徴とする請求
項13乃至17のいずれか1つの装置。
【請求項１９】前記第1の能動素子の入力端子がほぼ
固定的に入力信号と接続していることを特徴とする請求
項18記載の装置。
【請求項２０】平衡的方法で差分信号を処理するため
の別々の素子を有することを特徴とする請求項13乃至19
のいずれか1つの装置。
【請求項２１】入力信号からサンプルをとるための装
置であって、サンプリング・キャバシタンスと、入力信
号に比例する電荷サンプルを前記サンプリング・キャバ
シタンスへ移送するサンプリング・トランジスタとを有
する装置において、入力信号値に基づいてサンプリング
・トランジスタのバイアスを制御するための手段を有す
ることを特徴とする装置。
【請求項２２】入力信号値に基づいてサンプリング・
トランジスタのバイアスを制御するための前記手段が、
電流ミラーの出力電流を制御するための手段を有するこ
とを特徴とする請求項21記載の装置。
【請求項２３】バイアス抵抗器と並列に接続したバイ
アス用コンデンサを更に有することを特徴とする請求項
22記載の装置。
【請求項２４】請求項1乃至12のいずれか1つの方法あ
るいは請求項13乃至23のいずれか1つの回路装置の無線
受信装置における利用方法。