JPH09251651A - 位相差電圧生成回路 - Google Patents

位相差電圧生成回路

Info

Publication number
JPH09251651A
JPH09251651A JP8058985A JP5898596A JPH09251651A JP H09251651 A JPH09251651 A JP H09251651A JP 8058985 A JP8058985 A JP 8058985A JP 5898596 A JP5898596 A JP 5898596A JP H09251651 A JPH09251651 A JP H09251651A
Authority
JP
Japan
Prior art keywords
capacitor
phase difference
transistor
circuit
difference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8058985A
Other languages
English (en)
Inventor
Takeshi Yamamoto
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8058985A priority Critical patent/JPH09251651A/ja
Priority to EP97301745A priority patent/EP0795955A3/en
Priority to KR1019970008662A priority patent/KR100262472B1/ko
Priority to US08/818,397 priority patent/US5945849A/en
Publication of JPH09251651A publication Critical patent/JPH09251651A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0901—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0943—Methods and circuits for performing mathematical operations on individual detector segment outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】高精度と高速性が要求されるＤＶＤ等の光学デ
ィスク再生におけるトラッキングエラーの生成において
も、十分な性能が得られる電荷の順次転送による積分回
路を提供する。 【解決手段】２つのデジタル入力１，２の対応するエッ
ジの片側だけが到来して１次コンデンサＣ１を充電中
は、電荷転送用の制御スイッチＳＷ１を接地側にしてト
ランジスタＱ１をオフし、対になるエッジが来て位相差
情報を検出し終わったら、すぐにスイッチＳＷ１をバイ
アス電圧Ｖｂ側に倒してトランジスタＱ１を動作させ充
電電荷を２次コンデンサＣ２へ転送し、入力１，２の位
相差の積算情報を得る。転送が終われば、コンデンサＣ
１はＶｂ−ＶBE（ＶBEはＱ１オン時のエミッタ・ベース
間電圧）で初期化する。電荷転送に１個のＮＰＮトラン
ジスタをベース接地モードで使うことで高速動作を可能
とし、誤差も少なくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばデジタル
ビデオディスクなどの光ディスクのトラッキングサーボ
信号の生成に適する位相差電圧生成回路に関する。
【０００２】
【従来の技術】近年、画像圧縮したビデオ信号やパーソ
ナルコンピュータ等で扱うデジタル情報を、デジタル記
録した光ディスクの再生装置（以下、デジタル・ビデオ
・ディスク（ＤＶＤ）という。）が提案され、製品化に
向けて開発が鋭意進められている。これは２時間を越え
る映画でも、コンパクトディスクと同じ直径１２ｃｍの
一枚のディスクの片面に収められるように、これまでの
コンパクトディスクに比べ、はるかに高密度記録となっ
ている。
【０００３】このような記録媒体から情報を正確に再生
するためには、正確かつ精密なトラッキングサーボが必
要であり、このためにはピックアップの信号からトラッ
キング誤差信号を精度良く生成することが重要となる。
ＤＶＤでは、その規格上、レーザーによる光スポットか
らの反射光を、４分割のフォトディテクタで受け、その
出力の対角線方向の成分同士を加算し、それぞれの信号
の位相差によってトラッキング誤差の検出を行う方法が
最適とされている。これはトラッキング誤差によって、
これら対角方向の和信号の間に位相差が生じるという原
理に基づくもので、位相差方式のトラッキングエラー生
成と呼んでいる。
【０００４】この方式による具体的なトラッキングエラ
ー生成回路としては、特開昭５８−１５０１４４号が提
案され、その改良特許として、特公平５−８００５３号
が提案されている。これらのエラー信号生成回路を実際
に構成する場合、ＤＶＤのように記録密度が高くなって
くると、１パルス毎に高速にしかも精度良く位相差検出
をしなければならないため、非常に難しい問題が持ち上
がってくる。例えば、特公平５−８００５３号では不良
波形発生ときの影響を除去しつつ、１パルス毎の位相比
較結果を順次積分し、トラッキングエラー信号を生成す
る回路として、図６のような回路が示されている。
【０００５】図６の回路の動作について、図７の波形図
を用いて説明する。４分割のフォトディテクタ出力の対
角成分同士が加算された信号は、図７のＡ＋ＣとＢ＋Ｄ
にあるように、トラッキングのずれ量に対応した位相差
を持つ。Ａ＋Ｃの波形整形を行った入力１とＢ＋Ｄの波
形整形を行った入力２のパルス信号として生成する。こ
の２つのパルス波の対になる立ち上がりエッジまたは立
ち上がりエッジを、確認した時点で反転するようなパル
ス波を入力極性パルスとする。
【０００６】以上の３つのパルス信号を、図６の位相比
較回路６１の入力とする。位相比較回路６１では、入力
１と入力極性、入力２と入力極性のそれぞれのＥＸ（Ex
clusive ）−ＯＲをとる。その出力を抵抗Ｒ４とＲ５で
電流に変換し、１次コンデンサＣ１を充電する。入力１
が入力２より進んでいる場合は、図７にあるように入力
１側のＥＸ−ＯＲの出力がその時間差だけＨigh にな
り、抵抗Ｒ４を電流Ｉ１が流れてコンデンサＣ１を充電
する。逆に、入力１が入力２より遅れている場合は、入
力２側のＥＸ−ＯＲの出力が遅れ時間差だけＨigh にな
り、抵抗Ｒ５を電流Ｉ２が流れて逆方向にコンデンサＣ
１を充電する。
【０００７】このとき、スイッチＳＷ１とＳＷ３はオー
プンになっている。２つの入力パルス波の対になるエッ
ジが到来して充電を終えた瞬間から、次のどちらかの入
力のエッジが到来するまでは、図７にあるようにスイッ
チＳＷ１がオンする。このオン条件は、ロジック回路で
構成するスイッチ制御回路６２で決めている。スイッチ
ＳＷ１がオン状態では、コンデンサＣ１はオペアンプＯ
ＰとコンデンサＣ２とで構成する積分器６３と接続する
ことになり、オペアンプＯＰは入力間電圧がゼロになる
ように動作する。
【０００８】コンデンサＣ１に蓄えられた位相差に比例
した電荷は、コンデンサＣ２へと転送（電流Ｉ３）され
る。入力に次のエッジが来るときには、コンデンサＣ１
の両端電圧はゼロにリセットされている。電荷はオペア
ンプの帯域で決まるスピードで転送されるが、このとき
瞬間的に相当大きなパルス電流が流れるため、必要以上
に大きくならないように、電流制限の目的で抵抗Ｒ６と
Ｒ７が電流経路に挿入してある。
【０００９】このようにして、入力のパルス毎にコンデ
ンサＣ１に蓄えられた電荷は、順次２次コンデンサＣ２
に転送し積分していく。積分器６３の出力には、位相差
の平均値に相当する電圧が発生して、これがトラッキン
グエラー信号となる。入力に不良波形がある場合は、不
良波形検出回路６４でこれを見つけてスイッチＳＷ３を
閉じ、不良波形の影響をコンデンサＣ１だけで食い止
め、積分出力へ影響させないようにしている。図７の波
形例ではＡ＋Ｃの２つめのパルスの山が２値化のスレッ
シュホールドに届かないため、対になるＢ＋Ｄの２つめ
の山だけが孤立波形型の不良波形になっている例であ
る。
【００１０】この場合は、パルス終了直後からのスイッ
チＳＷ１のオンによる電荷転送はなく、図７にあるよう
に孤立波形であることが確定する、入力２の立ち下がり
エッジの直後にスイッチＳＷ３をオンして、１次コンデ
ンサＣ１をショートし、２次コンデンサＣ２に転送する
ことなく初期化している。
【００１１】この回路の欠点は、このままバイポーラＩ
Ｃに集積化した場合、ＤＶＤのように高速動作が実現し
にくい、高速動作させると必要な精度がとれない、とい
う問題があることである。光ディスクのトラッキングエ
ラー生成を集積化するならば、信号の流れから考えてＲ
Ｆアンプやフォーカスエラー生成回路と同一のチップに
収めるのが最適である。これらのＲＦ処理には、高速性
と低オフセット、低Ｓ／Ｎが要求されるため、そのＩＣ
はバイポーラプロセスを用いるのが一般的である。とこ
ろが、図６の回路をバイポーラＩＣで実現するとなる
と、いくつかの問題がでてくることが予想される。
【００１２】まず、スイッチＳＷ１のオン／オフスイッ
チは、双方向の電流スイッチの実現が難しい。これを実
現するには、図８のようにダイオードブリッジで構成
し、そのバイアス電流をオン／オフさせることにより双
方向の電流スイッチの機能を実現する方法がある。
【００１３】しかし、電源Ｖｃｃ側の電流源をＰＮＰト
ランジスタ、接地側の電流源をＮＰＮトランジスタ、と
いうように異なる種類のトランジスタで構成することに
なるため、これらを完全に同時にはオン／オフできな
い。電流源の電流値は電荷転送時に流れる最大電流より
も、大きく取っておく必要があるため、この電流値は小
さくできない。
【００１４】従って、ＰＮＰとＮＰＮのトランジスタに
オン／オフの時間差が僅かであっても、大きなオフセッ
ト電流が１次コンデンサと２次コンデンサに流れ、エラ
ー生成精度を悪化させる。実際ＤＶＤでは位相差オフセ
ットを数ｎｓｅｃ以下に抑える必要がある。上下の電流
源のオン／オフ時間差は、これよりも小さくする必要が
あるが、これを実現する手段がないのが現状である。ま
た、オン時には電荷の転送が終わってからも電流を流し
続けることになり、上下の電流源の差電流がオフセット
電流となって積分経路へ流れ、誤差発生の要因となる。
【００１５】この場合も、上下の電流源は異なる導電型
のトランジスタであるため、相対精度がとれない、とい
う点が問題を深刻にする。トラッキングセンターの位相
差がゼロ付近では、エラー検出位相が１周期のうちごく
僅かの時間なのに対し、電荷転送スイッチオンの時間は
ほぼ１周期すべてになる。電流オフセット量としては小
さくともエラー生成電圧にかなり、大きな誤差を発生さ
せる。ダイオードブリッジのスイッチの代わりに、図９
のような飽和スイッチ使う方法もあるが、この場合は、
電圧オフセットが大きいとかスピードが遅いなどの欠点
があり、やはり大きな誤差を持つ。
【００１６】次に、十分な性能を持つオペアンプの実現
が困難な点があげられる。オペアンプの出力段は、ＰＮ
ＰとＮＰＮのトランジスタのプッシュプル回路で構成す
るのが一般的であるが、電荷転送が充電か放電かで動作
トランジスタが変わる。通常のバイポーラＩＣでは、Ｐ
ＮＰは横型構造とＮＰＮは縦型構造で作られ、構造上そ
の高速動作に著しい違いがある。
【００１７】これによって、充電と放電でのスピード動
作に大きな違いができ、結果的に進み位相と遅れ位相と
の特性の差となって表れる。位相差特性のカーブで言え
ば、原点の位相ゼロを境に傾斜の差ができてしまう。こ
れは出力段がプッシュプルではなく、ＮＰＮのエミッタ
ホロワであっても、今度はエミッタでの充電とコレクタ
による定電流放電という動作になる。やはり、進み位相
と遅れ位相との間の特性に大きな差ができてしまう。こ
のほか、オペアンプの入力電流オフセットも誤差要因と
して無視できない。
【００１８】
【発明が解決しようとする課題】上記した従来のオペア
ンプとオン／オフスイッチを用いた電荷転送による位相
差電圧生成回路では、高速かつ高精度の動作が必要なＤ
ＶＤのようなものには十分な性能が得られない、という
問題があった。
【００１９】この発明は、高精度と高速性が要求される
ＤＶＤ等の光学ディスク再生におけるトラッキングエラ
ーの生成においても、十分な性能が得られる電荷の順次
転送による積分回路を提供する。
【００２０】
【課題を解決するための手段】上記した課題を解決する
ために、この発明の位相差電圧生成回路では、２つの入
力デジタル信号を電圧比較し、該デジタル信号間の進み
遅れに応じて出力極性を切り換え、前記入力デジタル信
号間の時間差を出力する位相比較回路と、前記時間差に
応じた電荷を蓄える第１のコンデンサと、エミッタが前
記第１のコンデンサに接続されたベース接地トランジス
タと、前記トランジスタのコレクタに接続した第２のコ
ンデンサと、前記２つの入力デジタル信号の対応するエ
ッジを検出した後、次のエッジが到来するまでの間、前
記トランジスタをバイアスするスイッチ制御回路とを備
え、前記第１のコンデンサに発生する入力信号の各エッ
ジ毎の時間差情報を、前記トランジスタにより前記第２
のコンデンサに順次転送し、該第２のコンデンサより２
つの入力デジタル信号の位相差の積算情報を得ることを
特徴とする。
【００２１】このような手段により、ベース接地トラン
ジスタのベース端にパルス電圧を与え、パルスがＨigh
またはＬowのどちらかの期間だけ第１のコンデンサに蓄
えた電荷を第２のコンデンサに転送するような制御とす
る。あるいはベース接地トランジスタのスイッチ制御回
路として、エミッタ端にオンオフ制御のパルス電流を与
え、電流がオンの期間だけ第１のコンデンサに蓄えた電
荷を第２のコンデンサに転送するような制御とする。
【００２２】また、２つの入力デジタル信号を電圧比較
し、該デジタル信号間の進み遅れに応じて第１の出力端
子と第２の出力端子とを切り換え、前記デジタル信号の
時間差を出力する位相比較回路と、前記時間差に応じた
電荷を蓄える第１のコンデンサと、エミッタが前記第１
のコンデンサの両端にそれぞれ接続されたベース接地の
第１および第２のトランジスタと、前記各トランジスタ
のコレクタ間に接続した第２のコンデンサと、前記２つ
の入力デジタル信号の対応するエッジを検出した後、次
のエッジが到来するまでの間、前記各トランジスタをバ
イアスするスイッチ制御回路とを備え、前記第１のコン
デンサに発生する入力信号の各エッジ毎の時間差情報
を、前記各トランジスタによって１周期毎に、前記第２
のコンデンサに順次転送し、該第２のコンデンサの両端
より入力デジタル信号の位相差の積算情報を得ることを
特徴とする。
【００２３】この手段では、エミッタ同士が接続された
１組のトランジスタ対を追加し、そのエミッタをベース
接地トランジスタのコレクタに接続し、その一方のコレ
クタに前記第２のコンデンサを接続し、もう一方のコレ
クタは電源または接地などの定電圧点に接続し、入力信
号に異常のある場合は、トランジスタ対のベース間電圧
を制御することにより、第１のコンデンサに蓄えた電荷
を電源または接地などの定電圧点に流して第２のコンデ
ンサに転送しないような制御をする。
【００２４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１はこの
発明の第１の実施の形態を説明するための回路図であ
る。この実施の形態では、図６のオペアンプＯＰをベー
ス接地トランジスタＱ１に置き換えている。また、位相
比較回路のＥＸ−ＯＲの出力を、Ｈigh で定電流出力と
なるようにし、片側をカレントミラーＣＭで折り返し、
差電流で片側を接地した１次コンデンサＣ１を充放電す
る。そしてこれも片側を接地した２次コンデンサＣ２と
の間にベース接地トランジスタＱ１を挿入し、エミッタ
をコンデンサＣ１に、コレクタをコンデンサＣ２に接続
する。電荷転送の経路は、トランジスタＱ１のコレクタ
電流の経路となる。入力１，２の信号のエッジを見てス
イッチ制御回路１２は、スイッチＳＷ１を接地あるいは
バイアス電圧Ｖｂに切り換える信号を出力する。
【００２５】この場合の電荷転送は、入力１，２の対応
するエッジの片側だけが到来して１次コンデンサＣ１を
充電中は、スイッチＳＷ１を接地側に倒してトランジス
タＱ１をオフさせておく。対になるエッジが来て位相差
情報を検出し終わったら、すぐにスイッチＳＷ１をバイ
アス電圧Ｖｂ側に倒してトランジスタＱ１を動作させ、
充電電荷を２次コンデンサＣ２へ転送する。転送が終わ
れば、コンデンサＣ１はＶｂ−ＶBE（ＶBEはトランジス
タＱ１がオン時のベース・エミッタ電圧で一定）で初期
化を行う。図１の従来回路と同じ動作を行い、各部の波
形も図７の従来例と同じになる。ただし、転送電荷はト
ランジスタＱ１のコレクタからエミッタへの一方向だけ
のため、電流Ｉ２に定電流を加算してバイアス設定して
おく必要がある。
【００２６】この実施の形態では、スイッチ制御電流が
電荷転送経路に洩れこむことがないこと、電荷転送を行
うトランジスタとして１個のＮＰＮをしかも高速動作が
可能なベース接地モードで使っているため、高速にも対
応できて誤差も少なくすることができる。
【００２７】次に、図２のブロック図を用い、この発明
の第２の実施の形態について説明する。この実施の形態
は、図１の回路構成を全差動型に変えたものである。
【００２８】すなわち、位相比較回路１１の２つのＥＸ
−ＯＲの出力は、Ｈigh で定電流出力となるようにし、
両方の端子間に１次コンデンサＣ１を配置した。この両
端子にエミッタを接続し、ベースを共通の定電圧Ｖｂで
バイアスしたベース接地トランジスタＱ１とＱ２のコレ
クタ間に２次コンデンサＣ２を接続する。また、コンデ
ンサＣ１の電荷は、トランジスタＱ１とＱ２のコレクタ
電流の差分で転送されることになる。この場合の電荷転
送の制御スイッチは、図１のようにトランジスタＱ１の
ベース電圧を制御する方法を用いてもよいが、図中に示
したように、電流源Ｉａ，ＩｂをスイッチＳＷ１，ＳＷ
２でオン／オフさせて、トランジスタＱ１とＱ２にバイ
アス電流を流す制御する方法もある。
【００２９】この場合は電荷転送を定電流で行うことに
なるが、従来例や図１の実施の形態でも電流制限抵抗を
入れるのが普通なので電流制限値程度に設定すればよ
い。実際に大部分の時間では、パルスの位相差で１次側
を充電している期間よりも転送期間のほうが長いので、
位相比較の出力電流よりもやや大きくとっておく程度で
十分である。この２つの電流源の電流差は、出力のオフ
セットを発生させるが同じ種類のトランジスタ（ここで
はＮＰＮ）で構成できる。このため、電流源の電流差は
あまり大きくならない。積分出力はコンデンサＣ２の両
端の差電圧に現われ、これを差動−シングル変換回路１
３により差動−シングル変換を行い、エラー生成の出力
を得る。
【００３０】この回路は、入力パルス１周期毎のスイッ
チング波形がトランジスタＱ１とＱ２に同相で現われ
る。差動−シングル変換回路１３は通常同相除去比が大
きいので、原理的にはここで除去されて出力には現われ
ない。しかし、この影響は無視できないので、２次コン
デンサを図３にあるように、片側を接地した２つのコン
デンサＣ２ａとＣ２ｂに分解して構成する。この２次側
の時定数はサーボ帯域程度に設定する。
【００３１】２次コンデンサＣ２ａとＣ２ｂには、数千
ｐＦから数万ｐＦの大きな容量のものを使う。従って、
数百ｋＨｚから数ＭＨｚのスイッチングによる同相パル
スは、この２次コンデンサで大部分が除去でき、さらに
差動−シングル変換回路１３で完全に取り除くことがで
きる。
【００３２】同じような考え方で、１次側のコンデンサ
も図４に示すように、片側を接地した２つのコンデンサ
Ｃ１とＣ１´に分解して構成することもできる。この場
合は、１個のコンデンサで構成する場合との違いはほと
んどない。
【００３３】この第２の実施の形態では、位相比較回路
１１から差動−シングル変換回路１３の入力までを、完
全に対称な全差動回路で構成しているため、位相の進み
側と遅れ側とで特性が非対称という問題は解消でき、完
全に対称な特性が実現できる。また、スイッチ制御電流
の電荷転送経路への洩れこみがなく、高速動作をさせて
も高精度の位相差の生成も実現できる。
【００３４】図３にあるように、ベース接地トランジス
タＱ１，Ｑ２と２次コンデンサＣ２ａ，Ｃ２ｂとの間に
それぞれ挿入されたスイッチＳＷ３，ＳＷ４は、入力
１，２の信号波形に不良がある場合、これをオフして電
荷転送を行わないようにするものある。スイッチＳＷ
３，ＳＷ４は、入力１，２の信号波形に不良を検出する
不良波形検出回路１４により切り換え制御する。
【００３５】このスイッチＳＷ３，ＳＷ４の具体的な回
路例を図５に示して説明する。第１および第２の実施の
形態ともに、ベース接地トランジスタとしてＮＰＮを使
うならば電荷転送の方向は、２次コンデンサから１次コ
ンデンサへの単方向である。つまり、双方向の電流スイ
ッチを使う必要がない。
【００３６】単方向の電流スイッチは、互いにエミッタ
を接続したＱ３，Ｑ４およびＱ５，Ｑ６の２つのトラン
ジスタ対により構成でき、ベース間に与える制御電圧に
よって電流経路をどちらかのトランジスタに切り換え
る。不良波形が検出されたときに、ベースをＨigh に制
御する側のトランジスタＱ３，Ｑ６のコレクタを電源Ｖ
ｃｃに接続し、このときの転送電荷を電源Ｖｃｃにバイ
パスする。逆に不良波形が検出されない場合は、トラン
ジスタＱ４，Ｑ５のベースをＨigh に制御し、トランジ
スタＱ１，Ｑ２のコレクタより、コンデンサＣ２ａ，Ｃ
２ｂへ電荷の転送を行う。
【００３７】これにより、不良波形発生時の位相差検出
エラーが影響して、大きな生成誤差にならないように防
止する。ベース電圧で制御するので、制御信号の誤差分
が電荷転送の経路に洩れこむことはなく、性能劣化を招
くことはない。このような電流スイッチを、トランジス
タＱ１とＱ２のそれぞれに対して２系統持たせてある。
【００３８】上記したこの発明の各実施の形態では、Ｄ
ＶＤのトラッキングエラー生成について説明してきた
が、これに限定されるものではなく、２信号の平均位相
差を生成してフィードバック制御する位相制御ループな
らば、広い用途への応用が可能である。特に、高速かつ
高精度で位相差を検出する必要のある用途における利用
価値には高いものがある。
【００３９】
【発明の効果】以上記載したように、この発明の位相差
電圧生成回路によれば、高精度と高速性が要求されるＤ
ＶＤ等のようなトラッキングエラー生成においても、十
分な性能を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を説明するための
回路図。
【図２】この発明の第２の実施の形態を説明するための
回路図。
【図３】図２の２次コンデンサの変形例について説明す
るための回路図。
【図４】図２の１次コンデンサの変形例について説明す
るための回路図。
【図５】図２で用いたスイッチを、より具体的に説明す
るための回路図。
【図６】従来のトラッキングエラー信号の生成について
説明するための回路図。
【図７】図６の回路の動作を説明するための波形図。
【図８】図６で用いるスイッチの具体例について説明す
るための回路図。
【図９】図６で用いるスイッチの他の具体例について説
明するための回路図。
【符号の説明】
１１…位相比較回路、１２…スイッチ回路、１３…差動
−シングル変換回路、１４…不良波波形検出回路、Ｃ
１，Ｃ２，Ｃ２ａ，Ｃ２ｂ…コンデンサ、ＳＷ１〜ＳＷ
４…スイッチ、Ｖｂ…バイアス電圧、Ｑ１，Ｑ２…ベー
ス接地トランジスタ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ２つの入力デジタル信号を電圧比較し、
    該デジタル信号間の進み遅れに応じて出力極性を切り換
    え、前記デジタル信号間の時間差を出力する位相比較回
    路と、 前記時間差に応じた電荷を蓄える第１のコンデンサと、 エミッタが前記第１のコンデンサに接続されたベース接
    地トランジスタと、 前記トランジスタのコレクタに接続した第２のコンデン
    サと、 前記２つの入力デジタル信号の対応するエッジを検出し
    た後、次のエッジが到来するまでの間、前記トランジス
    タをバイアスするスイッチ制御回路とを備え、 前記第１のコンデンサに発生する入力信号の各エッジ毎
    の時間差情報を、前記トランジスタにより前記第２のコ
    ンデンサに順次転送し、該第２のコンデンサより２つの
    入力デジタル信号の位相差の積算情報を得ることを特徴
    とする位相差電圧生成回路。
  2. 【請求項２】 ２つの入力デジタル信号を電圧比較し、
    該デジタル信号間の進み遅れに応じて第１の出力端子と
    第２の出力端子とを切り換え、前記デジタル信号間の時
    間差を出力する位相比較回路と、 前記時間差に応じた電荷を蓄える第１のコンデンサと、 エミッタが前記第１のコンデンサの両端にそれぞれ接続
    されたベース接地の第１および第２のトランジスタと、 前記各トランジスタのコレクタ間に接続した第２のコン
    デンサと、 前記２つの入力デジタル信号の対応するエッジを検出し
    た後、次のエッジが到来するまでの間、前記各トランジ
    スタをバイアスするスイッチ制御回路とを備え、 前記第１のコンデンサに発生する入力信号の各エッジ毎
    の時間差情報を、前記各トランジスタによって１周期毎
    に、前記第２のコンデンサに順次転送し、該第２のコン
    デンサの両端より入力デジタル信号の位相差の積算情報
    を得ることを特徴とする位相差電圧生成回路。
  3. 【請求項３】 前記第１のコンデンサの代わりに、前記
    位相比較回路の第１の出力端子か第２の出力端子のそれ
    ぞれに他端が接地されたコンデンサを別々に接続したこ
    とを特徴とする請求項２に記載の位相差電圧生成回路。
  4. 【請求項４】 前記第２のコンデンサの代わりに、前記
    各トランジスタのそれぞれのコレクタに他端が接地され
    たコンデンサを別々に接続したことを特徴とする請求項
    ２記載の位相差電圧生成回路。
  5. 【請求項５】 前記ベース接地トランジスタのスイッチ
    制御回路として、ベース端にパルス電圧を与えることに
    より、パルスがＨigh またはＬowのどちらかの期間だ
    け、第１のコンデンサに蓄えた電荷を第２のコンデンサ
    に転送するように制御してなることを特徴とする請求項
    １または２記載の位相差電圧生成回路。
  6. 【請求項６】 前記ベース接地トランジスタのスイッチ
    制御回路として、エミッタ端にオンオフ制御のパルス電
    流を与えることにより、電流がオンの期間だけ第１のコ
    ンデンサに蓄えた電荷を第２のコンデンサに転送するよ
    うに制御してなることを特徴とする請求項１または２記
    載の位相差電圧生成回路。
  7. 【請求項７】 エミッタ同士が接続された１組のトラン
    ジスタ対を追加し、その共通エミッタは前記ベース接地
    トランジスタのコレクタに接続し、その一方のコレクタ
    は前記第２のコンデンサに接続し、他方のコレクタは定
    電圧点に接続し、 入力信号に異常のある場合は、前記トランジスタ対のベ
    ース間電圧を制御することにより、第１のコンデンサに
    蓄えた電荷を定電圧点に流して第２のコンデンサに転送
    しないよう制御してなることを特徴とする請求項１また
    は２記載の位相差電圧生成回路。
  8. 【請求項８】 入力信号に異常のある場合は、前記位相
    比較回路の出力を停止してなることを特徴とする請求項
    １または２記載の位相差電圧生成回路。
JP8058985A 1996-03-15 1996-03-15 位相差電圧生成回路 Withdrawn JPH09251651A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8058985A JPH09251651A (ja) 1996-03-15 1996-03-15 位相差電圧生成回路
EP97301745A EP0795955A3 (en) 1996-03-15 1997-03-14 Phase error signal generator
KR1019970008662A KR100262472B1 (ko) 1996-03-15 1997-03-14 위상 에러 신호 발생기
US08/818,397 US5945849A (en) 1996-03-15 1997-03-14 Phase error signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8058985A JPH09251651A (ja) 1996-03-15 1996-03-15 位相差電圧生成回路

Publications (1)

Publication Number Publication Date
JPH09251651A true JPH09251651A (ja) 1997-09-22

Family

ID=13100150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8058985A Withdrawn JPH09251651A (ja) 1996-03-15 1996-03-15 位相差電圧生成回路

Country Status (4)

Country Link
US (1) US5945849A (ja)
EP (1) EP0795955A3 (ja)
JP (1) JPH09251651A (ja)
KR (1) KR100262472B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160434A (en) * 1998-05-14 2000-12-12 Mitsubishi Denki Kabushiki Kaisha Ninety-degree phase shifter
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6542722B1 (en) 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US6061555A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US6128359A (en) * 1998-10-27 2000-10-03 Intel Corporation Phase difference magnifier
FI106415B (fi) * 1998-12-22 2001-01-31 Nokia Mobile Phones Ltd Parannettu menetelmä ja piirijärjestely signaalin käsittelemiseksi
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
JP4001431B2 (ja) 1999-03-24 2007-10-31 パイオニア株式会社 光ピックアップのトラッキング制御装置、及び光ピックアップのトラッキング制御方法
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
SG97805A1 (en) * 1999-08-04 2003-08-20 Texas Instr Singapore Pte Ltd Differential phase tracking circuit
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
WO2001047202A2 (en) * 1999-12-22 2001-06-28 Parkervision, Inc. Phase comparator using undersampling
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
EP1473828A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Phase detector and method of generating a differential signal representative of a phase-shift
GB2454163A (en) * 2007-08-28 2009-05-06 Toumaz Technology Ltd Phase Detector and Phase Locked Loop
US20160241231A1 (en) * 2015-02-17 2016-08-18 Infineon Technologies Ag RF Switch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151473A (en) * 1977-11-18 1979-04-24 Harris Corporation Phase detector circuit
US4740940A (en) * 1985-03-11 1988-04-26 Matsushita Electric Industrial Co., Ltd. Optical information read apparatus
JPS6220145A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Ind Co Ltd 光学的情報再生装置
US5157014A (en) * 1988-11-23 1992-10-20 Arch Development Corp. High temperature crystalline superconductors from crystallized glasses
JP2938562B2 (ja) * 1990-11-28 1999-08-23 株式会社日立製作所 位相同期回路ｉｃ
JPH04262618A (ja) * 1991-02-18 1992-09-18 Advantest Corp 位相検波器
JPH0580053A (ja) * 1991-03-22 1993-03-30 Shiro Nozawa ヒト子宮体癌細胞の免疫化学的検出方法
JP2768070B2 (ja) * 1991-08-02 1998-06-25 日本電気株式会社 位相比較器
JP2897795B2 (ja) * 1991-10-31 1999-05-31 日本電気株式会社 サンプルホールド型位相比較回路

Also Published As

Publication number Publication date
KR100262472B1 (ko) 2000-08-01
EP0795955A2 (en) 1997-09-17
KR970067266A (ko) 1997-10-13
US5945849A (en) 1999-08-31
EP0795955A3 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JPH09251651A (ja) 位相差電圧生成回路
JP5223497B2 (ja) ピークホールド回路
KR100362216B1 (ko) 전압제어 발진기와 위상동기회로 및 신호처리회로
JPH04149824A (ja) 光ディスクの情報読取装置
JPH09288832A (ja) トラッキングエラー信号生成回路
TWI244079B (en) Method for calibrating center error offset in optical drive and control system capable of calibrating center error offset
JP4114274B2 (ja) データ又は情報の再生又は記録のための装置
JP2621537B2 (ja) 光電流電圧変換器及び光ディスク記録／再生装置
US4851785A (en) Circuit arrangement for detecting whether a predetermined frequency swing is exceeded
JP2003030850A (ja) 光ディスク再生装置
JP3341655B2 (ja) 光ディスク装置
JPS6113446A (ja) エラ−信号生成装置
JPS6224444A (ja) トラック横切り方向検出装置
JP2908302B2 (ja) デジタル記録信号処理回路
JP2000099971A (ja) トラッキング誤差生成装置
JP2831818B2 (ja) トラッキングエラー信号生成装置
JP2842533B2 (ja) 光ディスク記録／再生装置
JP4377046B2 (ja) ミラー検出回路
JPH05189889A (ja) ディジタルディスク再生装置
JPS60113334A (ja) 光デイスク装置における光信号検出方法
JPH0495223A (ja) 光学式情報記録再生装置
JPH05243926A (ja) パルス遅延回路
JPH03137829A (ja) 光ディスク装置の信号検出回路
JP2003178468A (ja) 光ディスク再生装置
JP2001345676A (ja) 帯域制限回路およびこれを用いた光ディスク装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603