FI106415B - Parannettu menetelmä ja piirijärjestely signaalin käsittelemiseksi - Google Patents

Description

106415

Parannettu menetelmä ja piirijärjestely signaalin käsittelemiseksi - Förbättrat förfarande och förbättrad kretsanordning för att behandla en signal

Keksinnön kohteena on parannettu menetelmä ja piirijärjestely signaalin käsittele-e 5 miseksi. Keksintöä voidaan edullisesti käyttää analogiasignaalien käsittelyyn sovel luksissa, joissa on oleellista saavuttaa pieni energiankulutus. Signaalin käsittelyllä tarkoitetaan tässä mm. signaalia esittävän jännitteen tai yhtä hyvin varauksen tai virran summausta, erotusta, integrointia ja derivointia.

10 Analogisten signaalien käsittelyyn liittyy usein ongelma, miten voidaan saavuttaa pieni energiankulutus, koska lineaarisesti toimivien aktiivisten analogiapiirien, kuten esim. operaatiovahvistimien, jatkuva virrankulutus on huomattavan suuri.

Ennestään tunnetaan perusmenetelmät, joissa signaalinäytteiden käsittely voidaan 15 suorittaa jatkuvasti virtaa kuluttavien rakenteiden sijasta käsittelemällä signaalia yksinomaisesti varausimpulsseja siirtävän kytkintransistorin avulla. Tällaisia menetelmiä on kuvattu patenttijulkaisuissa FI 89838 (vastaa julkaisuja EP 473436 ja US 5 387 874), FI 931831 (vastaa julkaisuja EP 621 550 ja US 5 497 116) sekä FI 101914.

20

Patenttijulkaisussa FI 89838 on kuvattu integroiva piiri, jossa kytkimien avulla ohjataan signaalijännitteestä otettujen näytevarausten tallentamista näytekondensaatto-: riin sekä näytevarausten purkamista näytekondensaattorista edelleen integroivaan • *·· kondensaattoriin. Kuvattu piiri kuluttaa virtaa oleellisesti ainoastaan varauksia siir- 25 rettäessä. Järjestelyn epäkohtana on kuitenkin se, että signaalijännitteen positiivisia ja negatiivisia jaksoja varten tarvitaan erilliset kytkinjärjestelyt ja erilliset kytkimiä • · ohjaavat kellovaiheet, jolloin piiristä tulee monimutkainen. Lisäksi eri piiriosien käyttö signaalin negatiivisen ja positiivisen jakson käsittelyyn voi aiheuttaa kynnys- • * · j ännitteistä j a komponenttien erilaisuudesta johtuvia signaali vääristymiä.

. . 30 • · ·

: ']·* Edellä mainitun piirin epäkohtia voidaan välttää käyttämällä patenttijulkaisussa FI

• · · 931831 kuvattua ratkaisua. Seuraavassa esitetään kuvioiden 1-5 avulla ko. julkai-:\i sussa esitetyn piirijärjestelyn toimintaa yksityiskohtaisemmin, jotta esillä olevan ·:··· keksinnön toiminta ja edut tekniikan tasoon verrattuna olisivat helpommin ymmär- 35 rettävissä.

4 4 4 « · t « « · * ’· *·* Kuvio 1 esittää transistoreiden Tl ja T2 avulla toteutettua signaalinkäsittelypiiriä, jossa lopputuloksena on aikadiskreetti integraali jännitteestä (Ug-URef). Transisto- 2 106415 reina Tl, T2 on käytetty N-tyypin MOS-transistoria eli N-MOS-transistoria. Kuviossa 1 esitetyn piirin kytkimiä S21-S30 ohjataan kellosignaaleilla 1-4. Kellosignaalit 1-4 ohjaavat kytkimiä neljässä peräkkäisessä vaiheessa siten, että esim. kellojakson 1 aikana kellosignaali 1 ohjaa ne kytkimet johtavaan tilaan, jotka saavat ohjauksensa 5 kellosignaalista 1. Kytkimiä merkitään seuraavassa S-kirjaimen ja indeksien avulla siten, että alaindeksi viittaa kytkimen numeroon, joka on juokseva, ja yläindeksi viittaa niihin kellovaiheisiin, joiden aikana kytkin on johtavassa tilassa. Esim. merkintä S21 merkitsee kytkintä 21, joka on johtavassa tilassa kellojaksojen 1 ja 3 aikana kellosignaalien 1 ja 4 ohjaamana. Muiden kellovaiheiden 2 ja 4 aikana kyseinen 10 kytkin on johtamattomassa tilassa. Vastaavasti yläindeksillä varustettu jännitemer-kintä merkitsee yläindeksin osoittaman kello vaiheen aikana esiintyvää jännitettä, ja yläindeksillä varustettu varausmerkintä merkitsee yläindeksin osoittaman kellovai-heen aikana esiintyvää tai siirtyvää varausta. Siten esim. merkitsee kapasitanssin Q jännitettä U kellojakson 2 aikana/lopussa. Kellopulssit ovat ns. non-overlapping-15 kellopulsseja eli tietyn vaiheen aikana vain kyseisen vaiheen aikana suljettavaksi tarkoitetut kytkimet ovat johtavassa tilassa ja muut kytkimet ovat auki.

Kytkennän kellovaiheiden 1-4 toimintaa kuvataan yksityiskohtaisesti kuvioissa 2-5, joissa esitetään kuvion 1 mukaisesta piiristä vain kulloisenkin kellovaiheen toimin-20 nan kannalta tarpeelliset elementit. Signaalien ja jännitteiden etumerkit (polariteetti, esim. positiivinen tai negatiivinen) ilmaistaan maapotentiaalin suhteen.

: Kuvio 2 esittää toimintaa kellovaiheen 1 aikana. Kellovaiheen 1 ajaksi suljetaan ; '·· kytkimet S21, S22> $23 ja S24, jolloin varausta siirtävä kondensaattori Q, jota tässä i * ·.. 25 kutsutaan myös näytteenottokondensaattoriksi Q, varataan jännitteeseen Ula: t » • · · Λ·! ula = ui+uRtf+ulh 1 (1) • · · ♦ · •«« • · · • · · jossa UM on transistorin Tl hila/lähdejännitteen kynnysjännite. Kun transistorin Tl . . 30 vahvistus on suuri, näytteenottokondensaattoriin Q siirtyvä varaus saadaan oleelli- sesti piirin käyttöjännitteestä VDD eikä signaalijännitteestä Ug.

» · · • · · : ’ ·.: Toiminta seuraavassa kellovaiheessa 2 on esitetty kuviossa 3. Kellovaiheen 2 aikana ·:··· kytkimet S26> S27 ja S28 ovat johtavassa tilassa (suljettuja), jolloin näytteenotto- . 35 kondensaattori Q muodostaa hila/lähdejännitteen transistorille T2 mahdollistaen ♦ · · 'j virran kulun positiivisesta käyttöjännitteestä VDD integroivaan kondensaattoriin *· : C0. Virran kulku jatkuu, kunnes näytteenottokondensaattori Cj on purkautunut transistorin T2 hila/lähdeliitoksen kynnysjännitteeseen Uth2> jolloin virran kulku 3 106415 lakkaa. Siten näytteenottokondensaattorista Q siirtyy varausta integroivaan kondensaattoriin C0, kunnes kondensaattorin Ci jännite on alentunut arvoon Uth2- Tällöin ; kellovaiheen 2 aikana varausta siirtävästä kondensaattorista Ci on siirtynyt integroi vaan kondensaattoriin C0 varaus 5 ^ = CI(US+Uxef-UM-Uta) (2)

Kuvio 4 esittää piirin toimintaa kellovaiheen 3 aikana, jolloin kytkimet S21, S23, S24 Ja ^25 ovat suljettuja. Silloin näytteenottokondensaattori Ci kytkeytyy transis-10 torin Tl välityksellä referenssijännitteeseen Uref, jolloin kondensaattori Ci varautuu jännitteeseen

Uli=URef-Ulhl (3) 15 Kuvio 5 esittää piirin toimintaa viimeisen kellovaiheen 4 aikana, jolloin kytkimet S26, S29 ja S30 suljetaan. Silloin näytteenottokondensaattori Q muodostaa hi-la/lähdejännitteen transistorille T2 mahdollistaen virran kulun näytteenottokonden-saattorin Cj läpi integroivasta kondensaattorista C0 alempaan käyttöjännitteeseen VSS. Virran kulku jatkuu, kunnes näytteenottokondensaattori Ci on purkautunut 20 transistorin T2 hila/lähdeliitoksen kynnysjännitteeseen Uth2· Tällöin integroivaan kondensaattoriin C0 siirtynyt negatiivinen varaus on suuruudeltaan:

Ae‘ = -C,({/Rt/-i7,M-C/,M) (4) «

I I I I I

< ' · · 25 Kun transistorin T2 vahvistus on suuri, kuten on asianlaita hyvälaatuisella bipolaa- ritransistorilla, tai lähes ääretön, kuten kenttävaikutteisella kanavatransistorilla • · (esim. MOS-transistori), myös varauksen siirtovaiheissa siirtyvä varaus otetaan • « käyttöjännitteestä (VDD, VSS) oleellisesti sen suuruisena kuin halutun varauksen siirtäminen näytteenottokapasitanssista Cj integroivaan kapasitanssiin C0 edellyttää.

. . 30 Kaikkien kellovaiheiden 1-4 aikana kytkennän lähtöön, joka saadaan integroivasta • « « kondensaattorista C0, siirtynyt varaus on yhteensä yhtälöiden (2) ja (4) summa, eli • · · - ao„=c,(!U,+uKI-uut)-cp, (5) « · . 35 Vastaavasti yhden kellovaiheiden kertautumisvaiheen Tr aikana eli kellojaksojen 1- • · · ; ; 4 aikana integroivan kondensaattorin C0 jännite muuttaa arvoa yhtälön (6) osoitta- ’· ’· man määrän: 4 106415 AUc=^Us + U^-U^) = £-U, (6) '-'o Täten kuvion 1 mukaisesta kytkennästä muodostuu signaalijännitteen diskreettiaikainen, positiivinen integrointikytkentä, jonka aikaintegroinnin painokerroin on 5 Q/C0. Integroinnin etumerkki voidaan vaihtaa negatiiviseksi vaihtamalla edellä selostettujen kellovaiheiden 2 ja 4 suoritusjärjestys keskenään, jolloin kellovaiheen 4 mukainen toiminta suoritetaan vaiheen 1 jälkeen ja kellovaiheen 2 mukainen toiminta suoritetaan vaiheen 3 jälkeen. Tällöin myös edellä esitettyjen yhtälöiden (2) ja (4) ja siten myös yhtälöiden (5) ja (6) etumerkit muuttuvat (positiivinen muuttuu ne-10 gatiiviseksi ja negatiivinen muuttuu positiiviseksi). Tästä peruskytkennästä voidaan muodostaa eri variaatioita sen mukaan, millaisia transistoreita käytetään (NPN, PNP, N-MOS tai P-MOS) ja sen mukaan, halutaanko kytkentä toteuttaa yhdellä transistorilla kahden transistorin (edellä Tl ja T2) sijaan.

15 Edellä esitetyssä tekniikan tason mukaisessa ratkaisussa on päästy siihen, että varauksen siirryttyä piiri on oleellisesti virraton ja riippuvuus kynnysjännitteistä ja piiri-elementtien epälineaarisuuksista on vähäistä. Toteutettaessa ratkaisun mukainen piiri CMOS-transistoreilla on piirillä kuitenkin kolme olennaista rajoitusta. Ensiksikin osa kytkintransistoreista kelluu käsiteltävien jännitteiden mukana, mikä johtaa 20 käytännön toteutuksissa kynnysjännitteen muutoksiin ns. backgate-ilmiön johdosta. Tämä näkyy piirin toiminnassa epälineaarisuutena siten, että näytettä otettaessa ja : näytettä siirrettäessä transistorilla voi olla eri kynnysjännitteitä ja että myös erisuu- niisillä signaaleilla kynnysjännitteillä on toisistaan poikkeavat arvot. Tyypillisesti ( j'. transistori kelluisi noin voltin alueella, jolloin kynnysjännite voisi vaihdella joitakin .·. : 25 millivoltteja. Siksi menetelmän toteuttamisen kannalta olisi edullista minimoida . ·,/ transistorin potentiaalivaihtelut.

* » · • · *·» • · «

Toiseksi ennestään tunnettujen ratkaisujen mukaisissa piireissä transistori siirtyy virrattomaan tilaan siten, että hilan jännite laskee kynnysjännitteeseen. Tämä tapah- V.* 30 tuu hitaasti, koska transistorin hilajännite Vqs muuttuu kapasitanssin Q varautumi- • · · v ; sen kautta ja tämä varautuminen puolestaan tapahtuu ainoastaan kanavaresistanssin : kautta, joka samalla kasvaa ääretöntä arvoa lähestyen. Siten kytkentä voi olla hidas * t ja kasvava kanavaresistanssi aiheuttaa myös kohinaa.

• * • * 35 Kolmas esitettyyn tekniikan tason mukaiseen ratkaisuun liittyvä rajoitus on se, että kahta useamman (esim. neljän) erivaiheisen kellosignaalin toteuttaminen monimutkaistaa piiriä. Erityisesti piille integroiduissa toteutuksissa neljän erivaiheisen kel- • 0 -:· 5

Iosignaalin langoittaminen vaatii olennaisesti suuremman pinta-alan kuin kahden kellovaiheen langoittaminen, vaikka kytkimien lukumäärä ei olisikaan merkittävän suuri. Siten on edullista pyrkiä vähentämään tarvittavien erivaiheisten kellosignaalien lukumäärää.

5

Edellä mainittuja epäkohtia voidaan osittain välttää patenttijulkaisussa FI 101914 esitetyn ratkaisun avulla. Seuraavassa esitetään kuvioiden 6-8 avulla ko. julkaisussa esitetyn piirijärjestelyn toimintaa.

10 Kuviossa 6 esitetyn piirijärjestelyn toiminta käsittää kaksi kellovaihetta, joiden mukaisesti ohjataan piirissä olevia kytkimiä Sgi-Sgzj.. Kellosignaalit 1 ja 2 ohjaavat kytkimiä kahdessa peräkkäisessä vaiheessa siten, että kellovaiheen 1 aikana kello-signaali 1 ohjaa ne kytkimet (Sgj, S53) johtavaan tilaan, jotka saavat ohjauksensa kellosignaalista 1. Vastaavasti kellovaiheen 2 aikana kellosignaali 2 ohjaa ne kytki-15 met (S(52> Sg4) johtavaan tilaan, jotka saavat ohjauksensa kellosignaalista 2. Piirijärjestelyn toiminnan havainnollistamiseksi kuvioissa 7 ja 8 on esitetty erikseen kummankin kellovaiheen aikana toimintaan liittyvät oleelliset osat. Kytkimien ja jännitteiden yläindeksinä on seuravassa käytetty piirijärjestelyn kellovaiheita osoittavia numeroita kuten edellä kuvioiden 1-5 selostuksen yhteydessä.

20

Kuvion 6 mukaista piirijärjestelyä selostetaan seuraavassa käyttäen esimerkkinä p-kanavatransistoria T, jonka kynnysjännite on V-p. Kynnysjännitteen Vt suuruus on :. i tyypillisesti suuuusluokkaa -0,5 V. P-kanavatransistorin toimintaa kuvaavat virtayh-

I

• * · tälöt ovat kytkennän toiminnan kannalta olennaisella alueella seuraavat: 25 ID=iKVcs-VT)2 (7) « · • · • · · * · · ID=kVDS(Vcs-VT) (8) • · · . . 30 Piirissä käytettävä vakiovirtaelin Ic muodostaa oleellisesti vakiovirran Ic. Kytken- ' ’.[I nän toimintaa tarkastellaan kuitenkin ensin ilman vakiovirtaelintä Ic. Kellovaiheen 1 • · · *♦' ’ aikana (kuvio 7) transistorin T hila G kytketään kytkimellä 5^ signaalijännitteeseen

Us ja kapasitanssin Cj ensimmäinen elektrodi 23 kytkimellä Sla vakiopotentiaaliin ·:··: Vr. Varauksensiirtokapasitanssin Ci toinen elektrodi 24 on liitetty kiinteästi transis- 35 torin T emitteriin S. Tällöin kapasitanssi Q varautuu jännitteeseen a a

Ula=Us-VT (9) 6 106415

Oletetaan aluksi, että Us< 0, jolloin varauksensiirtokapasitanssin jännite Uq on itseisarvoltaan suurempi kuin transistorin kynnysjännite V7.

Kellovaiheen 2 aikana (kuvio 8) integroiva kapasitanssi CQ kytketään sarjaan vara-5 uksensiirtokapasitanssin Q kanssa kytkimellä S622, ja samalla varauksensiirtokapasitanssin Ci jännite Uq kytketään transistorin T emitterin S ja hilan G välille kytkimellä S624. Kytkentä siirtää varausta käyttöjännitteestä Vpjp), kunnes Q:n jännite on alentunut arvoon 10 U2Ci=UT (10)

Siirtyvä varaus vastaa varauksensiirtokapasitanssin Q jännitemuutosta ja on suuruudeltaan 15 AQ = US- C, (11)

Mikäli Us>0, kytkentä ei toimisi edellä esitetyllä tavalla, koska varauksensiirtokapasitanssin jännite Uq olisi molempien kellovaiheiden aikana pienempi kuin transistorin T kynnysjännite Vj eikä virtaa kulkisi kummankaan kellovaiheen aikana.

20 Tämän tilanteen käsittelemiseksi kytkentään on lisätty vakiovirtaelin Ic. Seuraavassa oletetaan, että vakiovirtaelimen virta Ic on valittu sellaiseksi, että kytkentä ehtii saavuttaa tasapainotilan jokaisen kellojakson aikana. Transistorin T virran arvon piene-:.: : tessä tai noustessa arvoon Ic virran kulku varauksensiirtokapasitanssiin Q lakkaa, ja

< I

: ' · katkaisua vastaavaksi hilajännitteeksi saadaan yhtälöistä (7) ja (8) 25 < V·! VK1=Vr--i- (Vr<0) (12)

WDS

* · « * o • · · · · ’** * kun oletetaan, että transistori toimii lineaarisella eli triodialueella. Transistorin toi miessa saturaatio- eli pentodialueella katkaisujännite olisi edelleen vakio Vj. Käy-30 tännössä yhtälön (12) mukainen epälineaarisuus johtuu siitä, että Vds vaihtelee sig- ·»· v ; naalijännitteen verran. Koska transistorille ominaisen kertoimen k arvo on suuri, on .·. : epälineaarisesta termistä aiheutuva särö suuruudeltaan vain muutama mV yhden • « voltin signaalijännitteellä, joten seuraavassa virran katkaisujännitteeksi voidaan • « olettaa Vt. Huomattakoon tässä, että kuvioissa 6-8 esitetty transistori on PMOS-:: 35 tyyppinen. Tällaisella transistorilla Υχ<0 ja transistori johtaa, kun VqscVt· 7 106415

Kellovaiheen 1 aikana kytkentä on kuvion 7 mukainen, jolloin varausta siirtävä kapasitanssi varautuu jännitteeseen

Ulc\=Us-VT (13) 5

Mikäli ennen kellovaihetta 1 pätee Ua >US-VT, vakiovirtaelin purkaa kapasitanssia Cj, kunnes Uq saavuttaa yhtälön (13) arvon ja tänä aikana vastaavasti transistorin T virta on pienempi kuin Ic. Kellovaiheen aikana transistorin T virta asettuu arvoon Ic ja se johdetaan vakiovirtaelimeen Ic. Kapasitanssiin Q kulkeva virta on nolla, kun 10 transistorin T virta on vakiintunut arvoon Ic.

Mikäli ennen kellovaihetta pätee Ua<Us-VT, transistorin T virta kasvaa virtaa Ic suuremmaksi, kunnes varauksensiirtokapasitanssin jännite Uq on saavuttanut yhtälön (7) mukaisen arvon. Tämän jälkeen virta asettuu arvoon Ic, joka virta kulkee ko-15 konaan vakiovirtaelimeen.

Kellovaiheen kaksi aikana (kuvio 8) integroiva kapasitanssi C0 kytketään sarjaan varausta siirtävän kapasitanssin Ci kanssa, ja varausta siirtävän kapasitanssin jännite Uq, jonka suuruus on yhtälön 7 mukainen, kytketään transistorin T hilan G ja 20 emitterin S väliseksi transistoria T ohjaavaksi jännitteeksi. Mikäli kapasitanssin Cj jännite Uq =Us-Vt<Vt, transistori T johtaa vakiovirtaelimeen Ic ja kapasitanssiin Ci virtaa enemmän kuin arvon Ic, kunnes jännite Uq asettuu arvoon Vt ja transis- » •, I torin T virta asettuu arvoon Ic. Mikäli pätee Uq=Us-Vt>Vt, vakiovirtaelin purkaa : '.. varauksensiirtokapasitanssia Q, kunnes sen jännite Uq saavuttaa arvon Vt· Tänä : ‘ ,, 25 aikana transistorin T virta on hetkellisesti pienempi kuin arvo Ic, mihin arvoon se vakiintuu, kun varauksen siirto kapasitanssista Ci tai kapasitanssiin Ci on päättynyt.

• ·

Varauksensiirtokapasitanssin Ci kautta kulkenut ja sen varaustilaa muuttava varaus siirtyy integroivaan kapasitanssiin C0. Tämän siirtyvän varauksen suuruus on • · · .. 30 AQ = USC, (14) • · e ♦ « ♦ • * · *·· • ♦ · **1 * kuten kaavassa 11, eli esitetty piirisolu toimii integraattorina.

- I I | • Il

« I

;..: Edellä esitettyyn, kuvioiden 6-8 mukaiseen piirijärjestelyyn liittyy eräitä ongelmia: / 35 «Il

Suodatintoteutuksissa on ongelmana topologian herkkyys parasiittisille kapasitans-seille. A/D-muunninsovelluksissa ongelmaksi muodostuu SSCT (Self Switched Charge Transfer) -integraattorin häviöllisyys ja signaalin säröytyminen. Seuraavassa S 106415 tarkastellaan häviöiden ja signaalin säröytymisen syntymistä kuvioiden 9 ja 10 avulla.

Kuviossa 9 on esitetty kuviota 7 vastaava piiri ensimmäisessä kellovaiheessa siten, 5 että kuviossa näkyvät myös integraattorin häviöllisyyden aiheuttava, kytkimien ja kondensaattorin ylälevyn parasiittinen kapasitanssi Cp. Kuviossa 10 piiri on vastaavasti esitetty toisessa kellovaiheessa.

Kellovaiheessa 1, kuvio 9, kondensaattori Cp latautuu referenssijännitteeseen Vref. 10 Kellovaiheessa 2, kuvio 10, häviökapasitanssi Cp kytkeytyy integraattorin C0 rinnalle aiheuttaen signaalivarauksen uudelleenjakautumisen. Ilmiön aiheuttama hä-viöllisyys on matemaattisesti esitetty seuraavissa kaavoissa:

C C

V =——i—V--——V- (Ί51 vo(n+l) p p V0(n) p p Vi(n+1) '“'o ' '-"'p '-'o ‘ '-'p 15

Cp = -j-C0 , kun Ci=C0 (16) Häviökapasitanssin Cp minimoimista rajoittaa kytkimille sallittava päällä-ajan mak-simiresistanssi, koska kytkintransistorin häviökapasitanssia voidaan pienentää aino-20 astaan käyttämällä pienempää W/L (Width/Length) -suhdetta, ja W/L-suhteen pie- I 1 l : nentäminen kasvattaa kanavaresistanssia. Tyypillisesti integraattorin DC-vahvistus : ' “ H0 on luokkaa 10-20.

i < f <

I I E

·*/.: Ennestään tunnetun SSCT-topologian aktiivisen transistorin hilapotentiaali vaihtuu 25 kytkennän eri kellovaiheissa. Tästä johtuen transistorin koon kasvattamista rajoittaa :*·*; signaalin säröytyminen parasiittisten kapasitanssien vaikutuksesta. Transistori on • kuitenkin mitoitettava riittävän pitkäksi kanavanpituusmodulaation aiheuttaman sä-rön pienentämiseksi. Nämä keskenään vastakkaiset suunnitteluparametrit määräävät • · · topologiasta saatavan minimisärön.

*·;: 3o • *

Keksinnön tarkoituksena on luoda ratkaisu, jonka avulla edellä mainitut, tekniikan *: · ·: tasoon liittyvät ongelmat voidaan välttää.

• · • · · » · · ! Keksinnön eräänä ajatuksena on luoda integraattoritopologia, jossa aktiivisena vara- *· 35 uksensiirtoelimenä käytetään edullisimmin lähdeseuraajan tapaan kytkettyä transis toria, jonka yksi tulonapa on järjestetty oleellisen riippumattomaksi tulosignaalista, 9 106415 ja jossa piiritopologian keskeiset signaalipolun elimet ovat kiinteästi kytketyt. Keksinnön mukainen piirijärjestely toteutetaan edullisimmin siten, että se käsittää erilliset transistorit näytteenottoa ja varauksen siirtoa varten. Tällöin näytteenottotransis-torin tulonapaan voidaan kytkeä kiinteästi tulosignaali ja varauksensiirtotransistorin 5 tulonapa voidaan kytkeä kiinteästi vakiojännitteeseen. Myös varauksensiirtokapasi-tanssin toinen napa ja integroivan kapasitanssin toinen napa ovat edullisimmin järjestetyt riippumattomiksi tulosignaalista kytkemällä ne vakiopotentiaaliin. Keksinnön mukaisia piiriratkaisuja kuvataan tarkemmin keksinnön yksityiskohtaisessa selostuksessa.

10

Uuden, keksinnön mukaisen piiritopologian DC-vahvistus on yli kymmenkertainen verrattuna tekniikan tason mukaiseen topologiaan ja piirillä ei ole aiemmalle topologialle ominaista keskenään vastakkaisten mitoitusperiaatteiden määräämää särö-minimiä. Lisäksi uusi topologia tekee mahdolliseksi kaksinkertaisen toimintataajuu-15 den. Uuden topologian käyttöjännitevaimennus on aiempaa parempi ja peräkkäisten integraattoreiden keskinäisvaikutus on aiempaa pienempi. Muutokset lisäävät oleellisesti topologian käyttömahdollisuuksia esim. sigma-delta-modulaattoreissa ja suo-dattimissa.

20 Lisäksi piiritopologian tehonkulutusta voidaan vähentää dynaamisella transistorin biasoinnilla. SSCT-solujen nopeuden lisäämiseksi on edullista biasoida aktiivinen varauksensiirtävä transistori, jolloin signaalin positiivisen jakson näytteenottonope-

( I I

:: · us määräytyy ensisijaisesti aktiivisen transistorin transkonduktanssm perusteella.

ί ' Negatiivisella signaalijaksolla signaalin asettumisajan määrää transistorin biasvirran j ' < > 25 suuruus. Staattisen tehonkulutuksen pienentämiseksi on edullista säätää bias virtaa dynaamisesti riippuen tulosignaalin potentiaalista. Säätäminen voidaan tehdä siten, :Y: että kellovaiheen lopussa biasvirran suuruus on vakio, jotta perusoletus aktiivisen • · transistorin hila-lähdejännitteen vakioisuudesta pitää paikkansa. Näytetaajuuden ollessa suuri verrattuna signaalitaajuuteen on biasvirran säätämisessä mahdollista 30 käyttää edellisen kellovaiheen aikana otettua näytettä. Biasvirran säätäminen voi- • · · = daan tällöin tehdä suoraan edelliseen näytteeseen verrannollisena. Mikäli tulosig- u> 106415

Eräälle keksinnön mukaiselle menetelmälle signaalin käsittelemiseksi, jossa menetelmässä - kytketään varauksensiirtokapasitanssi toiminnalliseen yhteyteen tulosignaalin kanssa, 5 - muutetaan varauksensiirtokapasitanssin varausta käsiteltävään signaalin hetkelli- seeen arvoon verrannollisella varausmäärällä sinä aikana, kun varauksensiirtokapasitanssi on toiminnallisessa yhteydessä signaaliin, - kytketään varauksensiirtokapasitanssi toiminnalliseen yhteyteen integroivan kapasitanssin kanssa, 10 - siirretään varausta varauksensiirto- ja mainitun integroivan kapasitanssin välillä sinä aikana, jolloin varauksensiirtokapasitanssi on toiminnallisessa yhteydessä integroivaan kapasitanssiin ja - mainitun varauksensiirtokapasitanssin varausta muutetaan varauksensiirtokapasi-tanssiin liitetyn aktiivisen elimen muodostamalla virralla, joka on järjestetty maini- 15 tun varauksensiirtokapasitanssin jännitteestä riippuvaksi, on tunnusomaista se, että - mainitun aktiivisen elimen yksi tulonapa asetetaan mainittujen ensimmäisen ja toisen vaiheen ajaksi oleellisesti tulosignaalista riippumattomaan potentiaaliin.

20 Eräälle keksinnön mukaiselle menetelmälle näytteen ottamiseksi tulosignaalista, jossa menetelmässä tulosignaali ohjaa näytteenottotransistorin näytteenottokapasi- tanssiin syöttämää virtaa, on tunnusomaista se, että mainitun näytteenottotransistorin ;; * ' biasta ohjataan kellovaiheen alussa tulosignaalin arvon / polariteetin perusteella.

1 | * «I « I r t t : “ 25 Eräälle keksinnön mukaiselle piirij ärjestelylle signaalin käsittelemiseksi, joka käsit- • · • * · .....

·. : taa ϊ.ϊ]: - varauksensiirtokapasitanssin, :T: - ainakin yhden aktiivisen elimen, - ensimmäiset kytkinelimet varauksensiirtokapasitanssin kytkemiseksi toiminnalli-30 seen yhteyteen tulosignaalin kanssa mainitun varauksensiirtokapasitanssin varauk- sen muuttamiseksi signaalin hetkelliseen arvoon verrannollisella varausmäärällä, • · « - integroivan kapasitanssin, • t V·! - toiset kytkinelimet varauksensiirtokapasitanssin kytkemiseksi toiminnalliseen yh- teyteen integroivan kapasitanssin kanssa varauksen siirtämiseksi varauksensiirtoka-.·. ; 35 pasitanssinja integroivan kapasitanssin välillä,

• < I

| - ainakin yhden aktiivisen elimen varauksensiirtokapasitanssin varauksen muuttami- • · « seksi mainitun varauksensiirtokapasitanssin jännitteestä riippuvasti, on tunnusomaista se, että 11 106415 mainitun aktiivisen elimen yksi tulonapa on järjestetty oleellisen riippumattomaksi tulosignaalista.

Eräälle keksinnön mukaiselle järjestelylle näytteen ottamiseksi tulosignaalista, joka 5 käsittää näytteenottokapasitanssin, sekä näytteenottotransistorin tulosignaaliin verrannollisen varausnäytteen siirtämiseksi näytteenottokapasitanssiin on tunnusomaista se, että järjestely käsittää välineet näytteenottotransistorin biaksen ohjaamiseksi kellovaiheen alussa tulosignaalin arvon / polariteetin perusteella.

10 Keksinnön edullisia suoritusmuotoja on esitetty epäitsenäisissä patenttivaatimuksissa.

Keksintöä selostetaan seuraavassa tarkemmin oheisiin piirustuksiin viitaten, joissa 15 kuvio 1 esittää erästä tekniikan tason mukaista integrointipiiriä kokonaisuudessaan, kuvio 2 esittää pelkistettynä kuvion 1 kytkennän kellovaiheiden 1 ja 2 aikana toimintaan liittyvät oleelliset osat, 20 . :'; kuvio 3 esittää pelkistettynä kuvion 1 kytkennän kellovaiheen 3 aikana toimin- I « « « ; . taan liittyvät oleelliset osat, <

« I

< r i ’. , kuvio 4 esittää pelkistettynä kuvion 1 kytkennän kellovaiheiden 4 ja 5 aikana ; ,' 25 toimintaan liittyvät oleelliset osat, « · « • · * • · ·»· • · · ’·* ’ kuvio 5 esittää pelkistettynä kuvion 1 kytkennän kellovaiheen 6 aikana toimin taan liittyvät oleelliset osat, • * • · · • · · :T: 30 kuvio 6 esittää erästä keksinnön mukaista piiriratkaisua, jossa on kaksi kello- .* . vaihetta, • · · • · ', ' kuvio 7 esittää kuvion 6 piirin kellovaiheen 1 aikana toimintaan liittyvät oleel- « « •,' · · liset osat, kuvio 8 esittää kuvion 6 piirin kellovaiheen 2 aikana toimintaan liittyvät oleelliset osat,

« I

35 106415 12 kuvio 9 esittää parasiittisen kapasitanssin kytkeytymistä kuvion 6 mukaisessa piiriratkaisussa ensimmäisen kellovaiheen aikana, kuvio 10 esittää parasiittisen kapasitanssin kytkeytymistä kuvion 6 mukaisessa 5 piiriratkaisussa toisen kellovaiheen aikana, kuvio 11 esittää vuokaaviona erästä keksinnön mukaista menetelmää signaalin käsittelemiseksi, 10 kuvio 12 esittää erästä keksinnön mukaista topologiaa perusmuodossaan, kuvio 13 esittää erästä keksinnön mukaista kahden tulosignaalin erotuksen integroivaa integraattoria, 15 kuvio 14 esittävää keksinnön mukaista piiriratkaisua, jossa tehonkulutuksen pienentämiseksi biasvirtaa säädetään tulosignaalin potentiaalin perusteella, kuvio 15 esittää kuvion 14 mukaista piiriä toisessa kellovaiheessa, 20 ;. : kuvio 16 esittää kuvioiden 14 ja 15 mukaisissa piireissä esiintyviä signaaleja, « I < I « I « ! ’ .. kuvio 17 esittää erästä keksinnön mukaista balansoitua piirirakennetta, I · · • i 25 kuvio 18a esittää erästä piirikytkentää PMOS-transistoria vastaavan aktiivisen • · elimen muodostamiseksi kahdella transistorilla ja « « · . . kuvio 18b esittää erästä piirikytkentää NMOS-transistoria vastaavan aktiivisen • · · ***** elimen muodostamiseksi kahdella transistorilla.

: 30

Kuvio 11 esittää yksinkertaistettua vuokaaviota eräästä keksinnön mukaisesta mene- ·:··· telmästä signaalin käsittelemiseksi. Aluksi vaiheessa 111 kytketään varauksensiir- .' . tokapasitanssi (Q) toiminnalliseen yhteyteen signaalin (Us) kanssa. Tämän jälkeen « · · muutetaan varauksensiirtokapasitanssin (Q) varausta käsiteltävään signaalin hetkel-‘ ‘ 35 liseen arvoon (Us) verrannollisella varausmäärällä sinä aikana, kun varauksensiirto- kapasitanssi (Q) on toiminnallisessa yhteydessä signaaliin (Us), vaihe 112.

106415 13

Vaiheessa 113 kytketään varauksensiirtokapasitanssi (Q) toiminnalliseen yhteyteen integroivan kapasitanssin (C0) kanssa, ja vaiheessa 114 siirretään varausta varauk-sensiirtokapasitanssin (Q) ja mainitun integroivan kapasitanssin (C0) välillä sinä aikana, jolloin varauksensiirtokapasitanssi (Q) on toiminnallisessa yhteydessä integ-5 roivaan kapasitanssiin (C0). Vaiheessa 115 suoritetaan mainittua varauksensiirtoa muuttamalla mainitun varauksensiirtokapasitanssin (Q) varausta varauksensiirtoka-pasitanssiin liitetyn aktiivisen elimen (M{S) muodostamalla virralla, joka on järjestetty mainitun varauksensiirtokapasitanssin jännitteestä (Uq) riippuvaksi. Vaiheet 114 ja 115 ovat edullisesti samanaikaisia.

10

Edellä mainittujen vaiheiden aikana yksi mainitun aktiivisen elimen T tulonapa pidetään tulosignaalista oleellisesti riippumattomassa potentiaalissa, 116. Tämä voi olla edullisesti vakiopotentiaali, ja voi myös saada useampia arvoja tulosignaalista riippumattomasti. Edellä mainittujen vaiheiden aikana myös integroivan kapasi-15 tanssin (C0) yksi napa pidetään edullisesti tulosignaalista oleellisesti riippumattomassa potentiaalissa. Tämäkin on edullisimmin vakiopotentiaali ja voi olla sama vakiopotentiaali, johon aktiivisen elimen tulonapa on kytketty. Edellä mainittujen vaiheiden aikana lisäksi varauksensiirtokapasitanssin (Ci) yksi napa pidetään edullisesti tulosignaalista oleellisesti riippumattomassa potentiaalissa, joka on edullisim-20 min vakiopotentiaali.

• « «

< · I

I I 4 · Γ \. Kuvio 12 esittää erästä keksinnön mukaista topologiaa. Näytteenotto ja näytevarauk- *' ·.. sen siirto on tehty topologiassa kahdella kiinteästi kytketyllä transistorilla; näytteen : varauksensiirtokapasitansseihin Cjj, C\2 asettava transistori Mss ja näytteen integ-

I I

25 roivaan kondensaattoriin CQ siirtävä transistori Mts. Integroiva kondensaattori C0 on kytketty kiinteästi vakiovirtabiasoidun lähdeseuraajan Mj;S nielulle. On huomat- • · · tava, että aktiiviset elimet Mss ja M^s voidaan toteuttaa yhden transistorin sijasta . , kahden tai useamman transistorin muodostamalla piirikytkennällä. On myös huo- • « · mättävä, että signaalihaaroja voi topologiassa olla useita.

• · · 30 « Näytetransistorin Mss tulonapa 122 on kiinteästi kytketty tulosignaaliin Us. Näyte- • · transistori näytteistää tulosignaalin kummallakin kello vaiheella. Ensimmäisellä kel-- t· g lovaiheella tulosignaali näytteistetään kondensaattoriin C[\ kytkimellä Sja toisella '; ': kellovaiheella tulosignaali näytteistetään kondensaattoriin Q2 kytkimellä S2. Kah- 35 den kondensaattorin käyttö yhden kondensaattorin sijasta kaksinkertaistaa topologian maksimikellotaajuuden. Näytekapasitanssin yli vaikuttava jännite (124, 125) on kellojakson lopussa arvon Vteq verran pienempi kuin tulojännite. Vteq on transistorin Mss biasvirtaa Iss vastaava VgS -jännite.

14 106415

Vastaavasti näytteensiirtotransistorin MfS lähde 126 kytketään vuorotellen varauk-sensiirtokapasitansseihin Cjp ja Cj2 vastakkaisten kellovaiheiden aikana kytkimillä S3 ja S4. Kapasitanssien, vakiovirtageneraattorien ja transistorien välillä siirtyvien 5 varausten suuruus voidaan määrittää tekniikan tason kuvauksen yhteydessä esitettyjen yhtälöiden 1-14 avulla, joten niitä ei esitetä enää tässä yhteydessä.

Virtageneraattori toteutetaan edullisimmin virtapeilin avulla. Virtapeili voidaan toteuttaa useilla sinänsä tunnetuilla virtapeilitopologioilla. Biasvirran muuttuminen 10 biasvirtapeilin yli olevan jännitteen muuttuessa sekä transistorin Mss yli olevan jännitteen muuttuminen (kanavanpituusmodulaatio) aiheuttaa transistorin Mss jännitteen VgS muuttumisen. Ilmiö johtaa signaalin säröytymiseen. Säröytyminen on mahdollista minimoida kasvattamalla virtageneraattorin lähtöimpedanssia ja kasvattamalla näytetransistorin Mss kanavanpituutta. Koska näytetransistorin hila 122 on 15 kiinteästi kytketty tulojännitteeseen Us, voidaan tämä tehdä kasvattamatta signaalin säröä. Topologialla ei siten ole aikaisemmille SSCT-sovelluksille ominaista kahta keskenään vastakkaista särön minimoimaa mitoitusperiaatetta, minkä ansiosta särö saadaan oleellisesti pienemmäksi tekniikan tason ratkaisuihin verrattuna.

20 Signaali siirretään integroivaan kapasitanssiin C0 käyttämällä kahden vakiovirran . I0i ja I02 avulla biasoitua transistoria Mts. Kun näytekondensaattori Qi tai Q2 «·' * kytketään kytkimellä S4 tai S3 transistorin Mjs lähteelle, muuttuu transistorin jänni- 4 *4 !. te VgS tulojännitteen Us verran tasapainotilasta. Tästä seuraa transistorin läpi mene- '. , vän virran muuttuminen siten, että lähdepotentiaali palautuu kellojakson lopussa ta- «44 25 sapainotilanteeseen. Varaus on tällöin siirtynyt integroivaan kapasitanssiin C0.

• · « ’·*.* Koska lähdepotentiaali palautuu vakioarvoon kellovaiheen lopussa, jää solmuun • · · : kytkeytyvän parasiittisen kapasitanssin aiheuttama säröytyminen pieneksi. Kana- vanpituusmodulaation aiheuttama särö on minimoitavissa kasvattamalla transistorin :V: Mts kanavanpituutta. Jotta lähdepotentiaalin muuttuminen ei vaikuttaisi bias virtaan, 30 tulee bias virtageneraattorin I02 lähtöimpedanssin olla verrattain korkea. Tämä on .* . mahdollista toteuttaa käyttämällä kaskadoitua virtapeilirakennetta. Vastaavasti on *· \ huolehdittava lähtöjännitteen muutoksen vaikutuksesta ylempään biasvirtaan I0p « « · « * : ‘ : Keksinnön mukaisella topologialla saavutetaan merkittäviä etuja tekniikan tason rat- :*>.· 35 kaisuihin verrattuna. Ensiksikin aikaisempiin SSCT-toteutuksiin integraattoritopo- logialla saavutetaan huomattavasti suurempi DC-vahvistus. Kun aikaisemmilla SSCT-topologioilla reaalinen toteutettava DC-vahvistus on luokkaa 10-20, on kek- 106415 15 sinnön mukaisella topologialla helposti saavutettavissa yli 200 oleva DC-vahvis-tusarvo.

Keksinnön mukaisella ratkaisulla saavutetaan, kuten edellä esitettiin, myös signaalin 5 pienempi säröytyminen, koska uudessa integraattoritopologiassa signaalin siirron suorittavat transistorit Mss ja Mts ovat kiinteästi kytketyt, mikä tekee mahdolliseksi transistoreiden kanavapituuden kasvattamisen. Signaalitie on eristetty käyttöjännitteestä virtageneraattoreilla, joilla on suuri lähtöimpedanssi. Tämä kasvattaa topologialle ominaista käyttöjännitevaimennusta PSRR. Kun tekniikan tason mukaisten 10 piirien mitattu ja simuloitu käyttöjännitevaimennus PSRR on ollut suuruudeltaan n. 40 dB, on uutta topologiaa käytettäessä havaittu hakijan suorittamassa simulaatiossa 65 dB PSRR-vaimennus.

Kytkennässä näytteenotto ja varauksensiirto tapahtuvat molemmissa kellovaiheissa, 15 mikä antaa topologialle kaksinkertaisen toimintataajuuden ennestään tunnettuihin SSCT-ratkaisuihin verrattuna. Topologia on mahdollista toteuttaa yhdellä näytekon-densaattorilla, mikä poistaa näytekondensaattoreiden erisuuruisesta kapasitanssista johtuvat ongelmat ja tekee mahdolliseksi yksinkertaisen ja nopean piirisuunnittelun. Tällöin kuitenkin saavutettavissa oleva toimintataajuus on vain puolet kahdella näy-20 tekondensaattorilla saavutettavasta toimintataajuudesta.

i « t r i · • ' · Lisäksi keksinnön mukaista topologiaa käytettäessä peräkkäisten integraattoreiden f''.. keskinäinen vaikutus on pienempi. Edellä mainitut parannukset on oleellisesti saatu aikaan poistamalla signaalipolun solmupotentiaalien vaihtelu kytkennän eri kello- :'; ‘; 25 vaiheissa. Kun topologian tulo ja lähtösolmut ovat kiinteästi kytketyt, on mahdol- • · lista ajatella seuraavan asteen näytetransistorin hilakapasitanssi osaksi edellisen in- tegraattorin integroivaa kapasitanssia. Tästä johtuen myös topologian häviökerroin . . on huomattavasti tekniikan tason mukaisia topologioita pienempi.

• · · • * · • · · 30 Kuvio 13 esittää erästä keksinnön mukaisen integraattoritopologian kaksituloista versiota. Yhdistämällä kaksi integraattoria ja korvaamalla integraattorien biasvirrat ·:··: virtapeilillä kuvion 13 mukaisesti saadaan kahden signaalin erotuksen integroiva integraattori. Siinä on käytetty transistoreista MVpj, MVp2 ja MVp3 muodostettua *; virtapeiliä. Virtapeilin avulla käyttöjännitteessä esiintyvät häiriöt saadaan vaimenne- 35 tuiksi, koska virtapeili siirtää häiriösignaalin vaikutuksen toiseen signaalihaaraan vastakkaisvaiheisena. Näin on mahdollista saavuttaa hyvä PSRR-arvo. Kuvion 13 integraattorissa kääntävä tulo on tehty yksikondensaattorisena toteutuksena, jolloin piirin vasemmanpuoleinen osa toimii kaksinkertaisella kellotaajuudella verrattuna 106415 16 oikeanpuoleiseen osaan. Ao. topologia on käyttökelpoinen mm. sigma-delta modulaattorissa. Kaksoisnäytteistävän sigma-delta-modulaattorin ongelmana on kohi-nanmuokkausominaisuuksien voimakas huononeminen, mikäli topologian takaisin-kytkentäkondensaattorit ovat eri suuret. Ongelma on helpoimmin ratkaistavissa 5 käyttämällä takaisinkytkentähaarassa vain yhtä näytekondensaattoria.

Kuvion 13 esittämässä piirissä käytetyt piirielementit vastaavat kuviossa 12 esitettyjä. Virtapeilin virranpeilaussuhde on käytännössä arvosta 1 poikkeava, mikä aiheuttaa signaalin säröytymisen. Kasvattamalla virtapeilin leveyttä ja pituutta voi-10 daan satunnaisvaihtelun merkitystä pienentää ja särö rajoittaa tietyn tason alapuolelle. Tämän haittapuolena on kuitenkin toteutukseen tarvittavan piipinta-alan lisääntyminen. Modulaattoritoteutuksessa peilattavalla varaussignaalilla on vain kaksi diskreettiä arvoa (vrt. takaisinkytkentäsignaalit) Tästä johtuen säröytymisongelma muuttuu offset-ongelmaksi. Virtapeilin kello vaiheiden välillä tapahtuvan virranmuu-15 toksen vaikutus on minimoitavissa käyttämällä kahta biasvirtaa IVpbl ja Iypb2-Nämä voivat suuruudeltaan olla esim. 1 μΑ. Tällöin virtapeilin transistorit pysyvät jatkuvasti saturaatiossa.

Integraattorin virrat I{S ja Iss sekä transistorin kanavan W/L määräävät integraattorin 20 aktiivisten transistoreiden tasapainotilan lähdepotentiaalin. Mikäli lähdepotentiaalit ovat eri suuret, on integraattorilla kellotaajuuden perusteella määräytyvä offset-: ‘ . jännite. Offset-jännite on poistettavissa mitoittamalla sopivasti virrat I{S, Iss> Ivpbl· j'.,, Ivpb2 ja kanavan suureen W/L.

« I 1 25 Kuvion 13 mukainen integraattoritopologia soveltuu käytettäväksi edullisimmin • · # suodatinrakenteissa ja sigma-delta-modulaattorissa. Modulaattorissa hyödynnetään • · « ’ luonnostaan voimakasta takaisinkytkentää, minkä ansiosta topologian DC-biasointi ei ole ongelmallista. Integraattoreiden ominaisuuksia on testattu mm. suunnittele- • · « *^·* maila integraattoritopologiaa hyödyntävä matkaviestimen lähetinpuolen audio-A/D- v ; 30 muuntimen modulaattori. Muuntimen resoluutio on 13 bittiä ja näytetaajuus 16 kHz.

Integraattoreilla oli simulaatioiden mukaan toteutettavissa spesifikaatiot täyttävä • · modulaattori, jonka virrankulutus on 30-50 μ A. Nykyisin käytössä olevan SC-toteu-t _ tuksen virrankulutus on 200-300 μΑ. Lisäksi piirin toteutuksessa tarvittava piipinta- *· ’: ala on uudella topologialla toteutettuna todennäköisesti aiempia SC-toteutuksia pie- 35 nempi.

Kuviot 14 ja 15 esittävät keksinnön mukaisia piiriratkaisuja, joissa tehonkulutuksen pienentämiseksi biasvirtaa säädetään tulosignaalin potentiaalin perusteella. Näyte- 106415 17 signaaliin verrannollinen biasvirran modulointi on mahdollista tehdä käyttämällä kahta vuorovaiheisesti toimivaa kondensaattoria. Ensimmäisessä kellovaiheessa bia-sointikondensaattori Cbias kytketään kuvion 14 mukaisesti siten, että tämän yli oleva jännite on kellovaiheen lopussa suoraan verrannollinen tulojännitteeseen. Toi-5 sessa kellovaiheessa kondensaattori kytketään ohjaamaan virtageneraattorina toimivan kaskadoidun virtapeilin lähtövirtaa siten, että positiivisella tulosignaalilla virta-peilin lähtövirta on vakioarvoa pienempi ja negatiivisella tulosignaalilla virtapeilin lähtövirta on vakioarvoa suurempi. Tämä voidaan toteuttaa kytkemällä biasointikon-densaattori biasointivastuksen Rbias rinnalle kuvion 15 osoittamalla tavalla. Vastuk-10 sen ja kondensaattorin mitoituksessa on huolehdittava siitä, että kellovaiheen lopussa kondensaattorin yli vaikuttava jännite on riittävän tarkasti arvoltaan nolla, jotta virtapeilin virta on vakio-oletuksen mukainen. Virran poikkeaminen näkyy aktiivisen transistorin hila-lähdejännitteen muuttumisena. Tätä hila-lähdejännitteen muutosta on mahdollista pienentää mitoittamalla transistorin transkonduktanssi suureksi. 15 Virtageneraattorin topologiaksi on mahdollista valita muukin sellainen topologia, jolla on riittävän suuri lähtöimpedanssi.

Seuraavassa selostetaan tarkemmin kuvion 14 esittämää piirijärjestelyä edelliseen näytteeseen verrannollisen biasvirtamoduloinnin toteuttamiseksi. Kuviot esittävät 20 kunkin vaiheen ekvivalenttikytkentöjä, jolloin niihin ei ole merkitty kytkinelement-: tejä. Kuvion 14 vasemmassa osassa on tavallinen SSCT-solun näytteenotto-osa,

f t « I

:'. , ( jonka biasvirtageneraattori on esitetty komponenttitasolla. Oikella on esitetty integ- 4 : -, rointiosa, jossa biasvirtageneraattorit on esitetty symbolisesti. Transistori Msignai ‘ ; on aktiivinen lähdeseuraajan tapaan toimiva transistori, joka on biasoitu transisto-

« < I

; . ‘ 25 rien Mirror 1, ja Mcascade muodostaman kaskadoidun virtapeilin avulla.

Transistorin Msignai lähteelle on kytketty näytteenottovaiheessa kaksi kondensaat-*·* * toria Csjgnai ja toinen kondensaattoreista Cbiasl ja Cbias2· Signaalikondensaattori

Csignal toimii varsinaisena signaalin siirron suorittavana kondensaattorina. Cbias kondensaattoreiden tehtävänä on moduloida virtapeilin lähtövirtaa. Seuraavassa • · # ·.· ·* 30 oletetaan tulosignaali negatiiviseksi (Vref + Vin < Vref)· Vaiheen 1 lopussa konden- .·. : saattorin Cbias2 yh on jännite Vjn siten, että p:llä merkitty napa on pienemmässä potentiaalissa. Toisessa kellovaiheessa, kuvio 15, kondensaattorin Cbias2 naPa P kytketään transistorin hilalle, joka transistori on kytketty diodiksi. Tällöin peilaavan transistorin hilapotentiaali on hetkellisesti perustasoa korkeampi ja biasvirta on pe-!,*·· 35 rustasoa suurempi. Vaiheen aikana Cbias2 purkautuu vastuksen Rbias kautta. Kon densaattori Cbiasl toimii samoin kuin Cbias2> joskin vastakkaisessa kellovaiheessa. Positiivisella tulojännitteellä dynaaminen biasointi pienentää virtageneraattorin virtaa, mikä tekee mahdolliseksi pienentää transistorin Msjgnai kokoa.

is 106415

Polariteetin huomioon ottavassa biasvirran moduloinnissa käytetään biasointikon-densaattorina vakiopotentiaaliin varattua kondensaattoria, jonka kytkeytymisen napaisuus määräytyy tulosignaalista johdetun ohjaussignaalin perusteella. Ohjaussig-5 naali voidaan muodostaa tulosignaalista esim. komparaattorin avulla. Ohjaussignaali ohjaa biasointikondensaattorin kytkeytymistä siten, että negatiivisella tulosignaalilla hetkellinen biasvirta on perustasoa suurempi ja vastaavasti positiivisella tulosignaalilla biasvirta on perustasoa pienempi. Polariteetin huomioon ottavaa biasvirran modulointia voidaan käyttää esim. sigma-delta-modulaattorin takaisinkytkennän 10 näytteistämisessä, jolloin ohjaussignaali on suoraan saatavilla (modulaattorin lähtö-signaali) tai jälkimmäisten signaalien näytteistyksessä.

Kuvio 16 esittää eräitä kuvioiden 14 ja 15 mukaisessa piirijärjestelyssä esiintyviä signaaleja ajan funktiona. Ylin käyrä esittää kellosignaalia. Keskimmäinen käyrä 15 esittää vastuksen Rbias yli vaikuttavaa jännitettä positiivisella tulosignaalilla. Kuvion esittämästä signaalimuodosta nähdään, että RC-aikavakio on mitoitettu siten, että vastuksen yli vaikuttava jännite pienenee nollaan ennen kellovaiheen loppua. Ensimmäisen piikin pienuus kuviossa johtuu näytteenoton virheellisyydestä. Tämä aiheutuu siitä, että ensimmäisen kellojakson aikana dynaaminen biasointi ei vielä 20 toimi, jolloin signaalin asettuminen on epätäydellistä. Ts. biasointikondensaattorin : yli vaikuttava jännite ei ole verrannollinen signaaliin vaan on simulaattorin laske- > ‘ ·,, man DC-toimintapisteen mukainen jännite.

4 C i i , ·. : Alin käyrä kuviossa 16 esittää biasvirtaa negatiivisella ja positiivisella tulosignaalil-

4 « I

t! t. ‘ 25 la. Katkoviivalla on kuvattu biasvirta negatiivisella tulosignaalilla ja yhtenäinen vii- • * · va kuvaa biasvirtaa positiivisella tulosignaalilla. Kuviosta nähdään dynaamisen bia- • · · *·* * soinnin vaikutus erityisesti negatiivisella tulosignaalilla. Kellovaiheen alussa het kellinen latausvirta on jopa 1,4 mA, mutta latausvirtapiikin lyhyyden vuoksi kuvion ·.·.* esittämän käyrän näytteet eivät osu maksimiarvoon.

• » · V : 30 .·. : Kuvio 17 esittää erästä keksinnön mukaista balansoitua rakennetta, jonka avulla on mahdollista parantaa käyttöjännitevaimennusta PSRR. Balansoinnin haittapuolena t · . on kuitenkin tehonkulutuksen kaksinkertaistuminen käsiteltävän signaalivarauksen 4 « :.' ·: kaksinkertaistuessa. Integrointiosan common-mode-takaisinkytkennän toteuttaminen h*·: 35 lisää piirin tehonkulutusta jonkin verran. Tehonkulutuksen kasvua on mahdollista pienentää käyttämällä balansointisignaalina maapotentiaalia.

19 -- 106415

Balansoidun SSCT-piirin rakenne on rakenneosiltaan samanlainen kuin balansoi-mattoman SSCT-piirin rakenne, joten niitä ei tarkastella tässä yksityiskohtaisemmin. Balansoidussa topologiassa näytteenotto suoritetaan kahdella "lähdeseuraajalla" sig-naalikondensaattoreiden ollessa kytkettyinä näiden lähteiden välille. Näytteenotto on 5 myös mahdollista biasoida dynaamisesti edellä esitetyllä tavalla (kuviossa ei ole esitetty boost-kondensaattoreita). Varsinainen integrointiosa muodostuu vastaavasti kahdesta rinnankytketystä virtabiasoidusta lähdeseuraajasta. Integrointiosan common-mode-takaisinkytkentä voidaan tehdä mm. moduloimalla integrointiosan aktiivisten transistoreiden hilajännitettä. Tällöin hilajännite voi saada esim. kaksi 10 vaihtoehtoista arvoa, jotka eivät kuitenkaan oleellisesti riipu tulosignaalista.

Kuviot 18a ja 18b esittävät ratkaisuja aktiivisen elimen muodostamiseksi kahdella transistorilla. Kuvissa nimetyt solmupisteet vastaavat ekvivalentin yhden MOS-transistorin kytkentäpisteitä. Kuvion 18a piirikytkentä vastaa p-substraatille valmis-15 tettua MOS-transistoria. Piirikytkentä käsittää PMOS-tyyppisen transistorin 181 ja NPN-tyyppisen transistorin 182. Kuvion 18b piirikytkentä vastaa n-substraatille valmistettua MOS-transistoria, jollaisia on esitetty kuvioissa 12-15 ja 17. Piirikytkentä käsittää PNP-tyyppisen transistorin 185 ja NMOS-tyyppisen transistorin 186. Kahdella transistorilla muodostettua aktiivista elintä käytettäessä saavutetaan huo-20 mattavasti suurempi vahvistus yhdellä transistorilla muodostettuun elimeen verrat-; tuna. Kahdella transistorilla toteutettua aktiivista elintä käytettäessä tarvitaan kui- ; '.. tenkin hieman korkeampi minimikäyttöjännite.

t < I I < I 4 4 ;' -, Edellä esitetyissä piireissä olevia kytkinelimiä voidaan ohjata alan ammattilaisen si-

< I

. . . 25 nänsä tuntemilla välineillä ja piiriratkaisuilla kulloinkin käytettävästä sovelluksesta riippuen. Siten nämä ohjauselimet on havainnollisuuden vuoksi jätetty pois kuvi- • » « öistä eikä niitä ole selitetty tässä yksityiskohtaisemmin. Myös kytkinelimet voidaan . . toteuttaa alan ammattilaisen tuntemin välinein, esim. puolijohdekytkimien avulla.

• · · ’·*·* Vakiovirtaelin voidaan tunnetusti toteuttaa esim. transistorin avulla. Aktiivisena • ♦ · • · · *·* * 30 elimenä voidaan keksinnön mukaisessa piirijärjestetyssä luonnollisesti käyttää MOS-transistorien sijasta myös esim. muun tyyppisiä transistoreja tai MOS/BJT-transistorin kaskadikytkentää. Piirin käyttöjännitteet mitoitetaan luonnollisesti käy-.· , tettyjen komponenttien sekä signaalijännitteiden perusteella. Jos ensimmäinen käyttöjännite Vpjp) on vakiopotentiaaliin Vr nähden positiivinen, on toinen käyttö-' · " 35 jännite Vgg edullisesti vakiopotentiaaliin Vr nähden negatiivinen.

Keksinnön mukaista menetelmää ja signaalinkäsittelypiiriä voidaan käyttää mm. suodattimissa, varsinkin integraattoreista muodostettavissa suodattimissa, jotka voi- 106415 20 daan toteuttaa keksinnön avulla integroituna piirinä tai integroidun piirin komponenttina. Lisäksi keksintöä voidaan edullisesti soveltaa sigma-delta-muuntimiin. Keksinnön mukainen signaalinkäsittelypiiri voidaan toteuttaa piille pienikokoiseksi, ja se kuluttaa vähän tehoa ja on vähäkohinainen. Esim. sigma-delta-muuntimien vir-5 rankulutus on keksinnön mukaisella ratkaisulla mahdollista pienentää tavanomaisesta n. 5 mA virrasta n. 300 A virtaan. Siten ratkaisu soveltuu erinomaisesti radiopuhelimiin, esim. radiovastaanottimeen, jossa siitä muodostettuja suodattimia voidaan käyttää esim. vastaanottimen välitaajuus- ja ilmaisinpiirissä. Käytettäessä keksintöä radiopuhelimessa voidaan kytkimien ohjaussignaalit muodostaa radiopuhelimen 10 paikallisoskillaattoritaajuudesta esim. kellosignaaligeneraattorin avulla. Tällaisten kytkimien ohjaussignaalien muodostaminen radiopuhelimessa on alan ammattilaiselle sinänsä tunnettua eikä sitä siten selosteta tässä tarkemmin.

Edellä on esitetty eräitä keksinnön mukaisen menetelmän suoritusmuotoja. Keksin-15 nön mukaista periaatetta voidaan luonnollisesti muunnella patenttivaatimusten määrittelemän suoja-alueen puitteissa esim. toteutuksen yksityiskohtien sekä käyttöalueiden osalta.

Siten, vaikka keksinnön mukaista ratkaisua on edellä kuvattu integroivan piirin to-20 teuttamiseksi, ei esillä oleva keksintö millään tavoin rajoitu integroivan piirin toteut-, , , tamiseen vaan piiriä voidaan käyttää yhtä hyvin muiden signaalinkäsittelytoiminto- I' ’ jen aikaansaamiseksi. Kuten esim. patenttijulkaisussa FI 93684 on esitetty, varausta

I < I

siirtävä piirikytkentä voidaan helposti muuntaa vahvistimeksi, differentiaattoriksi, t t ( '. , vertailuelimeksi jne. ja sitä voidaan käyttää suodattimien, muuntimien, oskillaattori- ( C ( '; / 25 en ja muiden elektroniikan rakennelohkojen peruskomponenttina.

« · · • · · • · • · · • · ♦ • · · • · • · t • » i • · • · ·

» » I

• ♦ t • • · • · · • 1 · • t » « • « t

• I I

• · · « < · « · · « ·

Claims (24)

106415 21

1. Menetelmä signaalin käsittelemiseksi, jossa menetelmässä - kytketään varauksensiirtokapasitanssi (Cj) toiminnalliseen yhteyteen tulosignaalin 5 (Us) kanssa, - muutetaan varauksensiirtokapasitanssin (Q) varausta käsiteltävään signaalin hetkelliseen arvoon (Us) verrannollisella varausmäärällä sinä aikana, kun varauksensiirtokapasitanssi (Cj) on toiminnallisessa yhteydessä tulosignaaliin (Us), - kytketään varauksensiirtokapasitanssi (Cj) toiminnalliseen yhteyteen integroivan 10 kapasitanssin (C0) kanssa, - siirretään varausta varauksensiirto- (Cj) ja mainitun integroivan kapasitanssin (C0) välillä sinä aikana, jolloin varauksensiirtokapasitanssi (Cj) on toiminnallisessa yhteydessä integroivaan kapasitanssiin (C0) ja - mainitun varauksensiirtokapasitanssin (Cj) varausta muutetaan varauksensiirtoka-15 pasianssiin liitetyn aktiivisen varauksensiirtoelimen (Mts) muodostamalla viiralla, joka on järjestetty mainitun varauksensiirtokapasitanssin jännitteestä (Uq) riippuvaksi, tunnettu siitä, että - mainitun aktiivisen elimen yksi tulonapa (G, S) asetetaan mainittujen ensimmäisen 20 ja toisen vaiheen ajaksi oleellisesti tulosignaalista riippumattomaan potentiaaliin. « · 4 4 4 4 4 4 4 4 4 f ί '·' 2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainitun ak- I f i *·· tiivisen elimen mainittu tulonapa (G, S) asetetaan mainittujen ensimmäisen ja toisen vaiheen ajaksi oleellisesti ensimmäiseen vakiopotentiaaliin. : V: 25 :*·*: 3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että mainitun in- tegroivan kapasitanssin (C0) toinen napa asetetaan mainittuun ensimmäiseen vakio- .···. potentiaaliin. • · ·«« • · · • » • ·

2. Förfarande enligt patentkrav 1, kännetecknat av att nämnda interminal (G,S) 5 hos nämnda aktiva organ ställs väsentligen i en första konstant potential under nämnda första och andra steg.

3. Förfarande enligt patentkrav 2, kännetecknat av att den andra terminalen av nämnda integrerande kapacitans (C0) ställs i nämnda första konstanta potential. 10

4. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att den andra terminalen av nämnda laddningsöverföringskapacitans (Ci) ställs i en potential som är väsentligen oberoende av insignalen under nämnda första och andra steg. 15

5. Förfarande enligt patentkrav 4, kännetecknat av att den andra terminalen av nämnda laddningsöverföringskapacitans (Ci) ställs i en väsentligen annan konstant potential under nämnda första och andra steg.

4. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että mainitun varauksensiirtokapasitanssin (Cj) toinen napa asetetaan mainittujen en-:\\\i simmäisen ja toisen vaiheen ajaksi oleellisesti tulosignaalista riippumattomaan po- , < ·, tentiaaliin. < I ( · | « « i « i 1 1 35 5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että mainitun va rauksensiirtokapasitanssin (Cj:) toinen napa asetetaan mainittujen ensimmäisen ja toisen vaiheen ajaksi oleellisesti toiseen vakiopotentiaaliin. 106415 22

6. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att den 20 Ström som ändrar laddningen hos nämnda integrerande kapacitans (C0) är väsentli- : gen skillnaden mellan den Ström som genereras av nämnda aktiva laddningsöver- ‘ ’ föringsorgan (Mts) och det första konstantströmsorganet (IGi). • ·

6. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että mainitun integroivan kapasitanssin (C0) varausta muuttava virta on oleellisesti mainitun aktiivisen varauksensiirtoelimen (Mts) muodostaman virran ja ensimmäisen vakiovirtaelimen (I0l) muodostaman virran erotus. 5

7. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att den 25 Ström som genereras av nämnda aktiva laddningsöverföringsorgan (M^) är summan :T: av den Ström som genereras av laddningsöverföringskapacitansen (Ci) och det andra konstantströmsorganet (Io2). • · · « ♦ .♦··. 8. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att insig- » · *1* 30 nai en styrs stationärt tili ingängen av ett aktivt provtagningsorgan och den av prov- tagningsorganet genererade strömmen är summan av den Ström som genereras av *·· laddningsöverforingskapacitansen (Qi, C;2)) och provtagningskretsens konstant-. . ströms organ (Is). « < 4 35 9. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att - under den första klockfasen överförs ett laddningsprov som är proportionerligt mot insignalen tili den första laddningsöverföringskapacitansen (Cu), 106415 26 - under den första klockfasen överförs ett laddningsprov frän den andra laddnings-överföringskapacitansen (Qi) till den integrerande kapacitansen, - under den andra klockfasen överförs ett laddningsprov som är proportionerligt mot insignalen till den andra laddningsöverföringskapacitansen (Ci2) och 5. under den andra klockfasen överförs ett laddningsprov ffan den första laddnings- överföringskapacitansen till den integrerande kapacitansen.

7. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että mainitun aktiivisen varauksensiirtoelimen (Mts) muodostama virta on varauksensiir-tokapasitanssin (Q) ja toisen vakiovirtaelimen (I02) muodostaman virran summa.

8. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että tulosignaali ohjataan kiinteästi aktiivisen näytteenottoelimen tuloon ja aktiivisen näytteenottoelimen muodostama virta on varauksensiirtokapasitanssin (Qj, (¾) ja näytteenottopiirin vakiovirtaelimen (Is) muodostaman virran summa.

9. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että - ensimmäisen kellovaiheen aikana siirretään tulosignaaliin verrannollinen varaus-näyte ensimmäiseen varauksensiirtokapasitanssiin (Qj), - ensimmäisen kellovaiheen aikana toisesta varauksensiirtokapasitanssista ((¾) siirretään varausnäyte integroivaan kapasitanssiin, 20. toisen kellovaiheen aikana siirretään tulosignaaliin verrannollinen varausnäyte toi seen varauksensiirtokapasitanssiin ((¾) ja , . \ - toisen kellovaiheen aikana ensimmäisestä varauksensiirtokapasitanssista siirretään : . varausnäyte integroivaan kapasitanssiin. « « € \ . 25 10. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että l / signaalinkäsittely suoritetaan balansoidusti. • · · • · · • · • · · • · · *.* * 11. Menetelmä näytteen ottamiseksi tulosignaalista, jossa menetelmässä tulosig naali ohjaa näytteenottotransistorin näytteenottokapasitanssiin syöttämää virtaa, • · ί.ν 30 tunnettu siitä, että mainitun näytteenottotransistorin biasta ohjataan kellovaiheen :T: alussa tulosignaalin arvon ja/tai polariteetin perusteella. • 0 I » f ( «I

10. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att signal-bearbetningen utförs balanserat. 10

11. Förfarande för provtagning av en insignal, varvid insignalen styr den Ström som provtagningstransistom inmatat i provtagningskapacitansen, kännetecknat av att nämnda provtagningstransistors bias styrs i början av klockfasen utgäende Μη värdet och/eller polariteten för insignalen. 15

12. Förfarande enligt patentkrav 11, kännetecknat av att nämnda prov överförs vidare till en kapacitans som integrerar SSCT-kretsen.

12. Patenttivaatimuksen 11 mukainen menetelmä, tunnettu siitä, että mainittu 4 < < « « ' näyte siirretään edelleen SSCT-piirin integroivalle kapasitanssille. 35 « « :' ·.: 13. Piirijärjestely signaalin käsittelemiseksi, joka käsittää • · - varauksensiirtokapasitanssin (Q), - ainakin yhden aktiivisen elimen (Mts), 106415 23 - ensimmäiset kytkinelimet (Sj, S2) varauksensiirtokapasitanssin (Q) kytkemiseksi toiminnalliseen yhteyteen tulosignaalin (Us) kanssa mainitun varauksensiirtokapasitanssin (Q) varauksen muuttamiseksi tulosignaalin hetkelliseen arvoon verrannollisella varausmäärällä, 5. integroivan kapasitanssin (C0), - toiset kytkinelimet (S3, S4) varauksensiirtokapasitanssin (Q) kytkemiseksi toiminnalliseen yhteyteen integroivan kapasitanssin (C0) kanssa varauksen siirtämiseksi varauksensiirtokapasitanssin ja integroivan kapasitanssin välillä, - ainakin yhden aktiivisen elimen (Mts) varauksensiirtokapasitanssin (Q) varauksen 10 muuttamiseksi mainitun varauksensiirtokapasitanssin jännitteestä (Uq) riippuvasti, tunnettu siitä, että mainitun aktiivisen elimen (M{S) yksi tulonapa (G, S) on järjestetty oleellisen riippumattomaksi tulosignaalista.

13. Kretsarrangemang för signalbearbetning, innefattande 20. en laddningsöverföringskapacitans (Q), ;; : - ätminstone ett aktivt organ (M^), : ' ‘ - första kopplarorgan (Si, S2) för att koppia laddningsöverföringskapacitansen (Ci) i I « : '·· funktionell anslutning med insignalen (Us) för att ändra laddningen hos nämnda :,' : laddningsöverföringskapacitans (Q) med en laddningsmängd som är proportionerlig :: : 25 mot insignalens momentana värde, - en integrerande kapacitans (C0), - andra kopplarorgan (S3, S4) för att koppia laddningsöverföringskapacitansen (Cj) i .♦··, funktionell anslutning med den integrerande kapacitansen (C0) i syfte att överföra ,·*.·. laddningen mellan laddningsöverföringskapacitansen och den integrerande kapaci- • · T 30 tansen, - ätminstone ett aktivt organ (Mts) för att ändra laddningen hos laddningsöver- :...: föringskapacitansen (Q) i anhängighet av laddningsöverföringskapacitansens spän- ning(Uci), ' “. kännetecknat av att 4 4 1 35 en interminal (G, S) hos nämnda aktiva organ (Mts) anordnats väsentligen oberoende av insignalen. 27 106415

14. Arrangemang enligt patentkrav 13, kännetecknat av att nämnda ena interminal (G, S) hos nämnda aktiva organ (Mte) kopplats väsentligen stationärt till den första konstanta potentialen.

14. Patenttivaatimuksen 13 mukainen järjestely, tunnettu siitä, että mainitun ak tiivisen elimen (M{S) mainittu yksi tulonapa (G, S) on kytketty oleellisen kiinteästi ensimmäiseen vakiopotentiaaliin.

15. Arrangemang enligt patentkrav 14, kännetecknat av att nämnda andra intermi nal av nämnda integrerande kapacitans (C0) kopplats till nämnda första konstanta potential.

15. Patenttivaatimuksen 14 mukainen järjestely, tunnettu siitä, että mainitun in-20 tegroivan kapasitanssin (C0) toinen napa on kytketty mainittuun ensimmäiseen vakiopotentiaaliin. « « < « t i

16. Arrangemang enligt nagot av patentkraven 13-15, kännetecknat av den andra 10 interminalen av nämnda laddningsöverföringskapacitans (Q) anordnats väsentligen oberoende av insignalen.

16. Jonkin patenttivaatimuksen 13-15 mukainen järjestely, tunnettu siitä, että « «« j. € mainitun varauksensiirtokapasitanssin (Ci) toinen napa on järjestetty oleellisen riip- • ·« ’. . 25 pumattomaksi tulosignaalista. • · · • · « · • « · *·]·* 17. Patenttivaatimuksen 16 mukainen järjestely, tunnettu siitä, että mainitun va- ; rauksensiirtokapasitanssin (Ci) toinen napa on kytketty oleellisen kiinteästi toiseen vakiopotentiaaliin. ;V: 30 :T: 18. Jonkin patenttivaatimuksen 13-17 mukainen järjestely, tunnettu siitä, että se . käsittää ensimmäisen aktiivisen elimen varausnäytteen siirtämiseksi varauksensiirto- * *; kapasitanssiin ja toisen aktiivisen elimen varausnäytteen siirtämiseksi varauksensiir- *. * tokapasitanssista (Q) integroivaan (C0) kapasitanssiin. :\i 35

17. Arrangemang enligt patentkrav 16, kännetecknat av den andra interminalen av nämnda laddningsöverföringskapacitans (Q) anordnats väsentligen stationärt i den 15 andra konstanta potentialen.

18. Arrangemang enligt nagot av patentkraven 13-17, kännetecknat av att det innefattar ett första aktivt organ för att överföra laddningsprovet till laddningsöver-föringskapacitansen och ett andra aktivt organ för att överföra laddningsprovet frän 20 laddningsöverföringskapacitansen (Q) till den integrerande (C0) kapacitansen. • · < < «t« « « « f I ; " 19. Arrangemang enligt patentkrav 18, kännetecknat av att interminalen till : ‘' nämnda första aktiva organ är kopplad väsentligen stationärt till insignalen. f I I t l :,v 25 20. Arrangemang enligt nagot av patentkraven 13-19, kännetecknat av att det : innefattar skilda organ för att bearbeta en differentialsignal balanserat. .**·. 21. Arrangemang för provtagning av en insignal, innefattande en provtagnings- • * · .···. kapacitans samt en provtagningstransistor för att överföra ett laddningsprov som är *·’ 30 proportionerligt mot insignalen till provtagningskapacitansen, kännetecknat av att ...: arrangemanget innefattar organ för att styra provtagningstransistoms bias utgäende • · · :...: frän insignalens värde. < < · « « . : 22. Arrangemang enligt patentkrav 21, kännetecknat av att nämnda organ för att 35 styra provtagningstransistoms bias utgäende frän insignalens värde innefattar organ för att styra strömspegelns utgängsström. 28 106415

19. Patenttivaatimuksen 18 mukainen järjestely, tunnettu siitä, että mainitun ensimmäisen aktiivisen elimen tulonapa on kytketty oleellisen kiinteästi tulosignaaliin. 106415 24

20. Jonkin patenttivaatimuksen 13-19 mukainen järjestely, tunnettu siitä, että se käsittää erilliset elimet differentiaalisen signaalin käsittelemiseksi balansoidusti.

21. Järjestely näytteen ottamiseksi tulosignaalista, joka käsittää näytteenottoka-5 pasitanssin sekä näytteenotto transistorin tulosignaaliin verrannollisen varausnäyt- teen siirtämiseksi näytteenottokapasitanssiin, tunnettu siitä, että jäijestely käsittää välineet näytteenottotransistorin biaksen ohjaamiseksi tulosignaalin arvon perusteella.

22. Patenttivaatimuksen 21 mukainen jäijestely, tunnettu siitä, että mainitut väli neet näytteenottotransistorin biaksen ohjaamiseksi tulosignaalin arvon perusteella käsittävät välineet virtapeilin lähtövirran ohjaamiseksi.

23. Arrangemang enligt patentkrav 22, kännetecknat av att det dessutom innefat-tar en biaskondensator att kopplas parallellt med biasmotstandet.

23. Patenttivaatimuksen 22 mukainen järjestely, tunnettu siitä, että se käsittää li- 15 säksi bias vastuksen rinnalle kytkettävän biaskondensaattorin.

24. Jonkin patenttivaatimuksen 1-12 mukaisen menetelmän tai jonkin patenttivaatimuksen 13-23 mukaisen piirijärjestelyn käyttö radiovastaanottimessa. . 20 Patentkrav « · · « • · · · : 1. Förfarande för bearbetning av en signal, varvid : ’·· -en laddningsöverföringskapacitans (Q) kopplas i funktionell anslutning med en » · V·· insignal (Us), :Y: 25 - laddningen hos laddningsöverföringskapacitansen (Q) ändras med en laddnings- mängd proportionerlig mot den bearbetade signalens momentana värde (Us) medan laddningsöverföringskapacitansen (Q) är i funktionell anslutning med insignalen (Us), • · - laddningsöverföringskapacitansen (Q) kopplas i funktionell anslutning med en 30 integrerande kapacitans (C0), - laddning överförs mellan laddningsöverförings- (Q) och nämnda integrerande h..: kapacitans (C0) medan laddningsöverföringskapacitansen (Ci) kopplas i funktionell , · *, anslutning med den integrerande kapacitansen (C0) och t ! ‘ ’; - laddningen hos nämnda laddningsöverföringskapacitans (Q) ändras med den Ström t « · ' ' 35 som genereras av ett tili laddningsöverföringskapacitansen anslutet aktivt laddnings- överföringsorgan (Mts), som anordnats beroende av spänningen (UCi) hos nämnda laddningsöverföringskapacitans, kännetecknat av att 106415 25 - en interminal (G,S) hos nämnda aktiva organ ställs under nämnda första och andra steg i en potential som är väsentligen oberoende av insignalen.

24. Användning av förfarandet enligt nägot av patentkraven 1-12 eller kretsarran-5 gemanget enligt nägot av patentkraven 13-23 i en radiomottagare. i I ( * · · • · · • · · » • · • · • · · • · · • · • · • · · IM • · · · • · · • · • m • · · « < <