CN107066009A - 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法 - Google Patents

一种低噪声带隙基准源和降低带隙基准源输出噪声的方法 Download PDF

Info

Publication number
CN107066009A
CN107066009A CN201710392058.9A CN201710392058A CN107066009A CN 107066009 A CN107066009 A CN 107066009A CN 201710392058 A CN201710392058 A CN 201710392058A CN 107066009 A CN107066009 A CN 107066009A
Authority
CN
China
Prior art keywords
operational amplifier
amplifier ota
input
pseudo
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710392058.9A
Other languages
English (en)
Inventor
齐文
田丽娜
薛晨晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Kai Da Electronic Technology Co Ltd
Original Assignee
Xi'an Kai Da Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Kai Da Electronic Technology Co Ltd filed Critical Xi'an Kai Da Electronic Technology Co Ltd
Priority to CN201710392058.9A priority Critical patent/CN107066009A/zh
Publication of CN107066009A publication Critical patent/CN107066009A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

为了减小基准源的输出噪声对高速接口系统中锁相环电路造成的不利影响，本发明提供了一种结构简单、功耗低的低噪声带隙基准源和降低带隙基准源输出噪声的方法。低噪声带隙基准源包括运算放大器OTA；运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；C1＝C2，Rp1＝Rp2，Cf1＝Cf2。

Description

一种低噪声带隙基准源和降低带隙基准源输出噪声的方法
技术领域
本发明涉及一种低噪声带隙基准源和降低带隙基准源输出噪声的方法。
背景技术
高速串行接口(High-Speed Serial Interface，HSSI)是一个由Cisco System和T3plus Networking公司共同推出的串行接口标准。HSSI的最高数据传输率为52Mbps，最远的传输距离为15米。HSSI类似于用于连接计算机和调制解调器的RS-232接口，但是传输速度更高。
高速接口系统通常都需要时钟来使系统内的各模块电路实现同步运行和确定系统间的通信协议。锁相环电路是高速接口系统中的重要模块之一，用于产生时钟来使高速接口系统内的各模块电路正常运行。锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和LDO电路。
基准源作为电流源或电压源为锁相环电路中的每个模块提供直流偏置。因锁相环电路对噪声比较敏感，要求基准源的输出噪声尽可能的低，以减小由电源电压引入的噪声影响和因电源电压噪声导致的工艺角偏差。特别是在锁相环的LDO电路中，LDO电路需要带隙基准源为其提供参考电压，而且，带隙基准源的输出噪声会通过LDO电路对下级电路性能造成恶劣影响。
图1是最经典的带隙基准源的电路结构，它是利用一个与温度成正比的电压ΔVBE(＝VBE1-VBE2)与一个与温度成反比的电压VBE3之和，二者温度系数相互抵消，实现与温度无关的电压基准。因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。
图1所示基准源的噪声来源主要有两方面：
第一，基准源是低频电路，但锁相环电路中的其它模块可以通过基准源的一些连线产生串扰，为此需要采用一些措施来进行稳定，目前主要通过加入较大的旁路电容或者设计单位增益带宽较高的高速运放进行稳定。这种方法的缺点是加入的旁路电容一般比较大，会占用过多的版图面积，增加了成本且降噪效果不显著；单位增益带宽较高的运放是以牺牲过多的功耗来降低噪声的，不符合现代集成电路芯片的发展趋势。
第二，电路内部晶体管自身的闪烁噪声和热噪声对基准源的噪声也有影响。
传统降噪方法有自调零技术、相关双采样技术以及斩波调制技术等等。
自调零技术是一种用于消除直流失调电压和低频噪声的电路技术，该技术已广泛应用于低频离散采样系统中，该技术不仅可以用于消除放大器的失调电压，还可以对闪烁噪声进行高通噪声整形。但其缺点是采样电路会引起噪声折叠效应，导致低频噪声水平依然不能显著地降低；虽然自调零技术在减小直流失调和闪烁噪声的影响方面很有效，但在采样系统中，它并不能减轻开关电容电路对运放开环直流增益的依赖。在高精度、低电压的应用中，有限运放增益会极大的影响采样系统的精度。
相关双采样技术可以看成是自调零技术的推广，在典型的相关双采样结构中，相关双采样电路在每个时钟周期里需要两次采样操作，电路比较复杂，功耗大。
斩波调制技术是一种非常高效的降低放大器等效输入噪声的技术。该技术早在20世纪40年代就已用于交流耦合放大器的设计中，当时的斩波调制器采用的是真空电子管和机械开关，当集成电路发明后，斩波调制器可以很容易用片上集成开关来实现，使得斩波技术也被广泛地使用于低噪声集成电路系统中。不同于自调零技术，斩波调制技术不存在采样环节，而是通过调制技术隔离输入信号与闪烁噪声，以避免闪烁噪声对输入信号的影响，因此斩波调制技术不存在噪声折叠效应。但斩波调制技术存在功耗大，结构复杂的缺点。
综上所述，极需提供一种结构简单、功耗低的低噪声带隙基准源。
发明内容
基于以上背景，为了减小基准源的输出噪声对高速接口系统中锁相环电路造成的不利影响，本发明提供了一种结构简单、功耗低的低噪声带隙基准源和降低带隙基准源输出噪声的方法。
本发明的技术解决方案是：
一种低噪声带隙基准源，包括运算放大器OTA；
所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；
其特殊之处在于：
所述运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；
所述耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；
所述耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；
C1＝C2，Rp1＝Rp2，Cf1＝Cf2。
进一步地，第一级放大单元的输入晶体管的尺寸满足使其偏置在亚阈值区的要求。
一种降低带隙基准源输出噪声的方法，所述带隙基准源包括运算放大器OTA；所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；其特殊之处在于，所述方法包括步骤：
1)在运算放大器OTA的反向输入端和输出端之间设置反馈回路一；
所述反馈回路一包括耦合电容C1、并联的反馈电容Cf1和伪电阻Rp1；耦合电容C1的一端接输入电压Vin，另一端接运算放大器OTA的反向输入端；反馈电容Cf1和伪电阻Rp1的一端均接在耦合电容C1和运算放大器OTA的反向输入端之间，反馈电容Cf1和伪电阻Rp1的另一端均接运算放大器OTA的输出端；
2)在运算放大器OTA的同向输入端设置反馈回路二；
所述反馈回路二包括耦合电容C2、并联的反馈电容Cf2和伪电阻Rp2；耦合电容C2的一端接参考电压Vref,另一端接运算放大器OTA的同向输入端；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref。
进一步地，还包括步骤：3)调整运算放大器OTA中第一级放大单元的输入晶体管的尺寸，使第一级放大单元的输入晶体管偏置在亚阈值区。
进一步地，还包括步骤：4)在不影响运算放大器OTA性能的前提下，适当增大运算放大器OTA中第一级放大单元的负载晶体管的尺寸。
本发明的优点是：
1、本发明在带隙基准电路中运算放大器OTA的反向输入端和输出端之间、运算放大器OTA的同向输入端上分别设置反馈回路一和反馈回路二；每个反馈回路相当于一个高通滤波器，能够抑制直流失调电压和低频噪声，从而达到较好的噪声性能，降低带隙基准源的整体噪声。
2、本发明采用二极管形式的MOS管背靠背相连作为伪电阻，可显著提高伪电阻的动态范围，动态范围的提高有利于输出信号摆幅的增大，有利于降低噪声。
3、本发明在运算放大器OTA工作电流Iin大小固定的前提下，通过增大第一级放大单元输入晶体管的尺寸以使输入晶体管偏置于亚阈值区来增大输入晶体管的跨导，从而进一步获得更好的噪声性能。
4、本发明通过增大第一级放大单元负载晶体管NM1和NM2的跨导，适当增大负载晶体管的尺寸，可以进一步获得更好的噪声性能。
附图说明
图1为带隙基准源的电路结构；
图2为本发明的低噪声运算放大器的电路结构；
图3为本发明的伪电阻结构图；
图4为带有RC补偿(电阻电容补偿)的开环二级运算放大器结构示意图。
具体实施方式
下面结合附图对本发明做进一步说明。
为了降低现有带隙基准源的噪声，本发明是在图1所示带隙基准源中的运算放大器OTA的外围设置两个反馈回路：
参见图2，反馈回路一由耦合电容C1、并联的伪电阻Rp1和反馈电容Cf1构成，耦合电容C1的一端接输入电压Vin，另一端接运算放大器OTA的反向输入端；反馈电容Cf1和伪电阻Rp1的一端均接在耦合电容C1和运算放大器OTA的反向输入端之间，反馈电容Cf1和伪电阻Rp1的另一端均接运算放大器OTA的输出端；
反馈回路二由耦合电容C2、伪电阻Rp2和并联的反馈电容Cf2构成；耦合电容C2的一端接参考电压Vref,另一端接运算放大器OTA的同向输入端；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；
反馈回路一、二中的各电容、电阻的数值关系：
C1＝C2，Rp1＝Rp2，Cf1＝Cf2。
在每个反馈回路中伪电阻与反馈电容并联在低频段产生高通截止点以抑制直流失调电压和低频噪声，从而达到较好的噪声性能。
经上述改进后的带隙基准源的整体结构是去掉图1中的OTA，然后将图2所示电路接入图1中构成的电路，具体的连接方式是图2中的Vin端接图1中的Vin端，图2中的Vref端接图1中的Vref端，图2中的Vout端接图1中的Vout端。或者是直接在图1的OTA的各端相应的设置上述两个反馈回路即为本发明改进后带隙基准源的整体电路结构。
为了在不产生直流压降和占用过多版图面积的基础上实现大电阻，反馈回路中的伪电阻采用二极管连接的MOS管(M1a和M1b)实现GΩ级别的大电阻，如图3所示。
为进一步降低噪声，在运算放大器OTA工作电流Iin大小固定的前提下，本发明将带隙基准源中运算放大器OTA的输入晶体管的尺寸作出调整，要求输入晶体管的尺寸使其偏置在亚阈值区，从而增大输入晶体管的跨导，以获得更好的噪声性能。同时，通过增大运算放大器OTA的负载晶体管的跨导，适当增大负载晶体管的尺寸，可以再进一步获得更好的噪声性能。
为了说明上述调整晶体管尺寸和跨导对噪声性能的改善作用，下面结合一个具体实施例来说明。
实施例：
参见图4，本实施例带隙基准源采用传统的开环两级运算放大器OTA作为核心，该开环两级运算放大器OTA主要包括PMOS管PM1、PM2、PM3、PM4和PM5以及NMOS管NM1、NM2、NM3、NM4和NM5。PMOS管PM1、PM2和PM4以及NMOS管NM1和NM2构成运算放大器的第一级放大单元，PM1和PM2构成电流镜作为第一级放大单元的差分输入管，NM1和NM2构成电流镜作为第一级放大单元的负载晶体管；PMOS管PM5和NMOS管NM3构成运算放大器的第二级放大单元，NM3作为第二级放大单元的输入晶体管，PM5作为第二级放大单元的负载晶体管。各元件的连接关系为：
PM1的栅极接负极输入电压VIN；PM1的源极同时接PM4的漏极和PM2的源极；PM1的漏极同时接NM1、NM2的栅极以及NM1的漏极；
PM2的栅极接正极输入电压VIP；PM2的源极同时接PM4的漏极和PM1的源极；PM2的漏极同时接NM2的漏极和NM3的栅极；
PM3分别与PM4、PM5组成电流镜，
PM3的栅极同时接PM4、NM4的栅极；PM3的源极接电源VDD；PM3的漏极同时接NM4的漏极和PM4的栅极；
PM4的栅极同时接PM3的栅极、PM3的漏极以及NM4的漏极；PM4的源极接电源VDD；PM4的漏极同时接PM1、PM2的源极；
PM5的栅极同时接PM3的栅极、PM3的漏极以及NM4的漏极；PM5的源极接电源VDD；PM5的漏极接NM3的栅极；
NM1的栅极同时接PM1的漏极和NM2的栅极；NM1的源极接地；NM1的漏极同时接PM1的漏极和NM2的栅极；
NM2的栅极同时接PM1的漏极和NM1的栅极；NM2的源极接地；NM2的漏极同时接PM1的漏极和NM3的栅极；
NM3的栅极同时接NM2、PM2的漏极；NM3的源极接地；NM3的漏极接PM5的漏极；NM3的漏极与PM2的漏极之间依次串接有电容Cc和电阻Rc；NM3的漏极和PM5的漏极之间的节点电压为运算放大器OTA的输出电压Vo；
NM4的栅极接NM5的栅极；NM4的源极接地；NM4的漏极同时接PM3的漏极、PM3的栅极和PM4的栅极；
NM5的源极接地；NM5的漏极接运算放大器OTA的工作电流Iin。
我们再对上述实施例中开环二级运算放大器OTA的噪声性能进行分析。观察运算放大器电路，运算放大器第二级放大单元产生的等效输出噪声需要除以第一级放大单元增益，才能得到二级运算放大器OTA的等效输入噪声，因此第二级放大单元产生的噪声影响很小，可以不进行计算。所以，运算放大器的噪声主要来源于第一级放大单元的等效输入噪声(包括热噪声和1/f噪声)。二级运算放大器OTA的等效输入噪声为(忽略电流源的噪声)：
上式中，KP、KN、COX为晶体管的工艺系数；gm,NM1、2为NM1和NM2的跨导；gm,PM1、2为PM1和PM2的跨导；W为晶体管的长；L为晶体管的宽。
根据上述公式，在工作电流Iin大小固定的前提下，可以增大输入晶体管PM1和PM2的尺寸使PM1和PM2偏置于亚阈值区以获得最大的跨导值，可以达到降低噪声的效果。
同时，适当增大负载晶体管管NM1和NM2的尺寸以增大负载晶体管NM1和NM2的跨导，也可以起到降低噪声的效果。
可以看出，增大输入晶体管的PM1和PM2的跨导对噪声的降低影响最大。
综上所述，采取调整输入晶体管的PM1和PM2的尺寸，使其工作在亚阈值区，可以有效降低运算放大器OTA的噪声。增大负载晶体管管NM1和NM2的尺寸也能起到一定的降噪效果。

Claims (5)

1.一种低噪声带隙基准源，包括运算放大器OTA；
所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；
其特征在于：
所述运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；
所述耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；
所述耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；
C1＝C2，Rp1＝Rp2，Cf1＝Cf2。
2.根据权利要求1所述的低噪声带隙基准源，其特征在于：
第一级放大单元的输入晶体管的尺寸满足使其偏置在亚阈值区的要求。
3.一种降低带隙基准源输出噪声的方法，所述带隙基准源包括运算放大器OTA；所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；其特征在于，所述方法包括步骤：
1)在运算放大器OTA的反向输入端和输出端之间设置反馈回路一；
所述反馈回路一包括耦合电容C1、并联的反馈电容Cf1和伪电阻Rp1；耦合电容C1的一端接输入电压Vin，另一端接运算放大器OTA的反向输入端；反馈电容Cf1和伪电阻Rp1的一端均接在耦合电容C1和运算放大器OTA的反向输入端之间，反馈电容Cf1和伪电阻Rp1的另一端均接运算放大器OTA的输出端；
2)在运算放大器OTA的同向输入端设置反馈回路二；
所述反馈回路二包括耦合电容C2、并联的反馈电容Cf2和伪电阻Rp2；耦合电容C2的一端接参考电压Vref,另一端接运算放大器OTA的同向输入端；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref。
4.根据权利要求3所述的降低带隙基准源输出噪声的方法，其特征在于，还包括步骤：3)调整运算放大器OTA中第一级放大单元的输入晶体管的尺寸，使第一级放大单元的输入晶体管偏置在亚阈值区。
5.根据权利要求3所述的降低带隙基准源输出噪声的方法，其特征在于，还包括步骤：4)在不影响运算放大器OTA性能的前提下，适当增大运算放大器OTA中第一级放大单元的负载晶体管的尺寸。
CN201710392058.9A 2017-05-27 2017-05-27 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法 Pending CN107066009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710392058.9A CN107066009A (zh) 2017-05-27 2017-05-27 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710392058.9A CN107066009A (zh) 2017-05-27 2017-05-27 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法

Publications (1)

Publication Number Publication Date
CN107066009A true CN107066009A (zh) 2017-08-18

Family

ID=59616553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710392058.9A Pending CN107066009A (zh) 2017-05-27 2017-05-27 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法

Country Status (1)

Country Link
CN (1) CN107066009A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112803895A (zh) * 2020-12-31 2021-05-14 上海交通大学 一种基于开关电容的伪电阻矫正电路
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151406A1 (en) * 2008-06-11 2009-12-17 National University Of Singapore Cmos amplifier with integrated tunable band-pass function
CN101919693A (zh) * 2010-09-13 2010-12-22 复旦大学 一种单片集成的心电信号读取电路
CN102158178A (zh) * 2011-03-24 2011-08-17 中国科学院半导体研究所 采用t型电容网络反馈结构的cmos生理信号放大器
CN103729010A (zh) * 2012-10-15 2014-04-16 上海聚纳科电子有限公司 高精度带隙基准源电路
CN105932974A (zh) * 2016-04-25 2016-09-07 复旦大学 带有伪电阻失效检测功能的可编程放大器电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151406A1 (en) * 2008-06-11 2009-12-17 National University Of Singapore Cmos amplifier with integrated tunable band-pass function
CN101919693A (zh) * 2010-09-13 2010-12-22 复旦大学 一种单片集成的心电信号读取电路
CN102158178A (zh) * 2011-03-24 2011-08-17 中国科学院半导体研究所 采用t型电容网络反馈结构的cmos生理信号放大器
CN103729010A (zh) * 2012-10-15 2014-04-16 上海聚纳科电子有限公司 高精度带隙基准源电路
CN105932974A (zh) * 2016-04-25 2016-09-07 复旦大学 带有伪电阻失效检测功能的可编程放大器电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
REID R. HARRISON，ETC: "A Low-Power Low-Noise CMOS Amplifier for Neural Recording Applications", 《SOLID-STATE CIRCUITS》 *
杜智超等: "低功耗高集成度CMOS神经信号放大器", 《高技术通讯》 *
梁凯: "生物医学信号CMOS模拟前端芯片设计与研究", 《中国优秀硕士学位论文全文数据库（信息科技辑）》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112803895A (zh) * 2020-12-31 2021-05-14 上海交通大学 一种基于开关电容的伪电阻矫正电路
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片
CN113067466B (zh) * 2021-05-19 2022-06-24 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片

Similar Documents

Publication Publication Date Title
CN100432886C (zh) 一种双环低压差线性稳压器电路
CN105388953B (zh) 一种具有高电源抑制比的带隙基准电压源
CN101471632B (zh) 环路增益可控的自偏置低压运算跨导放大器电路
CN200979668Y (zh) 一种双环低压差线性稳压器电路
CN107168453A (zh) 一种基于纹波预放大的全集成低压差线性稳压器
CN104793672B (zh) 一种高电源抑制比的低压差线性稳压器
CN107066015B (zh) 一种全共栅共源基准电压源
Yao et al. A 0.8-V, 8-/spl mu/W, CMOS OTA with 50-dB gain and 1.2-MHz GBW in 18-pF load
CN104270107B (zh) 一种有源前馈电路构成频率补偿的差分运算放大器
CN102096434A (zh) 一种基于大摆率误差放大器的高精度高速ldo电路
CN103199807B (zh) 基于反相器输入结构的分裂补偿两级运算放大器
CN101369161A (zh) 一种无需片外补偿电容的低压差线性稳压器
CN103354443B (zh) 应用于高速全差分运算放大器的连续时间共模反馈电路
CN103354419B (zh) 基于恒定跨导放大器和电容乘法器的片上全集成补偿网络
CN105573396A (zh) 一种低压差线性稳压器电路
CN100383691C (zh) 低温度系数和低电源电压系数的参考电流源
CN105183063A (zh) 具有宽频带高电源抑制比的低压差电压调整器
CN102681581A (zh) 一种基于大摆率误差放大器的高精度高速ldo电路
CN107505971A (zh) 一种驱动大电流负载的ldo调整器频率补偿方案
CN100549900C (zh) 电流发生装置以及应用该电流发生装置的反馈控制系统
CN109546975A (zh) 运算跨导放大器
Zhao et al. A high-efficiency fast-transient LDO with low-impedance transient-current enhanced buffer
CN107066009A (zh) 一种低噪声带隙基准源和降低带隙基准源输出噪声的方法
CN113741610B (zh) 一种基准电压电路及芯片
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818