CN218162198U - 应用于降压型dc-dc转换器的基准补偿电路 - Google Patents

应用于降压型dc-dc转换器的基准补偿电路 Download PDF

Info

Publication number
CN218162198U
CN218162198U CN202222200700.8U CN202222200700U CN218162198U CN 218162198 U CN218162198 U CN 218162198U CN 202222200700 U CN202222200700 U CN 202222200700U CN 218162198 U CN218162198 U CN 218162198U
Authority
CN
China
Prior art keywords
tube
pmos
pmos tube
drain electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222200700.8U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Shuimuxinbang Semiconductor Design Co ltd
Original Assignee
Xi'an Shuimuxinbang Semiconductor Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Shuimuxinbang Semiconductor Design Co ltd filed Critical Xi'an Shuimuxinbang Semiconductor Design Co ltd
Priority to CN202222200700.8U priority Critical patent/CN218162198U/zh
Application granted granted Critical
Publication of CN218162198U publication Critical patent/CN218162198U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种应用于降压型DC‑DC转换器的基准补偿电路。该基准补偿电路包括电感电流峰峰值采样模块和基准电压补偿模块。电感电流峰峰值采样模块通过对开关节点信号SW的电压进行检测，将包含电感电流峰峰值信息的电压信号VA和VB输出至基准电压补偿模块；基准电压补偿模块会根据VA和VB的值将基准电压VREF调制为电压信号VREFCOMP；最终用该基准电压补偿信号VREFCOMP代替基准电压VREF在比较器中和反馈电压VFB进行比较。这样，由于基准电压补偿信号VREFCOMP包含电感电流峰峰值信息，在使用等效串联电阻小的输出电容时反馈电压VFB也可以和它稳定地比较，从而保持系统的稳定性。

Description

应用于降压型DC-DC转换器的基准补偿电路
技术领域
本实用新型涉及应用于电子电路技术领域，涉及模拟集成电路，特别是一种应用于固定导通时间模式降压型DC-DC转换器的基准补偿电路。
背景技术
在电源管理领域，随着功率密度的不断增加，降压型DC-DC转换器对负载能力的要求越来越高。与降压型DC-DC转换器的其他控制模式(如电压模和电流模)相比，固定导通时间模式更适合大负载的应用，因为其控制机制简单且具有更好的负载瞬态响应。
图1显示了一个传统的固定导通时间模式降压型DC-DC转换器的架构图。当反馈电压VFB低于基准电压VREF时，逻辑模块控制驱动模块使开关管MH导通，同时触发导通时间控制模块开始计时，在计时达到预设的导通时间后，逻辑模块就控制驱动模块关断开关管MH。直到VFB再次低于VREF时，再次重复以上步骤，从而完成转换器的控制。然而，这种控制方式要保证转换器稳定地工作就需要输出电压VOUT的纹波足够大，使得VFB的纹波也足够大从而可以稳定地和VREF进行比较。因此，如果输出电容使用等效串联电阻较小的陶瓷电容，往往会引起系统的稳定性问题。
发明内容
本实用新型的目的在于针对已有固定导通时间模式降压型DC-DC转换器的不足，提出一种基准补偿电路，以便在使用等效串联电阻小的输出电容时维持系统的稳定，进而拓宽DC-DC转换器的应用环境。
为实现上述目的，本实用新型的基准补偿电路1包括图2中所示的电感电流峰峰值采样模块11和基准电压补偿模块12组成；其特征在于：电感电流峰峰值采样模块通过对开关节点信号SW的电压进行检测，将包含电感电流峰峰值信息的电压信号VA和VB输出至基准电压补偿模块；基准电压补偿模块会根据VA和VB的值将基准电压VREF调制为电压信号VREFCOMP；最终用该基准电压补偿信号VREFCOMP代替基准电压VREF在比较器中和反馈电压VFB进行比较。这样，在使用等效串联电阻小的输出电容时反馈电压VFB也可以和基准电压补偿信号VREFCOMP稳定地比较，保持系统的稳定性。
上述电感电流峰峰值采样模块，包括10个PMOS管M1～M10、6个NMOS管M11～M16、2个传输门TG1～TG2、1个电阻R1以及2个电容C1～C2；其中所述第一PMOS管M1～第三PMOS管M3和第六PMOS管M6～第八PMOS管M8共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第六PMOS管M6的源极，第二PMOS管M2的漏极连接第七PMOS管M7的源极，第三PMOS管M3的漏极连接第八PMOS管M8的源极；所述第六PMOS管M6～第八PMOS管M8的栅极相连并连接至第六PMOS管M6的漏极，第六PMOS管M6的漏极连接偏置电流源IB1，第七PMOS管M7的漏极连接第一NMOS管M11的漏极，第八PMOS管M8的漏极连接第二NMOS管M12的漏极；
所述第一NMOS管M11和第二NMOS管M12栅极相连并连接至第二NMOS管M12的漏极，第一NMOS管M11的源极连接第四NMOS管M14的漏极，第二NMOS管M12的源极连接第五NMOS管M15的漏极；所述第四NMOS管M14和第五NMOS管M15栅极共同连接电源电压VCC，第四NMOS管M14的源极接到采样地信号CSGND，第五NMOS管M15的源极接到开关节点采样信号VSW；
所述第四PMOS管M4、第五PMOS管M5、第九PMOS管M9和第十PMOS管M10共同构成共源共栅电流镜；所述第四PMOS管M4和第五PMOS管M5的栅极相连并连接至第四PMOS管M4的漏极，其源极共同连接至电源电压VCC，第四PMOS管M4的漏极连接第九PMOS管M9的源极，第五PMOS管M5的漏极连接第十PMOS管M10的源极；所述第九PMOS管M9和第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，第九PMOS管M9的漏极连接第三NMOS管M13的漏极；第十PMOS管M10的漏极通过电阻R1到地；所述第三NMOS管M13栅极连接第七PMOS管M7的漏极，其源极连接第二NMOS管M12的源极；所述第六NMOS管M16的源极连接到地，栅极连接控制信号SH，漏极连接第十PMOS管M10的漏极；所述第一传输门TG1跨接于第十PMOS管M10的漏极与输出端VA之间；所述第二传输门TG2跨接于输出端VA与输出端VB之间；所述第一电容C1跨接于输出端VA与地之间；所述第一电容C2跨接于输出端VB与地之间。
上述基准电压补偿模块，包括16个PMOS管M1～M16、8个NMOS管M21～M28以及1个电阻R2；其中：所述第一PMOS管M1～第六PMOS管M6共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第四PMOS管M4的源极，第二PMOS管M2的漏极连接第五PMOS管M5的源极，第三PMOS管M3的漏极连接第六PMOS管M6的源极；所述第四PMOS管M4～第六PMOS管M6的栅极相连并连接至第四PMOS管M4的漏极，第四PMOS管M4的漏极连接偏置电流源IB2，第五PMOS管M5的漏极连接第一NMOS管M21的漏极；
所述第七PMOS管M7和第八PMOS管M8源极相连构成差分输入端，其源极相连并连接第六PMOS管M6的漏极；第七PMOS管M7的栅极连接包含电感电流峰峰值信息的电压信号VA，漏极连接第五NMOS管M25的漏极；第八PMOS管M8的栅极连接包含电感电流峰峰值信息的电压信号VB，漏极连接第六NMOS管M26的漏极；
所述第九PMOS管M9～第十二PMOS管M12共同构成共源共栅电流镜；所述第九PMOS管M9与第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，其源极共同连接至电源电压VCC，第九PMOS管M9的漏极连接第十一PMOS管M11的源极，第十PMOS管M10的漏极连接第十二PMOS管M12的源极；所述第十一PMOS管M11与第十二PMOS管M12的栅极相连并连接至第十一PMOS管M11的漏极，第十一PMOS管M11的漏极连接第二NMOS管M22的漏极，第十二PMOS管M5的漏极连接第三NMOS管M23的漏极；
所述第一NMOS管M21～第六NMOS管M26共同构成共源共栅电流镜；所述第一NMOS管M21～第三NMOS管M23的栅极相连并连接至第一NMOS管M21的漏极，第一NMOS管M1的源极连接第四NMOS管M24的漏极，第二NMOS管M22的漏极连接第五NMOS管M25的漏极，第三NMOS管M23的源极连接第六NMOS管M26的漏极；所述第四NMOS管M24～第六NMOS管M26的栅极相连并连接至第四NMOS管M24的漏极，其源极共同连接至GND；
所述第十三PMOS管M13～第十六PMOS管M16共同构成共源共栅电流镜；所述第十三PMOS管M13与第十四PMOS管M14的栅极相连并连接至第十三PMOS管M13的漏极，其源极共同连接至电源电压VCC，十三PMOS管M13的漏极连接第十五PMOS管M15的源极，第十四PMOS管M14的漏极连接第十六PMOS管M16的源极；所述第十五PMOS管M15与第十六PMOS管M16的栅极相连并连接至第十五PMOS管M15的漏极和第十二PMOS管M12的漏极；所述第十六PMOS管M16的漏极连接第七NMOS管M27的漏极；
所述第七NMOS管M27与第八NMOS管M28的栅极相连并连接至第七NMOS管M27的漏极，其源极共同连接至GND，第八NMOS管M28的漏极通过电阻R2连接至基准电压VREF；第八NMOS管M28的漏极输出基准电压补偿信号VREFCOMP。
本发明与现有技术相比具有以下优点：
1.本实用新型由于添加了基准补偿电路，使得基准电压会受到电感电流峰峰值信息的补偿，在使用等效串联电阻小的输出电容时保证了系统的稳定性，扩大了固定导通时间模式降压型DC-DC转换器的应用范围。
附图说明
图1是传统固定导通时间模式降压型DC-DC转换器的架构图；
图2是增加本实用新型的基准补偿电路的固定导通时间模式降压型DC-DC转换器的架构图；
图3是本实用新型的基准补偿电路中电感电流峰峰值采样模块的电路图；
图4是本实用新型的基准补偿电路中基准电压补偿模块的电路图。
具体实施方式
下面结合附图对本实用新型作进一步详细叙述。
如图2所示，本实用新型的基准补偿电路包括：电感电流峰峰值采样模块和基准电压补偿模块。其中，电感电流峰峰值采样模块通过对开关节点信号SW的电压进行检测，产生包含电感电流峰峰值信息的电压信号VA和VB并将其输出至基准电压补偿模块；基准电压补偿模块会根据VA和VB的值将基准电压VREF调制为基准电压补偿信号VREFCOMP；最终用该基准电压补偿信号VREFCOMP代替基准电压VREF在比较器中和反馈电压VFB进行比较。其中：
如图3所示，所述电感电流峰峰值采样模块，包括10个PMOS管M1～M10、6个NMOS管M11～M16、2个传输门TG1～TG2、1个电阻R1以及2个电容C1～C2；其中
所述第一PMOS管M1～第三PMOS管M3和第六PMOS管M6～第八PMOS管M8共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第六PMOS管M6的源极，第二PMOS管M2的漏极连接第七PMOS管M7的源极，第三PMOS管M3的漏极连接第八PMOS管M8的源极；所述第六PMOS管M6～第八PMOS管M8的栅极相连并连接至第六PMOS管M6的漏极，第六PMOS管M6的漏极连接偏置电流源IB1，第七PMOS管M7的漏极连接第一NMOS管M11的漏极，第八PMOS管M8的漏极连接第二NMOS管M12的漏极；
所述第一NMOS管M11和第二NMOS管M12栅极相连并连接至第二NMOS管M12的漏极，第一NMOS管M11的源极连接第四NMOS管M14的漏极，第二NMOS管M12的源极连接第五NMOS管M15的漏极；所述第四NMOS管M14和第五NMOS管M15栅极共同连接电源电压VCC，第四NMOS管M14的源极接到采样地信号CSGND，第五NMOS管M15的源极接到开关节点采样信号VSW；
所述第四PMOS管M4、第五PMOS管M5、第九PMOS管M9和第十PMOS管M10共同构成共源共栅电流镜；所述第四PMOS管M4和第五PMOS管M5的栅极相连并连接至第四PMOS管M4的漏极，其源极共同连接至电源电压VCC，第四PMOS管M4的漏极连接第九PMOS管M9的源极，第五PMOS管M5的漏极连接第十PMOS管M10的源极；所述第九PMOS管M9和第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，第九PMOS管M9的漏极连接第三NMOS管M13的漏极；第十PMOS管M10的漏极通过电阻R1到地；
所述第三NMOS管M13栅极连接第七PMOS管M7的漏极，其源极连接第二NMOS管M12的源极；
所述第六NMOS管M16的源极连接到地，栅极连接控制信号SH，漏极连接第十PMOS管M10的漏极；
所述第一传输门TG1跨接于第十PMOS管M10的漏极与输出端VA之间；
所述第二传输门TG2跨接于输出端VA与输出端VB之间；
所述第一电容C1跨接于输出端VA与地之间；
所述第一电容C2跨接于输出端VB与地之间。
上述第四NMOS管M14、第五NMOS管M15为MOS电阻，其源极分别接采样地信号CSGND以及开关节点采样信号VSW；第一NMOS管M11～第三NMOS管M13构成负反馈结构，产生采样电流；第四PMOS管M4、第五PMOS管M5、第九PMOS管M9、第十PMOS管M10构成共源共栅电流镜将采样电流镜像到电阻R1上；传输门TG1、TG2以及电容C1、C2最终产生包含电感电流峰峰值信息的电压信号VA和VB。
如图4所示，所述基准电压补偿模块包括16个PMOS管M1～M16、8个NMOS管M21～M28以及1个电阻R2；所述第一PMOS管M1～第六PMOS管M6共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第四PMOS管M4的源极，第二PMOS管M2的漏极连接第五PMOS管M5的源极，第三PMOS管M3的漏极连接第六PMOS管M6的源极；所述第四PMOS管M4～第六PMOS管M6的栅极相连并连接至第四PMOS管M4的漏极，第四PMOS管M4的漏极连接偏置电流源IB2，第五PMOS管M5的漏极连接第一NMOS管M21的漏极；
所述第七PMOS管M7和第八PMOS管M8源极相连构成差分输入端，其源极相连并连接第六PMOS管M6的漏极；第七PMOS管M7的栅极连接包含电感电流峰峰值信息的电压信号VA，漏极连接第五NMOS管M25的漏极；第八PMOS管M8的栅极连接包含电感电流峰峰值信息的电压信号VB，漏极连接第六NMOS管M26的漏极；
所述第九PMOS管M9～第十二PMOS管M12共同构成共源共栅电流镜；所述第九PMOS管M9与第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，其源极共同连接至电源电压VCC，第九PMOS管M9的漏极连接第十一PMOS管M11的源极，第十PMOS管M10的漏极连接第十二PMOS管M12的源极；所述第十一PMOS管M11与第十二PMOS管M12的栅极相连并连接至第十一PMOS管M11的漏极，第十一PMOS管M11的漏极连接第二NMOS管M22的漏极，第十二PMOS管M5的漏极连接第三NMOS管M23的漏极；
所述第一NMOS管M21～第六NMOS管M26共同构成共源共栅电流镜；所述第一NMOS管M21～第三NMOS管M23的栅极相连并连接至第一NMOS管M21的漏极，第一NMOS管M1的源极连接第四NMOS管M24的漏极，第二NMOS管M22的漏极连接第五NMOS管M25的漏极，第三NMOS管M23的源极连接第六NMOS管M26的漏极；所述第四NMOS管M24～第六NMOS管M26的栅极相连并连接至第四NMOS管M24的漏极，其源极共同连接至GND；
所述第十三PMOS管M13～第十六PMOS管M16共同构成共源共栅电流镜；所述第十三PMOS管M13与第十四PMOS管M14的栅极相连并连接至第十三PMOS管M13的漏极，其源极共同连接至电源电压VCC，十三PMOS管M13的漏极连接第十五PMOS管M15的源极，第十四PMOS管M14的漏极连接第十六PMOS管M16的源极；所述第十五PMOS管M15与第十六PMOS管M16的栅极相连并连接至第十五PMOS管M15的漏极和第十二PMOS管M12的漏极；所述第十六PMOS管M16的漏极连接第七NMOS管M27的漏极；
所述第七NMOS管M27与第八NMOS管M28的栅极相连并连接至第七NMOS管M27的漏极，其源极共同连接至GND，第八NMOS管M28的漏极通过电阻R2连接至基准电压VREF；第八NMOS管M28的漏极输出基准电压补偿信号VREFCOMP。
上述基准电压补偿模块中，第七PMOS管M7～第十二PMOS管M12以及第二NMOS管M22、第三NMOS管M23、第五NMOS管M25、第六NMOS管M26构成折叠共源共栅结构的跨导放大器；第一PMOS管M1～第六PMOS管M6构成共源共栅电流镜，结合第一NMOS管M21、第四NMOS管M24向折叠共源共栅放大结构提供其工作所需的偏置电流以及偏置电压；PMOS管M9、M10、M11、M12构成共源共栅电流镜将补偿电流镜像至第三NMOS管M23；NMOS管M27、M28构成电流镜将补偿电流镜像到R2上，并输出最终的基准电压补偿信号VREFCOMP。
以下简述本实用新型的基准补偿原理：
在固定导通时间模式降压型DC-DC转换器的正常工作过程中，高侧功率MOS MH和低侧功率MOS ML交替导通。在低侧功率MOS ML导通期间，电感电流峰峰值采样模块会对开关节点信号SW的电压进行检测，通过负反馈结构将开关节点采样信号SW与采样地信号CSGND进行比较，从而得到采样电流IS。若电感电流峰峰值为ΔIL，低侧功率MOS的导通电阻为RONL，NMOS管M14和M15的电阻相等为RONN，则采样电流IS可以被表示为：
Figure BDA0003812707590000071
那么，通过将采样电流镜像到电阻R1上并结合传输门TG1、TG2以及电容C1、C2，包含电感电流峰峰值信息的电压信号VA和VB的差值就可以被表示为：
Figure BDA0003812707590000072
从此可见，经过电感电流峰峰值采样模块后，电感电流的峰峰值ΔIL从一个电流信号被转换为了一个电压信号。在基准电压补偿模块中，该包含电感电流的峰峰值信息的电压信号先是由折叠共源共栅结构的跨导放大器转换为补偿电流ICOMP，然后再利用补偿电流ICOMP将基准电压信号补偿为基准电压补偿信号VREFCOMP。若PMOS管M7和M8的跨导为gm，则补偿电流ICOMP可以被表示为：
Figure BDA0003812707590000073
那么，基准电压补偿信号VREFCOMP就可以被表示为：
Figure BDA0003812707590000074
此时就产生了一个包含电感电流峰峰值信息的基准电压补偿信号，并且通过调整电阻R2的大小，就可以得到合适的基准补偿电压。
以上仅是本实用新型的一个最佳实例，不构成对本实用新型的任何限制，显然在本实用新型的构思下，可以对其电路进行不同的变更与改进，但这些均在本实用新型的保护之列。

Claims (3)

1.一种应用于降压型DC-DC转换器的基准补偿电路，其特征在于：它包括电感电流峰峰值采样模块和基准电压补偿模块；
所述电感电流峰峰值采样模块通过对开关节点SW的电压VSW进行检测，将包含电感电流峰峰值信息的电压信号VA和VB输出至基准电压补偿模块；
所述基准电压补偿模块会根据电压信号VA和VB的值将基准电压VREF调制为电压信号VREFCOMP；最终用该基准电压补偿信号VREFCOMP代替基准电压VREF在比较器中与输出反馈电压VFB进行比较；在使用等效串联电阻小的输出电容时反馈电压VFB也可以和基准电压补偿信号VREFCOMP稳定地比较，保持系统的稳定性。
2.根据权利要求1所述的应用于降压型DC-DC转换器的基准补偿电路，其特征在于电感电流峰峰值采样模块，包括10个PMOS管M1～M10、6个NMOS管M11～M16、2个传输门TG1～TG2、1个电阻R1以及2个电容C1～C2；
所述第一PMOS管M1～第三PMOS管M3和第六PMOS管M6～第八PMOS管M8共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第六PMOS管M6的源极，第二PMOS管M2的漏极连接第七PMOS管M7的源极，第三PMOS管M3的漏极连接第八PMOS管M8的源极；所述第六PMOS管M6～第八PMOS管M8的栅极相连并连接至第六PMOS管M6的漏极，第六PMOS管M6的漏极连接偏置电流源IB1，第七PMOS管M7的漏极连接第一NMOS管M11的漏极，第八PMOS管M8的漏极连接第二NMOS管M12的漏极；
所述第一NMOS管M11和第二NMOS管M12栅极相连并连接至第二NMOS管M12的漏极，第一NMOS管M11的源极连接第四NMOS管M14的漏极，第二NMOS管M12的源极连接第五NMOS管M15的漏极；所述第四NMOS管M14和第五NMOS管M15栅极共同连接电源电压VCC，第四NMOS管M14的源极接到采样地信号CSGND，第五NMOS管M15的源极接到开关节点采样信号VSW；
所述第四PMOS管M4、第五PMOS管M5、第九PMOS管M9和第十PMOS管M10共同构成共源共栅电流镜；所述第四PMOS管M4和第五PMOS管M5的栅极相连并连接至第四PMOS管M4的漏极，其源极共同连接至电源电压VCC，第四PMOS管M4的漏极连接第九PMOS管M9的源极，第五PMOS管M5的漏极连接第十PMOS管M10的源极；所述第九PMOS管M9和第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，第九PMOS管M9的漏极连接第三NMOS管M13的漏极；第十PMOS管M10的漏极通过电阻R1到地；
所述第三NMOS管M13栅极连接第七PMOS管M7的漏极，其源极连接第二NMOS管M12的源极；
所述第六NMOS管M16的源极连接到地，栅极连接控制信号SH，漏极连接第十PMOS管M10的漏极；
所述第一传输门TG1跨接于第十PMOS管M10的漏极与输出端VA之间；
所述第二传输门TG2跨接于输出端VA与输出端VB之间；
所述第一电容C1跨接于输出端VA与地之间；
所述第一电容C2跨接于输出端VB与地之间。
3.根据权利要求1所述的应用于降压型DC-DC转换器的基准补偿电路，其特征在于基准电压补偿模块，包括16个PMOS管M1～M16、8个NMOS管M21～M28以及1个电阻R2；
所述第一PMOS管M1～第六PMOS管M6共同构成共源共栅电流镜；所述第一PMOS管M1～第三PMOS管M3的栅极相连并连接至第一PMOS管M1的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第四PMOS管M4的源极，第二PMOS管M2的漏极连接第五PMOS管M5的源极，第三PMOS管M3的漏极连接第六PMOS管M6的源极；所述第四PMOS管M4～第六PMOS管M6的栅极相连并连接至第四PMOS管M4的漏极，第四PMOS管M4的漏极连接偏置电流源IB2，第五PMOS管M5的漏极连接第一NMOS管M21的漏极；
所述第七PMOS管M7和第八PMOS管M8源极相连构成差分输入端，其源极相连并连接第六PMOS管M6的漏极；第七PMOS管M7的栅极连接包含电感电流峰峰值信息的电压信号VA，漏极连接第五NMOS管M25的漏极；第八PMOS管M8的栅极连接包含电感电流峰峰值信息的电压信号VB，漏极连接第六NMOS管M26的漏极；
所述第九PMOS管M9～第十二PMOS管M12共同构成共源共栅电流镜；所述第九PMOS管M9与第十PMOS管M10的栅极相连并连接至第九PMOS管M9的漏极，其源极共同连接至电源电压VCC，第九PMOS管M9的漏极连接第十一PMOS管M11的源极，第十PMOS管M10的漏极连接第十二PMOS管M12的源极；所述第十一PMOS管M11与第十二PMOS管M12的栅极相连并连接至第十一PMOS管M11的漏极，第十一PMOS管M11的漏极连接第二NMOS管M22的漏极，第十二PMOS管M5的漏极连接第三NMOS管M23的漏极；
所述第一NMOS管M21～第六NMOS管M26共同构成共源共栅电流镜；所述第一NMOS管M21～第三NMOS管M23的栅极相连并连接至第一NMOS管M21的漏极，第一NMOS管M1的源极连接第四NMOS管M24的漏极，第二NMOS管M22的漏极连接第五NMOS管M25的漏极，第三NMOS管M23的源极连接第六NMOS管M26的漏极；所述第四NMOS管M24～第六NMOS管M26的栅极相连并连接至第四NMOS管M24的漏极，其源极共同连接至GND；
所述第十三PMOS管M13～第十六PMOS管M16共同构成共源共栅电流镜；所述第十三PMOS管M13与第十四PMOS管M14的栅极相连并连接至第十三PMOS管M13的漏极，其源极共同连接至电源电压VCC，十三PMOS管M13的漏极连接第十五PMOS管M15的源极，第十四PMOS管M14的漏极连接第十六PMOS管M16的源极；所述第十五PMOS管M15与第十六PMOS管M16的栅极相连并连接至第十五PMOS管M15的漏极和第十二PMOS管M12的漏极；所述第十六PMOS管M16的漏极连接第七NMOS管M27的漏极；
所述第七NMOS管M27与第八NMOS管M28的栅极相连并连接至第七NMOS管M27的漏极，其源极共同连接至GND，第八NMOS管M28的漏极通过电阻R2连接至基准电压VREF；第八NMOS管M28的漏极输出基准电压补偿信号VREFCOMP。
CN202222200700.8U 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的基准补偿电路 Active CN218162198U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222200700.8U CN218162198U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的基准补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222200700.8U CN218162198U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的基准补偿电路

Publications (1)

Publication Number Publication Date
CN218162198U true CN218162198U (zh) 2022-12-27

Family

ID=84553368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222200700.8U Active CN218162198U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的基准补偿电路

Country Status (1)

Country Link
CN (1) CN218162198U (zh)

Similar Documents

Publication Publication Date Title
CN107659151B (zh) 无需外部采样电阻的Buck负载电流检测电路及方法
US6605993B2 (en) Operational amplifier circuit
Roh High-performance error amplifier for fast transient DC-DC converters
CN107656124B (zh) 无需外部采样电阻的Boost负载电流检测电路及方法
CN110149049B (zh) 电压转换电路
CN111555590B (zh) 一种降压型dc/dc谷值电流采样电路
WO2016119658A1 (zh) 功率因数校正电路、乘法器及电压前馈电路
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
CN104076861A (zh) 改良型数模混合电路的带隙基准源
CN116317996B (zh) 一种误差放大器和电源转换装置
CN104076860A (zh) 数模混合电路的带隙基准源
CN116388567B (zh) 相位补偿电路、相位补偿装置及降压芯片
CN218162198U (zh) 应用于降压型dc-dc转换器的基准补偿电路
CN104090620A (zh) 高带宽的数模混合电路基准源
CN104076858A (zh) 改良型数模混合芯片
CN104090617A (zh) 改良型数模混合电路的低压差线性稳压源
CN116683737A (zh) 一种过零比较电路和开关电源
CN108768161B (zh) 一种内置补偿的固定导通时间电路
CN203950239U (zh) 数模混合电路的带隙基准源
CN115313806A (zh) 应用于降压型dc-dc转换器的基准补偿电路
JP2006262103A (ja) 電圧電流変換回路および誤差増幅回路
CN112803895B (zh) 一种基于开关电容的伪电阻矫正电路
CN114938129A (zh) 一种自适应高线性度的斜波补偿电路
CN203950240U (zh) 改良型数模混合电路的带隙基准源
CN203950237U (zh) 改良型数模混合芯片

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant