CN113839542B - 一种片内电流采样的峰值电流控制电路 - Google Patents

Abstract

本发明属于电源管理技术领域，具体涉及一种片内电流采样的峰值电流控制电路。本发明电路通过原边功率管漏端对原边电流进行采样并与和误差放大器输出相关的逐周期峰值电流限电流进行比较，得到的小信号差值先通过两级预放大，成为大信号差值，再通过比较器输出级快速识别前级误差并翻转，表示原边电流达到逐周期峰值电流限电流。本发明所提出的片内电流采样的峰值电流控制电路采用与原边功率管相同类型的器件与原边功率管进行匹配，减小了工艺和温度对峰值电流控制的误差，同时采用两级预放大以及高增益、高压摆率的输出级实现误差信号的快速比较，减小由比较器延时引起的峰值电流误差。

Description

一种片内电流采样的峰值电流控制电路

技术领域

本发明属于电源管理技术领域，具体涉及一种片内电流采样的峰值电流控制电路。

背景技术

在电力电子技术逐步提升的当下，物联网，工业电子，汽车电子，便携式设备等迅速发展，电子产品的功能变得更加多样化，体积也愈加微型化，这也对电源管理芯片提出了更高的要求。早期的线性电源不再满足市场所提出的更高效率和更小体积的需求，因此具有小体积，低功耗，高效率的开关电源成为了主流趋势。

反激变换器就是开关电源的经典拓扑之一。而原边反馈反激式变换器，采用辅助绕组或直接在原边进行输出电压信息采集，相较于传统的相较于传统的反激式变换器省去了光耦器件和TL431的使用，这有利于满足市场对小型化电源管理芯片的需求。

原边反馈反激式变换器的控制方式主要有电压模调制和峰值电流模调制两种。电压模调制具有简单的电路结构，采用恒定的开关频率通过改变占空比来对输出电压进行调节。然而这种方式在输入电压变化时，需要先等待输出跟随输入变化之后，反馈才能起到调节作用，对输入突变不敏感。因此目前原边反馈反激式变换器大都采用峰值电流模的进行调制，这种结构采用电流内环和电压外环的双环对系统进行控制。采用峰值电流模调制的原边反馈反激式变换器的原理如图1所示，它以电压环的误差放大器的输出信号VEA为控制量，以原边功率管上的峰值电流作为反馈量，通过电流环，使得原边峰值电流受VEA控制。由于引入了电流环到控制环路，当输入电压变化时，占空比会立即改变，而不是需要同电压模一样等待输出电压进行变化再做出相应。

因此对于峰值电流模调制的变换器来说，准确的峰值电流控制决定了高精度的输出电压。目前市场上的一些原边反馈反激式变换器常用与片外功率管串联的采样电阻对原边电流信息进行采样。然而对于小型化反激式变换器应用来说，外置的功率管和采样电阻不仅带来引脚较多的问题，还会产生额外的功耗。因此对于小型化的变换器，更加青睐片内采样的方案。

发明内容

本发明主要设计实现了一种片内电流采样的峰值电流控制电路，该电路通过原边功率管漏端对原边电流进行采样并与和误差放大器输出相关的逐周期峰值电流限电流进行比较，得到的小信号差值先通过两级预放大，成为大信号差值，再通过比较器输出级快速识别前级误差并翻转，表示原边电流达到逐周期峰值电流限电流。

为实现上述目的，本发明的技术方案为：

一种片内电流采样的峰值电流控制电路，用于检测原边反馈反激式变换器，所述原边反馈反激式变换器包括原边功率管MP、误差放大器、逐周期峰值电流限模块、导通模式控制模块、RS触发器和驱动器；误差放大器的反相输入为膝点电压，同相输入端为基准电压，输出端分别接导通模式控制模块的一个输入端和逐周期峰值电流限模块的输入端；导通模式控制模块的另一个输入端接膝点电压，导通模式控制模块的输出端接RS触发器的S输入端；RS触发器的Q输出端接驱动器的输入端，驱动器输出原边功率管MP的栅极驱动信号；其特征在于，还包括带有片内采样的逐周期电流比较电路，所述带有片内采样的逐周期电流比较电路包括第一高压LDMOS管、第二高压LDMOS管、第三高压LDMOS管、第四高压LDMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、第一反相器、第二反相器、和偏置电流源；

将逐周期峰值电流限模块的输出定义为ILIMIT，第二三极管的发射极和第四LDMOS管的漏极接ILIMIT，第四LDMOS管的栅极接高电源轨电压BIAS，第四LDMOS管的源极接功率地PGND；第二三极管的基极接第一三极管的基极，第二三极管的集电极接第九PMOS管的漏极和第二电阻的一端；第一三极管的集电极接第八PMOS管的漏极和第一电阻的一端，第一三极管的发射极接第三LDMOS管的漏极；第一电阻和第二电阻的另一端连接后，其连接点接第一三极管和第二三极管基极的连接点；第三LDMOS管的栅极接高电源轨电压BIAS，其源极接第一LDMOS管的漏极和第二LDMOS管的源极；第一LDMOS管的栅极接原边功率管MP栅极驱动信号的反向信号，其源极接模拟地AGND；第二LDMOS管的栅极接原边功率管MP栅极驱动信号，其漏极接原边功率管MP与原边连接的开关节点电压；

第九PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；第八PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；第七PMOS管的源极接高电源轨电压BIAS，其栅极和漏极互连，其漏极接偏置电流源输入端，偏置电流源输出端接模拟地AGND；

第一PMOS管的栅极接第八PMOS管的漏极，第一PMOS管的源极接第十PMOS管的漏极，第一PMOS管的漏极接第一NMOS管的漏极和第三电阻的一端；第二PMOS管的栅极接第九PMOS管的漏极，第二PMOS管的源极接第十PMOS管的漏极，第二PMOS管的漏极接第二NMOS管的漏极和第四电阻的一端；第一NMOS管的栅极接第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接模拟地AGND；第三电阻的另一端和第四电阻的另一端连接后，其连接点解第一NMOS管栅极与第二NMOS管栅极的连接点；第十PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；

第五PMOS管的源极接高电源轨电压BIAS，其栅极与漏极互连，其漏极接第五NMOS管的漏极；第五NMOS管的栅极接第三PMOS管的漏极，第五NMOS管的源极接模拟地AGND；

第十一PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极，第十一PMOS管的漏极接第三PMOS管的源极和第四PMOS管的源极；第三PMOS管的栅极接第一PMOS管的漏极，第三PMOS管的漏极接第三NMOS管的漏极；第三NMOS管的栅极和漏极互连，其源极接模拟地AGND；第四PMOS管的栅极接第二PMOS管的漏极，第四PMOS管的漏极接第四NMOS管的漏极；第四NMOS管的栅极和漏极互连，其源极接模拟地AGND；

第六PMOS管的源极接高电源轨电压BIAS，其栅极接第五PMOS管的漏极，第六PMOS管的漏极接第六NMOS管的漏极；第六NMOS管的栅极接第四PMOS管的漏极，第六NMOS管的源极接地AGND；第七NMOS管的漏极接第六PMOS管的漏极，第七NMOS管的栅极接原边功率管MP栅极驱动信号的反向信号，第七NMOS管的源极接模拟地AGND；

第一反相器的输入端接第六PMOS管的漏极，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端为片内采样的逐周期电流比较电路的输出端，接RS触发器的R输入端；

所述第一高压LDMOS管、第二高压LDMOS管、第三高压LDMOS管、第四高压LDMOS管与原边功率管MP为同种类型管子且尺寸相同。

本发明的有益效果为：本发明所提出的片内电流采样的峰值电流控制电路采用与原边功率管相同类型的器件与原边功率管进行匹配，减小了工艺和温度对峰值电流控制的误差，同时采用两级预放大以及高增益、高压摆率的输出级实现误差信号的快速比较，减小由比较器延时引起的峰值电流误差。

附图说明

图1原边反馈反激式变换器原理图。

图2原边电感电流的波形图。

图3本发明提出的片内电流采样的峰值电流控制电路图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

应用本发明提出的原边反激式变换器的原理图如图1所示。该变换器采用芯片内集成功率管的结构，逐周期电流限模块将误差放大器(EA)的输出电压V_EA转换成为逐周期峰值电流I_LIMIT，作为电流比较器的正向输入端。电流比较器的反向输入端为电流采样模块采样得到的原边电流。原边电感电流的波形如图2所示，在断续导通的模式下，原边电感电流在原边功率管导通的时间内以固定的斜率从0开始上升，其上升斜率可以表示为

其中，V_IN为输入电压，L_PRI为原边电感。当原边电感电流上升到逐周期峰值电流限I_LIMIT时，逐周期电流比较电路输出翻转，关断原边功率管，原边电流不再增长，从而实现了对原边峰值电流的控制。

为了实现对片内集成功率管变换器的原边电感电流进行控制，本发明提出了带有片内采样的逐周期电流比较电路如图3所示。该电路主要包含三个部分：误差信号输入，误差信号预放大，比较器输出。

下面对该电路进行具体阐述。首先是误差信号输入级，实现对误差信号的第一级预放大，该模块电路可以认为是一个共栅级的差动放大器，其中电流镜MP8与MP9比值为1:1；三极管Q1，Q2为输入管，相较于MOS管，三极管具有较大跨导的特性可以提升输入电流识别的灵敏性，且三极管的失调较MOS管更小，有利于提高比较的精确度；R1，R2阻值相等，作为共模反馈稳定A点和B点的共模电平；HMN1，HMN2，HMN3，HMN4为与原边功率管MP同种类型管子且尺寸相同，方便实现与原边功率管导通电阻的匹配，其中HMN3由(x-1)个管子串联而成，HMN4由x个管子串联而成。HMN1，HMN2受PWM逻辑控制，PWM逻辑为高时，原边功率管M_P开启，反之PWM逻辑为低时，原边功率管M_P关断。由于在M_P关断时，副边反激到原边的电压与输入电压叠加使得V_SW电位非常高，需要使HMN2的漏端接V_SW电位，利用HMN2高压管的漏扩展区耐高压。此外还需要注意的是，由于功率管M_P连接的参考地电位为功率地PGND，因此输入级的右侧HMN4连接的参考地电位也需要接功率地PGND，避免地弹对比较器的误触发，而其他的器件的参考地电位为模拟地AGND。

误差信号输入级左侧HMN2管漏端与原边功率管M_P漏端V_SW相接作为电路的一个输入端，右侧逐周期峰值电流作为另一个输入端。当原边导通时，即PWM信号为高时，HMN1管关断，HMN2管导通，此时，原边功率管M_P工作在线性区，具有线性区电阻特性。原边导通阶段中，误差信号输入端V_SW的电压值可以表示为

V_SW＝I_PRIR_ON,MP

其中，I_PRI为原边电感电流，R_ON,MP为原边功率管M_P的导通电阻。在原边功率管导通初期，V_SW较小，使得Q1集电极A点电压低于Q2集电极B点电压，而随着原边电流的不断增大，输入端V_SW电位抬升，使得A、B两点电压接近，此时比较器没有翻转，比较器输出COMP_OUT为低；当原边电流上升到设定的峰值电流时，比较器翻转，此时有

其中，I1，I2分别为流过Q1，Q2的偏置电流，I_{PRI_LIMIT}为原边峰值电流I_LIMIT为逐周期峰值电流限，R_ON,HMN2，R_ON,HMN3，R_ON,HMN4分别为HMN2，HMN3，HMN4的导通电阻。

由上式可以看出，原边峰值电流限的设置主要与高压管HMN4和主功率管M_P的导通电阻的比值相关。对于工作在线性区的功率管，其等效阻值可以表示为

导通电阻的阻值仅与栅极电压BIAS和宽长比有关，而HMN4和主功率管M_P的栅电压均为高电源轨电压BIAS，因此可以得到

上式的峰值电流仅与采样比常数k和I_LIMIT相关，避免了工艺和温度漂移带来的对峰值电流控制的影响，因此，原边峰值电流可以通过调节采样比k和逐周期电流限I_LIMIT进行精准设置。同时需要注意的是，当原边功率管的宽长比确定时，HMN4串联数目x越大，采样比k越大，因此同样峰值电流的情况下，I_LIMIT就会较小从而使得功耗较低，但是由于HMN4为高压管，较多的高压管会使得版图面积增大，因此需要在版图面积和功耗之间进行折中。

第二个模块是误差信号预放大级，其主要功能是将A点与B点的小信号差异放大，以实现输入信号的第二次预放大，具有小增益高带宽的特点。MP10为该模块偏置电流源；MP1和MP2为放大器的输入对管，其栅极分别于A点和B点相接，Body端与源端相接，采用无衬底偏置的连接方式，避免体效应的影响；MN1和MN2为有源负载，R3和R4阻值相等，作为共模反馈稳定C点和D点的共模电平。该部分电路的差模增益以及环路带宽为

A_2d＝g_m,MP1[r_O,MP1||(r_O,MN1||R₃)]

其中，g_m,MP1为MP1的跨导，r_O,MP1和r_O,MN1分别是MP1和MN1的导通电阻，C_ds,MN1，C_ds,MP1，C_db,MN1，C_db,MP1分别是MN1和MP1的源-漏电容和漏-衬底电容。

第三部分为比较器输出级，是一个由对称OTA型运放构成的双端输入，单端输出，具有高增益和高SR的比较器，用于提升比较精度以及大信号带宽。MP11为偏置电流源，电流镜MP5与MP6的比例为1:n，电流镜MN3与MN5的比例为1:1，电流镜NM4与MN6的比例为1:n。MP3和MP4为输入对管，其栅端分别接C点和D点，同样采用无衬底偏置的连接方式，降低阈值电压的变化。在比较器输出引入两个反相器对比较器输出电压进行整形。MN7为使能开关管，在PWM为低，即原边功率管关断时，MN7开启，COMP_OUT为低，避免原边功率管关断时，比较器的误动作对COMP_OUT产生影响。该部分的增益和环路带宽可以表示为

A_2d＝n×g_m,MP4×[r_O,MP6||r_O,MN6]

C₂≈C_ds,MN6+C_ds,MP6+C_db,MN6+C_db,MP6+C_db,MN7

其中，g_m,MP4为MP4的跨导，r_O,MP6和r_O,MN6分别是MP6和MN6的导通电阻，C_ds,MN6，C_ds,MP6，C_db,MN6，C_db,MP6分别是MN6和MP6的源-漏电容和漏-衬底电容，C_db,MN7为MN6的漏-衬底电容。

其转换速率可以表示为

其中，I4为比较器输出级的偏置电流源，C2为比较器输出级输出节点的寄生电容。该电路可以通过增大n或偏置电流I4获得较大的SR。

Claims (1)

1.一种片内电流采样的峰值电流控制电路，用于检测原边反馈反激式变换器，所述原边反馈反激式变换器包括原边功率管MP、误差放大器、逐周期峰值电流限模块、导通模式控制模块、RS触发器和驱动器；误差放大器的反相输入为膝点电压，同相输入端为基准电压，输出端分别接导通模式控制模块的一个输入端和逐周期峰值电流限模块的输入端；导通模式控制模块的另一个输入端接膝点电压，导通模式控制模块的输出端接RS触发器的S输入端；RS触发器的Q输出端接驱动器的输入端，驱动器输出原边功率管MP的栅极驱动信号；其特征在于，还包括带有片内采样的逐周期电流比较电路，所述带有片内采样的逐周期电流比较电路包括第一高压LDMOS管、第二高压LDMOS管、第三高压LDMOS管、第四高压LDMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、第一反相器、第二反相器、和偏置电流源；

将逐周期峰值电流限模块的输出定义为I_LIMIT，第二三极管的发射极和第四LDMOS管的漏极接I_LIMIT，第四LDMOS管的栅极接高电源轨电压BIAS，第四LDMOS管的源极接功率地PGND；第二三极管的基极接第一三极管的基极，第二三极管的集电极接第九PMOS管的漏极和第二电阻的一端；第一三极管的集电极接第八PMOS管的漏极和第一电阻的一端，第一三极管的发射极接第三LDMOS管的漏极；第一电阻和第二电阻的另一端连接后，其连接点接第一三极管和第二三极管基极的连接点；第三LDMOS管的栅极接高电源轨电压BIAS，其源极接第一LDMOS管的漏极和第二LDMOS管的源极；第一LDMOS管的栅极接原边功率管MP栅极驱动信号的反向信号，其源极接模拟地AGND；第二LDMOS管的栅极接原边功率管MP栅极驱动信号，其漏极接原边功率管MP与原边连接的开关节点电压；

第九PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；第八PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；第七PMOS管的源极接高电源轨电压BIAS，其栅极和漏极互连，其漏极接偏置电流源输入端，偏置电流源输出端接模拟地AGND；

第一PMOS管的栅极接第八PMOS管的漏极，第一PMOS管的源极接第十PMOS管的漏极，第一PMOS管的漏极接第一NMOS管的漏极和第三电阻的一端；第二PMOS管的栅极接第九PMOS管的漏极，第二PMOS管的源极接第十PMOS管的漏极，第二PMOS管的漏极接第二NMOS管的漏极和第四电阻的一端；第一NMOS管的栅极接第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接模拟地AGND；第三电阻的另一端和第四电阻的另一端连接后，其连接点解第一NMOS管栅极与第二NMOS管栅极的连接点；第十PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极；

第五PMOS管的源极接高电源轨电压BIAS，其栅极与漏极互连，其漏极接第五NMOS管的漏极；第五NMOS管的栅极接第三PMOS管的漏极，第五NMOS管的源极接模拟地AGND；

第十一PMOS管的源极接高电源轨电压BIAS，其栅极接第七PMOS管的漏极，第十一PMOS管的漏极接第三PMOS管的源极和第四PMOS管的源极；第三PMOS管的栅极接第一PMOS管的漏极，第三PMOS管的漏极接第三NMOS管的漏极；第三NMOS管的栅极和漏极互连，其源极接模拟地AGND；第四PMOS管的栅极接第二PMOS管的漏极，第四PMOS管的漏极接第四NMOS管的漏极；第四NMOS管的栅极和漏极互连，其源极接模拟地AGND；

第六PMOS管的源极接高电源轨电压BIAS，其栅极接第五PMOS管的漏极，第六PMOS管的漏极接第六NMOS管的漏极；第六NMOS管的栅极接第四PMOS管的漏极，第六NMOS管的源极接地AGND；第七NMOS管的漏极接第六PMOS管的漏极，第七NMOS管的栅极接原边功率管MP栅极驱动信号的反向信号，第七NMOS管的源极接模拟地AGND；

第一反相器的输入端接第六PMOS管的漏极，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端为片内采样的逐周期电流比较电路的输出端，接RS触发器的R输入端；

所述第一高压LDMOS管、第二高压LDMOS管、第三高压LDMOS管、第四高压LDMOS管与原边功率管MP为同种类型管子且尺寸相同。

Images