KR940015786A - 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 - Google Patents

낮은 공급 전압에서 동작가능한 아날로그 곱셈기 Download PDF

Info

Publication number
KR940015786A
KR940015786A KR1019930026678A KR930026678A KR940015786A KR 940015786 A KR940015786 A KR 940015786A KR 1019930026678 A KR1019930026678 A KR 1019930026678A KR 930026678 A KR930026678 A KR 930026678A KR 940015786 A KR940015786 A KR 940015786A
Authority
KR
South Korea
Prior art keywords
electrode connected
transistor
voltage
input terminal
output terminal
Prior art date
Application number
KR1019930026678A
Other languages
English (en)
Other versions
KR970005020B1 (ko
Inventor
가쯔지 기무라
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940015786A publication Critical patent/KR940015786A/ko
Application granted granted Critical
Publication of KR970005020B1 publication Critical patent/KR970005020B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/164—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using means for evaluating powers, e.g. quarter square multiplier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

곱셈기는 제1 내지 제4트랜지스터(Q1,Q2,Q3, 및 Q4) 및 전류원(I0)를 포함한다. 제1트랜지스터는 제1입력 단자(T1)에 접속된 베이스 전극 및 제1출력 단자(T5)에 접속된 콜렉터 전극을 갖는다. 제2트랜지스터는 제2입력단자(T2)에 접속된 베이스 전극 및 제2출력 단자(T6)에 접속된 콜렉터 전극을 갖는다. 제3트랜지스터는 제1입력 단자(T3)에 접속된 베이스 전극 및 제2출력 단자에 접속된 콜렉터 전극을 갖는다. 제4트랜지스터는 제4입력 단자(T4)에 접속된 베이스 전극 및 제1출력 단자에 접속된 콜렉터 전극을 갖는다. V1및 V2의 전압이 공급되면, 전압 공급 회로는 (1/2)V1, (-1/2)V1, {(1/2)V1-V2} 및 {(-1/2)V1-V2}의 전압을 생성하여 입력 단자에 공급한다.

Description

낮은 공급 전압에서 동작가능한 아날로그 곱셈기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 본 발명의 제1실시예에 따른 아날로그 곱셈기의 회로도, 제3도는 제2도에 도시된 아날로그 곱셈기의 동작을 설명하기 위한 그래프, 제4도는 본 발명의 제2실시예에 따른 아날로그 곱셈기의 회로도.

Claims (2)

  1. 제1입력 단자에 접속된 베이스 전극과 제1출력 단자에 접속된 콜렉터 전극을 갖는 제1트랜지스터 및 제2입력 단자에 접속된 베이스 전극과 제2출력 단자에 접속된 콜렉터 전극을 갖는 제2트랜지스터의 일차 트랜지스터쌍, 제3입력 단자에 접속된 베이스 전극과 상기 제2출력 단자에 접속된 콜렉터 전극을 갖는 제3트랜지스터 및 제4입력 단자에 접속된 베이스 전극과 상기 제1출력 단자에 접속된 콜렉터 전극을 갖는 제4트랜지스터의 이차 트랙지스터쌍 및 상기 제1 내지 상기 제4트랜지스터의 에미터 전극들에 접속된 전류원을 포함하는 것을 특징으로 하는 아날로그 곱셈기.
  2. 일차 출력 전류 및 이차 출력 전류를 생성하기 위해 V1의 일차 전압을 갖는 일차 입력 아날로그 신호 및 V2의 이차 전압을 갖는 이차 입력 아날로그 신호를 수신하기 위한 아날로그 곱셈기에 있어서, 제1입력 단자에 접속된 베이스 전극과 상기 일차 출력 전류가 공급되는 제1출력 단자에 접속된 콜렉터 전극을 갖는 제1트랜지스터 및 제2입력 단자에 접속된 베이스 전극과 상기 이차 출력 전류가 공급되는 제2출력 단자에 접속된 콜렉터 전극을 갖는 제2트랜지스터의 일차 트랜지스터쌍, 제3입력 단자에 접속된 베이스 전극과 상기 제2출력 단자에 접속된 콜렉터 전극을 갖는 제3트랜지스터 및 제4입력 단자에 접속된 베이스 전극과 상기 제1출력 단자에 접속된 콜렉터 전극을 갖는 제4트랜지스터의 이차 트랜지스터쌍, 상기 제1 내지 상기 제4트랜지스터의 에미터 전극들에 접속된 전류원 및 V1및 V2의 상기 일차 및 상기 이차 전압에 응답하여, 상기 제1 내지 상기 제4입력 단자에 각각 (1/2)V1, (-1/2)V1, {(1/2)V1-V2} 및 {(-1/2)V1-V2}의 제1 내지 제4전압을 공급하기 위해 (1/2)V1인 제1전압, (-1/2)V1인 제2전압, {(1/2)V1-V2}인 제3전압 및 {(-1/2)V1-V2}인 제4전압을 생성하도록 상기 제1 내지 제4입력단자에 접속된 전압 공급 회로를 포함하는 것을 특징으로 하는 아날로그 곱셈기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026678A 1992-12-08 1993-12-07 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 KR970005020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-328258 1992-12-08
JP4328258A JP3037004B2 (ja) 1992-12-08 1992-12-08 マルチプライヤ

Publications (2)

Publication Number Publication Date
KR940015786A true KR940015786A (ko) 1994-07-21
KR970005020B1 KR970005020B1 (ko) 1997-04-11

Family

ID=18208214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026678A KR970005020B1 (ko) 1992-12-08 1993-12-07 낮은 공급 전압에서 동작가능한 아날로그 곱셈기

Country Status (6)

Country Link
US (2) US5576653A (ko)
EP (1) EP0601543A1 (ko)
JP (1) JP3037004B2 (ko)
KR (1) KR970005020B1 (ko)
AU (1) AU670974B2 (ko)
CA (1) CA2110932C (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3037004B2 (ja) * 1992-12-08 2000-04-24 日本電気株式会社 マルチプライヤ
JPH06208635A (ja) * 1993-01-11 1994-07-26 Nec Corp マルチプライヤ
AU691554B2 (en) * 1994-03-09 1998-05-21 Nec Corporation Analog multiplier using multitail cell
GB2290896B (en) * 1994-06-13 1998-09-23 Nec Corp MOS four-quadrant multiplier
JP2555990B2 (ja) * 1994-08-03 1996-11-20 日本電気株式会社 マルチプライヤ
GB2295704B (en) * 1994-11-30 1998-12-16 Nec Corp Multiplier core circuit using quadritail cell
JPH09219630A (ja) * 1995-12-08 1997-08-19 Nec Corp 差動回路
US5650743A (en) * 1995-12-12 1997-07-22 National Semiconductor Corporation Common mode controlled signal multiplier
AU730555B2 (en) * 1996-04-12 2001-03-08 Nec Corporation Bipolar translinear four-quadrant analog multiplier
US5783954A (en) * 1996-08-12 1998-07-21 Motorola, Inc. Linear voltage-to-current converter
JP2900995B2 (ja) * 1996-08-19 1999-06-02 日本電気株式会社 電圧加算回路
JP2910695B2 (ja) * 1996-08-30 1999-06-23 日本電気株式会社 コスタスループ搬送波再生回路
US6208192B1 (en) * 1996-12-05 2001-03-27 National Science Council Four-quadrant multiplier for operation of MOSFET devices in saturation region
FI980005A (fi) 1998-01-02 1999-07-03 Nokia Mobile Phones Ltd Integroitu kertojapiiri
IT1316688B1 (it) * 2000-02-29 2003-04-24 St Microelectronics Srl Moltiplicatore analogico a bassa tensione di alimentazione
CN1607726A (zh) * 2003-09-15 2005-04-20 三星电子株式会社 电容倍增器
US6982588B1 (en) * 2004-06-16 2006-01-03 Texas Instruments Incorporated Inverse function method for semiconductor mixer linearity enhancement
IT201900016871A1 (it) * 2019-09-20 2021-03-20 St Microelectronics Srl Circuito elettronico per triplicare la frequenza, in particolare per applicazioni in radiofrequenza nell'intervallo delle onde millimetriche

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750957A (en) * 1980-09-12 1982-03-25 Nisshin Flour Milling Co Ltd Purification of pantethine
US4546275A (en) * 1983-06-02 1985-10-08 Georgia Tech Research Institute Quarter-square analog four-quadrant multiplier using MOS integrated circuit technology
US4990803A (en) * 1989-03-27 1991-02-05 Analog Devices, Inc. Logarithmic amplifier
JP2797470B2 (ja) * 1989-06-29 1998-09-17 日本電気株式会社 アナログ乗算器
US5057716A (en) * 1989-07-21 1991-10-15 Kueng Martin Linearly compensated slope multiplier
JP2556173B2 (ja) * 1990-05-31 1996-11-20 日本電気株式会社 マルチプライヤ
US5319267A (en) * 1991-01-24 1994-06-07 Nec Corporation Frequency doubling and mixing circuit
DE69209873T2 (de) * 1991-03-01 1996-10-17 Toshiba Kawasaki Kk Multiplizierschaltung
AU649792B2 (en) * 1991-03-13 1994-06-02 Nec Corporation Multiplier and squaring circuit to be used for the same
JP2661394B2 (ja) * 1991-04-08 1997-10-08 日本電気株式会社 掛算回路
US5157350A (en) * 1991-10-31 1992-10-20 Harvey Rubens Analog multipliers
JP3159331B2 (ja) * 1992-03-31 2001-04-23 ソニー株式会社 信号入力判定装置及び比較回路
JP3037004B2 (ja) * 1992-12-08 2000-04-24 日本電気株式会社 マルチプライヤ
CA2111945C (en) * 1992-12-21 1997-12-09 Katsuji Kimura Analog multiplier using an octotail cell or a quadritail cell
US5331289A (en) * 1993-02-08 1994-07-19 Tektronix, Inc. Translinear fT multiplier
GB2284116B (en) * 1993-10-27 1998-10-07 Nec Corp Frequency multiplier and mixing circuit
GB2284117B (en) * 1993-11-10 1998-06-24 Nec Corp Operational transconductance amplifier and Bi-Mos multiplier
US5578965A (en) * 1994-06-13 1996-11-26 Nec Corporation Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors

Also Published As

Publication number Publication date
US5576653A (en) 1996-11-19
JPH06176178A (ja) 1994-06-24
JP3037004B2 (ja) 2000-04-24
US5886560A (en) 1999-03-23
AU5223093A (en) 1994-06-23
CA2110932A1 (en) 1994-06-09
EP0601543A1 (en) 1994-06-15
CA2110932C (en) 1998-06-30
AU670974B2 (en) 1996-08-08
KR970005020B1 (ko) 1997-04-11

Similar Documents

Publication Publication Date Title
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
KR910002115A (ko) 이장 발진기
KR890004481A (ko) 주파수 안정화 수단을 구비한 발진기
KR890001293A (ko) 출력 회로
KR920019086A (ko) 선정된 온도 계수를 가진 기준 전류를 공급하는 기준 회로
KR890001274A (ko) 전류미러회로
KR910007240A (ko) 전류 미러 회로
KR920003670A (ko) D/a 변환기
KR880011996A (ko) 차동증폭기
KR950004710A (ko) 전압-전류 변환기
KR910007388A (ko) 제어회로
KR950034156A (ko) 온도 검출 회로
KR900001117A (ko) 자동 이득 제어회로
KR970072454A (ko) 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로
KR850008253A (ko) 차동 증폭기
KR890004487A (ko) 출력회로
KR910021007A (ko) 증폭기
KR970019090A (ko) 전압 제어 발진기(Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation)
KR920003629A (ko) 바이어스 전압발생회로 및 연산증폭기
KR920017375A (ko) 디지틀 제어 캐소우드 클램프 회로
KR900015449A (ko) 리액턴스 제어회로
KR970077970A (ko) 차동 증폭기
KR910021022A (ko) 히스테리시스회로
KR980006805A (ko) 증폭회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020403

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee