WO2015174119A1 - 歪補償装置の製造方法 - Google Patents

歪補償装置の製造方法 Download PDF

Info

Publication number
WO2015174119A1
WO2015174119A1 PCT/JP2015/055528 JP2015055528W WO2015174119A1 WO 2015174119 A1 WO2015174119 A1 WO 2015174119A1 JP 2015055528 W JP2015055528 W JP 2015055528W WO 2015174119 A1 WO2015174119 A1 WO 2015174119A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
component
asymmetric
pulse train
band
Prior art date
Application number
PCT/JP2015/055528
Other languages
English (en)
French (fr)
Inventor
前畠　貴
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US15/307,489 priority Critical patent/US9887704B2/en
Publication of WO2015174119A1 publication Critical patent/WO2015174119A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators

Definitions

  • the present invention relates to a method for manufacturing a distortion compensation apparatus, and in particular, to manufacture a distortion compensation apparatus that performs distortion compensation on a signal conversion apparatus that converts an input signal into a 1-bit pulse train that represents an analog signal and outputs the signal. Regarding the method.
  • the ⁇ modulation is a type of oversampling modulation.
  • the ⁇ modulator includes a loop filter and a quantizer.
  • the quantizer can output a 1-bit pulse train as a quantized signal.
  • the 1-bit pulse train output from the ⁇ modulator simply passes through the analog filter and becomes the original analog waveform.
  • the 1-bit pulse train output from the ⁇ modulator is a digital signal, but represents an analog waveform, and has both a digital signal property and an analog signal property.
  • the present inventor has found that the asymmetry of the rising waveform and the falling waveform of the pulse in the 1-bit pulse train that also has properties as an analog signal is a cause of signal characteristic deterioration as an analog signal (see Patent Document 1). . That is, if the distortion component (asymmetric component) that causes asymmetry between the rising waveform and falling waveform of the pulse included in the waveform of the 1-bit pulse train is suppressed, signal characteristic deterioration as an analog signal expressed by the 1-bit pulse train is suppressed. be able to.
  • the eye pattern is obtained by observing the 1-bit pulse train using a sampling oscilloscope.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for manufacturing a distortion compensation apparatus that can effectively suppress signal characteristic deterioration as an analog signal expressed by a 1-bit pulse train. To do.
  • the present embodiment is a method of manufacturing a distortion compensation device that performs distortion compensation of a signal conversion device that converts an input signal into a 1-bit pulse train.
  • the 1-bit pulse train has a pulse rise waveform that is ideal for a pulse rise waveform. It has the first distortion component, and the falling waveform of the pulse has the second distortion component with respect to the ideal falling waveform of the pulse, and is obtained from the 1-bit pulse train output from the signal converter.
  • an asymmetric component that makes the first distortion component and the second distortion component of the 1-bit pulse train asymmetric with respect to a time axis based on an output signal and the input signal;
  • a storage step of storing the asymmetric component acquired in the acquisition step in the distortion compensation device that performs distortion compensation based on the asymmetric component, and the input signal is modulated
  • the signal is converted into a 1-bit pulse train by the signal converter, and the acquisition step acquires the difference between the output baseband signal obtained by demodulating the output signal and the input baseband signal that is the input signal before modulation as the asymmetric component.
  • a distortion compensation apparatus of the present invention According to the method for manufacturing a distortion compensation apparatus of the present invention, it is possible to obtain a distortion compensation apparatus that can effectively suppress signal characteristic deterioration.
  • FIG. 1 It is a block diagram of a system that outputs an RF signal expressed by a 1-bit pulse train. It is a figure which shows an example of the pulse waveform (symmetric waveform) of the 1 bit pulse train which a delta-sigma modulator outputs, (a) has shown the eye pattern, (b) is this pulse waveform Sout (t). A time axis waveform is shown. (C) shows an ideal pulse waveform S Ideal (t) with respect to a symmetric waveform, and (d) shows a symmetry between a rising waveform f rise (t) and a falling waveform f fall (t) in the symmetric waveform.
  • the component f sym (t) is shown, and (e) shows the asymmetric component f Asym (t) in the rising waveform f rise (t) and the falling waveform f fall (t) in the symmetric waveform.
  • (C) shows an ideal waveform S Ideal (t) for a symmetric waveform, and (d) shows a rising waveform f rise (t) and a falling waveform f fall (t) in an asymmetric waveform.
  • FIG. 1 Shows the symmetric component f sym (t), and (e) shows the asymmetric component f Asym (t) in the rising waveform f rise (t) and the falling waveform f fall (t) in the asymmetric waveform.
  • A is a figure which shows an example of the frequency spectrum of 1 bit pulse train which the digital signal processing part 2 outputs
  • (b) is the aspect at the time of performing the acquisition process of an asymmetric component
  • adjusting the center frequency of 1st BPF3 is a figure which shows the acquired asymmetric component. It is a block diagram which shows the structure in the asymmetric component acquisition mode of the system which concerns on other embodiment.
  • the eye pattern that should originally be observed as a linear waveform is observed in a band shape due to noise components, and the actual eye pattern waveform can be accurately identified.
  • the asymmetric component could not be extracted with high accuracy.
  • noise included in the process of observing the eye pattern made it difficult to accurately extract the asymmetric component.
  • This embodiment is a method of manufacturing a distortion compensation device that performs distortion compensation of a signal conversion device that converts an input signal into a 1-bit pulse train, and the 1-bit pulse train has a pulse rise waveform with an ideal pulse rise waveform.
  • the 1-bit pulse train output from the signal converter has the first distortion component with respect to the waveform, and the falling waveform of the pulse has the second distortion component with respect to the ideal falling waveform of the pulse.
  • the acquisition step acquires the difference between the output baseband signal obtained by demodulating the output signal and the input baseband signal that is the input signal before modulation as the asymmetric component.
  • the difference between the output baseband signal obtained by demodulating the output signal and the input baseband signal before modulating the input signal is obtained as an asymmetric component.
  • the asymmetric component can be acquired with high accuracy.
  • the distortion compensator can perform distortion compensation with high accuracy. As a result, it is possible to obtain a distortion compensation device that can effectively suppress signal characteristic deterioration as an analog signal expressed by a 1-bit pulse train.
  • the obtaining step may include a part of the predetermined bandwidth from the predetermined bandwidth including the signal band including the signal component of the input signal in the band of the 1-bit pulse train.
  • the asymmetric component is obtained from the entire predetermined bandwidth.
  • the asymmetric component included outside the partial band may be estimated. In this case, since the asymmetric component outside a part of the band is estimated from the asymmetric component included in the part of the band, a broadband asymmetric component can be easily obtained.
  • the estimation of the asymmetric component included outside the part of the band is performed by using the asymmetric component included in the part of the band and the signal component included in the part of the band.
  • a region convolution process may be used, whereby a broadband asymmetric component can be acquired.
  • FIG. 1 is a block diagram of a system that outputs an RF (Radio Frequency) signal expressed by a 1-bit pulse train.
  • a system 1 includes a digital signal processing unit 2 and a first bandpass filter (first BPF) 3 that is an analog bandpass filter.
  • first BPF first bandpass filter
  • the digital signal processing unit 2 outputs a signal composed of a 1-bit pulse train representing an RF signal to be output, which is a signal of a predetermined radio frequency.
  • the RF signal is a signal to be radiated to the space as a radio wave, for example, an RF signal for mobile communication and an RF signal for broadcasting services such as television / radio.
  • the 1-bit pulse train output from the digital signal processing unit 2 is given to the first BPF 3.
  • the first BPF 3 outputs the given 1-bit pulse train as an analog signal (output signal).
  • the 1-bit pulse train includes a noise component in a band other than the frequency band of the RF signal in addition to a signal component existing in the frequency band of the RF signal.
  • the pass bandwidth of the first BPF 3 is set so as to include the frequency band of the RF signal
  • the first BPF 3 allows the RF signal to pass and blocks the noise component. Therefore, in this case, the first BPF 3 to which the 1-bit pulse train is given outputs an analog RF signal.
  • the digital signal processing unit 2 can substantially generate an RF signal by generating a 1-bit pulse train by digital signal processing.
  • the first BPF 3 to which the 1-bit pulse train is given outputs a noise component as an analog signal.
  • the digital signal processing unit 2 includes a baseband unit 4 that outputs a baseband signal (IQ signal), a processing unit 5 that performs necessary processing on the baseband signal, and a ⁇ modulator (DSM) 6. Yes.
  • IQ signal baseband signal
  • DSM ⁇ modulator
  • the baseband unit 4 outputs IQ signals (I signal and Q signal, respectively) as digital data and supplies the digital data to the processing unit 5.
  • the processing unit 5 performs processing such as digital quadrature modulation on the IQ signal supplied from the baseband unit 4 and outputs an RF signal (digital RF signal) in a digital signal format.
  • the processing unit 5 provides the digital RF signal to the DSM 6. That is, the IQ signal is orthogonally modulated to the digital RF signal and then given to the DSM 6.
  • the IQ signal and the digital RF signal obtained by orthogonally modulating the IQ signal constitute an input signal given to the DSM 6.
  • the DSM 6 constitutes a band-pass type ⁇ modulator, performs ⁇ modulation on the digital RF signal given from the processing unit 5, and outputs a 1-bit quantized signal (1-bit pulse train).
  • the 1-bit pulse train output from the DSM 6 is a digital signal, but represents an analog RF signal. That is, the DSM 6 constitutes a signal conversion device that converts a digital RF signal as an input signal into a 1-bit pulse train and outputs it.
  • the DSM 6 gives a 1-bit quantized signal (1-bit pulse train) to the first BPF 3. As a result, the 1-bit pulse train passes through the first BPF 3 and becomes an analog signal (output signal).
  • the system 1 of this embodiment includes a distortion compensation unit 10 that performs distortion compensation on the output of the DSM 6 and a control unit 7 that controls the distortion compensation unit 10.
  • the distortion compensation unit 10 has a function of suppressing an asymmetric component that is a distortion component included in a waveform constituting a 1-bit pulse train.
  • the control unit 7 controls the distortion compensation unit 10 to perform distortion compensation on a normal mode for causing the distortion compensation unit 10 to perform distortion compensation of the 1-bit pulse train, or an asymmetric component (described later) used for distortion compensation. It has a function of selecting and switching one of the operation modes of the asymmetric component acquisition mode to be acquired by the unit 10.
  • the control unit 7 can control each part of the distortion compensation unit 10 and other digital signal processing unit 2 in order to execute the above mode, and can control the center frequency of the first BPF 3.
  • the distortion compensation unit 10 and the control unit 7 will be described in detail later.
  • FIG. 2 is a diagram showing an example of a pulse waveform of a 1-bit pulse train output from the DSM 6, FIG. 2A shows the eye pattern, and FIG. 2B shows the pulse waveform S out (t ) Shows the time axis waveform.
  • the pulse waveform shown in FIG. 2 is line symmetric with respect to the time axis as indicated by the eye pattern and the time axis waveform.
  • such a pulse waveform that is line-symmetric with respect to the time axis is also referred to as a symmetrical waveform.
  • a pulse waveform that is asymmetric with respect to the time axis is also referred to as an asymmetric waveform. It is assumed that the time axis is in the middle (0) between the low level ( ⁇ 1) and the high level (+1) of the pulse (the same applies hereinafter).
  • FIG. 2C shows an ideal pulse waveform S Ideal (t) for a symmetrical waveform.
  • the ideal pulse waveform is a waveform when a complete rectangular wave is formed.
  • An ideal pulse rising waveform refers to a waveform that is substantially the same as the rising waveform when a complete rectangular wave is formed.
  • An ideal pulse falling waveform refers to a waveform that is substantially the same as the falling waveform that forms a complete rectangular wave.
  • f rise (t) f Asym (t) + f Sym (t) (1)
  • f fall (t) f Asym (t) ⁇ f Sym (t) (2)
  • the asymmetric component f Asym (t) can be expressed by the following formula (3) from the above formulas (1) and (2).
  • the rising waveform f rise (t) and the falling waveform f fall (t) are axisymmetric with respect to the time axis. That is, when a pulse waveform that satisfies Equation (4) is represented by an eye pattern, the eye pattern is line symmetric with respect to the time axis.
  • FIG. 2D shows a symmetric component f sym (t) in the rising waveform f rise (t) and the falling waveform f fall (t) in the symmetric waveform
  • FIG. 2E shows the rising waveform f in the symmetric waveform.
  • Rise (t) and the asymmetric component f Asym (t) in the falling waveform f fall (t) are shown.
  • the symmetrical waveform is distorted with respect to the ideal waveform S Ideal (t), and the rising waveform f rise (t) of the pulse and the falling waveform f fall (t) of the pulse.
  • S Ideal Ideal
  • Each has a distortion component.
  • the distortion component includes the symmetric component f sym (t) (see FIG. 2D ), but does not include the asymmetric component f Asym (t) (FIG. 2E ). reference).
  • the rising waveform f rise (t) and the falling waveform f fall (t) are overlapped with the rising start time and the falling start time matched on the time axis like an eye pattern
  • the rising waveform f rise (t) and the falling waveform f fall (t) have the same transition time (rise time, fall time)
  • they are symmetrical with respect to the time axis.
  • the distortion component (first distortion component) in the rising waveform f rise (t) and the distortion component (second distortion component) in the falling waveform f fall (t) are axisymmetric with respect to the time axis.
  • the asymmetric component f Asym (t) is zero.
  • FIG. 3 shows a pulse waveform (asymmetric waveform) that does not satisfy Equation (4).
  • FIG. 3A shows an eye pattern of the asymmetric waveform S out (t). This eye pattern is asymmetric with respect to the time axis.
  • the asymmetric waveform shown in FIG. 3 is a waveform in which the pulse fall time is longer than the pulse rise time.
  • FIG. 3B shows a time axis waveform of the asymmetric waveform S out (t)
  • FIG. 3C shows an ideal waveform S Ideal (t) for the symmetric waveform
  • FIG. 3E shows the symmetric component f sym (t) in the rising waveform f rise (t) and the falling waveform f fall (t) in the asymmetric waveform
  • FIG. 3E shows the rising waveform f rise (t) and the rising in the asymmetric waveform.
  • the asymmetric component f Asym (t) in the falling waveform f fall (t) is shown.
  • the asymmetric waveform is also distorted with respect to the ideal waveform S Ideal (t), and is distorted into a pulse rising waveform f rise (t) and a pulse falling waveform f fall (t), respectively.
  • the distortion component has an asymmetric component f Asym (t) together with a symmetric component f sym (t) (see FIG. 3D and FIG. 3E).
  • the asymmetric component f Asym (t) includes the distortion component (first distortion component) in the rising waveform f rise (t) included in the 1-bit pulse train and the distortion component (second) in the falling waveform f fall (t). Is a component that makes the distortion component asymmetric with respect to the time axis.
  • the asymmetric component f Asym (t) included in the pulse waveform of the 1-bit pulse train is suppressed by the compensation signal supplied from the distortion compensation unit 10.
  • the distortion compensation unit 10 of the present embodiment has a function of suppressing the asymmetric component f Asym (t), which is a distortion component included in the waveform of the 1-bit pulse train output from the DSM 6 as described above. ing.
  • the distortion compensation unit 10 suppresses the asymmetric component f Asym (t), which is a distortion component included in the waveform of the 1-bit pulse train, so that the pulse waveform of the 1-bit pulse train is symmetric with respect to the time axis. It is configured so as to perform distortion compensation.
  • the distortion compensation unit 10 includes a compensation signal supply unit 11 and a storage unit 12.
  • the compensation signal supply unit 11 has a function of outputting a compensation signal (compensation component) used for compensation of an asymmetric component included in the 1-bit pulse train output from the digital signal processing unit 2 (DSM 6).
  • the compensation signal supply unit 11 is given a 1-bit pulse train output from the DSM 6.
  • the storage unit 12 stores asymmetric component data indicating the asymmetric component acquired in the above-described asymmetric component acquisition mode.
  • the compensation signal supply unit 11 outputs a compensation signal based on the asymmetric component data stored in the storage unit 12 and the 1-bit pulse train provided from the DSM 6. More specifically, when a 1-bit pulse train is given from the DSM 6, the compensation signal supply unit 11 outputs an asymmetric component as a compensation signal in accordance with the rising or falling timing of the waveform of the 1-bit pulse train.
  • the compensation signal which is an asymmetric component is given to the 1-bit pulse train through the inverting amplifier 13, thereby canceling the asymmetric component included in the 1-bit pulse train and suppressing the asymmetric component.
  • the compensation signal supply unit 11 supplies the compensation signal to the adder 14 via the inverting amplifier 13 provided between the compensation signal supply unit 11 and the adder 14.
  • the asymmetric component is suppressed by adding the compensation signal, and the asymmetric component which is distortion is compensated. Thereafter, the 1-bit pulse train to which the compensation signal is given passes through the first BPF 3 and is output as an analog signal.
  • the asymmetric component acquired for obtaining the compensation signal is acquired by the compensation signal supply unit 11 when the control unit 7 selects the asymmetric component acquisition mode.
  • the control unit 7 selects either the normal mode for causing the distortion compensation unit 10 to perform distortion compensation for a 1-bit pulse train, or the operation mode for obtaining the asymmetric component by the compensation signal supply unit 11. To decide.
  • the control unit 7 causes the compensation signal supply unit 11 to acquire the 1-bit pulse train output from the DSM 6, and based on the asymmetric component data stored in the storage unit 12 and the 1-bit pulse train from the DSM 6.
  • the compensation signal is output to the compensation signal supply unit 11.
  • the compensation signal supply unit 11 gives the compensation signal to the adder 14 and adds it to the 1-bit pulse train output from the DSM 6. As a result, the asymmetric component of the 1-bit pulse train output from the DSM 6 is suppressed and the asymmetric component is compensated.
  • the control unit 7 causes the baseband unit 4, the processing unit 5, and the DSM 6 to output a test signal set in advance for acquiring the asymmetric component.
  • the DSM 6 outputs a 1-bit pulse train based on the test signal.
  • the control unit 7 stops the calculation and output of the compensation signal by the compensation signal supply unit 11.
  • the 1-bit pulse train based on the test signal output from the DSM 6 becomes an analog signal whose band is limited by passing through the first BPF 3. Therefore, the system 1 outputs an analog signal as an output signal.
  • control unit 7 outputs an analog signal to the system 1 and then demodulates the analog signal output from the system 1 (output baseband signal) and an IQ signal (input baseband) from the baseband unit 4.
  • Signal is acquired by the compensation signal supply unit 11 (acquisition step). That is, the control unit 7 demodulates an analog signal, which is an output signal obtained by band-limiting the 1-bit pulse train output from the DSM 6, and an IQ signal before quadrature modulation of the digital RF signal supplied to the DSM 6.
  • the compensation signal supply unit 11 acquires the difference between
  • the system 1 includes an analog / digital converter (ADC) 20 to which an analog signal output from the system 1 is given, an orthogonal demodulator 21, an adder 22, and an orthogonal modulator 23.
  • the ADC 20 converts an analog signal output from the system 1 into a digital signal and supplies the digital signal to the quadrature demodulation unit 21.
  • the quadrature demodulator 21 outputs a demodulated signal (output baseband signal) obtained by quadrature demodulation of the digital signal given from the ADC 20.
  • the orthogonal demodulator 21 provides the demodulated signal to the adder 22.
  • the adder 22 is provided with an IQ signal (input baseband signal) that is a signal before quadrature modulation of the digital RF signal provided to the DSM 6.
  • the adder 22 calculates a difference between the demodulated signal and the IQ signal. The difference obtained by the adder 22 is given to the quadrature modulation unit 23.
  • the quadrature modulation unit 23 performs quadrature modulation on the difference between the demodulated signal and the IQ signal and supplies the result to the compensation signal supply unit 11. Thereby, the control unit 7 supplies a compensation signal for the difference between the demodulated signal obtained by quadrature demodulating the analog output signal obtained from the 1-bit pulse train output from the DSM 6 and the IQ signal before the quadrature modulation of the digital RF signal supplied to the DSM 6. Can be acquired by the unit 11.
  • the difference between the demodulated signal (output baseband signal) and the IQ signal (input baseband signal) can be considered as an asymmetric component. If the demodulated signal matches the IQ signal, the system 1 outputs the RF signal without deteriorating the signal characteristics. That is, the difference between the demodulated signal and the IQ signal is a component that deteriorates the signal characteristics of the RF signal, and can be considered as an asymmetric component. Therefore, the compensation signal supply unit 11 of the present embodiment acquires the difference between the demodulated signal and the IQ signal as an asymmetric component.
  • control unit 7 causes the compensation signal supply unit 11 to execute an asymmetric component acquisition process.
  • control unit 7 can adjust the center frequency f 0 of the first BPF 3, and acquires an asymmetric component from a predetermined bandwidth within the band of the 1-bit pulse train by adjusting the center frequency f 0 of the first BPF 3. .
  • FIG. 4A is a diagram illustrating an example of a frequency spectrum of a 1-bit pulse train output from the digital signal processing unit 2.
  • fs is the sampling frequency of the DSM 6, and a notch portion where the component intensity is zero occurs at the sampling frequency fs.
  • the 1-bit pulse train includes a noise component in a band (noise band) other than the frequency band of the RF signal in addition to the signal component existing in the frequency band of the RF signal.
  • the 1-bit pulse train includes an asymmetric component in the band.
  • the signal component of the RF signal obtained by modulating the input signal is included in the frequency band from 0 to the notch.
  • the control unit 7 sets the band from the frequency 0 to the notch part as a predetermined bandwidth including the signal band including the signal component of the input signal in the band of the 1-bit pulse train, and the frequency from 0 to the notch part.
  • An asymmetric component is acquired from the predetermined band.
  • the pass band of the first BPF 3 is set to about 3 to 5 times the frequency bandwidth of the RF signal. Therefore, if the frequency bandwidth of the RF signal is 10 MHz, the pass bandwidth of the first BPF 3 is set to about 30 to 50 MHz.
  • the sampling frequency fs of the DSM 6 is 1 GHz
  • the first BPF 3 can acquire a part of the band components within the predetermined bandwidth, and the compensation signal supply unit 11 can obtain each pass band of the first BPF 3.
  • an asymmetric component acquisition process can be executed.
  • the control unit 7 causes the compensation signal supply unit 11 to execute an asymmetric component acquisition process for each passband of the first BPF 3 while adjusting the center frequency of the first BPF 3.
  • FIG. 4B is a diagram illustrating an aspect when executing an asymmetric component acquisition process while adjusting the center frequency of the first BPF 3.
  • the control unit 7 adjusts the center frequency f 0 of the first BPF 3 to f 0,1 , f 0,2 , f 0,3 to sequentially move the pass band of the first BPF 3 , Each time it is moved, an asymmetric component included in the pass band is acquired.
  • the control unit 7 acquires the asymmetric component from the entire predetermined bandwidth by repeatedly adjusting the passband of the first BPF 3 and acquiring the asymmetric component.
  • the movement amount of the passband of the first BPF 3 is set so as to be appropriately overlapped before and after movement. As a result, the asymmetric component can be acquired without missing before and after moving the passband.
  • the compensation signal supply unit 11 uses the acquired asymmetric component for each pass band of the first BPF 3 as shown in FIG. An asymmetric component over the entire predetermined bandwidth can be acquired.
  • control unit 7 causes the compensation signal supply unit 11 to store the asymmetric component acquired by the compensation signal supply unit 11 in the storage unit 12 as asymmetric component data.
  • control unit 7 finishes the process related to the asymmetric component acquisition mode and shifts to the normal mode.
  • control unit 7 determines to select the asymmetric component acquisition mode during the test operation before actually using the system 1. Therefore, when using the system 1, the control unit 7 selects the normal mode while the asymmetric component data is stored in the storage unit 12, and causes the distortion compensation unit 10 to perform distortion compensation.
  • an asymmetric component of a 1-bit pulse train is acquired based on an analog signal that is an output signal obtained from a 1-bit pulse train output from the DSM 6 and an IQ signal that is an input signal input to the DSM 6 ( Acquiring step), storing the asymmetric component data indicating the acquired asymmetric component in the distortion compensator 10 (distortion compensation device) that performs distortion compensation based on the asymmetric component (storage step).
  • the distortion compensation unit 10 can execute distortion compensation.
  • the compensation signal supply unit 11 of the distortion compensation unit 10 obtains an asymmetric component by demodulating a demodulated signal (output baseband signal) obtained by orthogonally demodulating an analog signal as an output signal, and an IQ signal (input baseband signal) before orthogonal modulation. ) As an asymmetric component. Thereby, an asymmetric component can be acquired with high accuracy. Furthermore, since the asymmetric component acquired with high accuracy is stored in the storage unit 12, the distortion compensation unit 10 can perform distortion compensation with high accuracy. As a result, it is possible to obtain the distortion compensator 10 that can effectively suppress signal characteristic deterioration as an analog signal expressed by a 1-bit pulse train.
  • control unit 7 illustrated the case of selecting the asymmetric component acquisition mode during the test operation before actually using the system 1, but the control unit 7 actually uses the system 1.
  • it may be determined to select the asymmetric component acquisition mode from the normal mode, and a new asymmetric component is acquired to update the asymmetric component data.
  • the distortion compensation is performed by updating the asymmetric component data stored in the storage unit 12 again according to the change. Accuracy can be maintained.
  • the distortion compensation unit 10 includes the compensation signal supply unit 11 and the storage unit 12
  • the distortion compensation unit 10 includes the compensation signal supply unit 11 and the storage unit.
  • the control unit 7, the ADC 20, the quadrature demodulation unit 21, the adder 22, and the quadrature modulation unit 23 may be provided.
  • FIG. 5 is a block diagram showing a configuration in the asymmetric component acquisition mode of the system 1 according to another embodiment.
  • an asymmetric component included in the part of the band is acquired, and the acquired part of the band is obtained.
  • the asymmetric component included outside the partial band is estimated and acquired.
  • the second BPF 30 is provided between the DSM 6 and the compensation signal supply unit 11.
  • the pass band of the second BPF 30 is set in the same manner as the first BPF 3.
  • the first BPF 3 and the second BPF 30 are set so that the pass band includes the frequency band of the RF signal (the band including the signal component).
  • control unit 7 outputs a test signal set in advance to each unit and causes the DSM 6 to output a 1-bit pulse train.
  • the compensation signal supply unit 11 acquires an asymmetric component included in the passband of the first BPF 3 from the difference between the demodulated signal obtained by orthogonally demodulating the analog signal after the 1-bit pulse train has passed through the first BPF 3 and the IQ signal. Further, the compensation signal supply unit 11 acquires a signal component after the 1-bit pulse train has passed through the second BPF 30.
  • the compensation signal supply unit 11 includes an asymmetric component included in a part of the band of the 1-bit pulse train (pass band of the first BPF 3) and a part of the band of the 1-bit pulse train ( Signal components included in the passband of the second BPF 30).
  • the pass band of the first BPF 3 and the pass band of the second BPF 30 are set in the same manner, and the pass bands of the first BPF 3 and the second BPF 30 are also referred to as a predetermined pass band hereinafter.
  • the asymmetric component and the signal component acquired by the compensation signal supply unit 11 are components included in the predetermined pass band.
  • the compensation signal supply unit 11 estimates the asymmetric component included outside the predetermined pass band based on the asymmetric component included in the predetermined pass band and the signal component included in the predetermined pass band.
  • FIG. 6 is a diagram showing the input / output relationship of signals when the compensation signal supply unit 11 executes distortion compensation in the normal mode.
  • the compensation signal supply unit 11 when a 1-bit pulse train is given as an input, the compensation signal supply unit 11 outputs an asymmetric component that is a compensation signal as an output.
  • the characteristic value of the compensation signal supply unit 11 as a filter can be obtained based on the input and the output.
  • a signal component included in the predetermined pass band acquired by the compensation signal supply unit 11 is input, and an asymmetric component included in the predetermined pass band is output, and a characteristic value as a filter of the compensation signal supply unit 11 is obtained. Then, since the signal component included in the predetermined pass band and the asymmetric component included in the predetermined pass band are narrow band signals, characteristic values outside the predetermined pass band cannot be estimated by frequency domain processing. Therefore, the compensation signal supply unit 11 estimates an asymmetric component outside the predetermined passband from the asymmetric component of the predetermined passband using a time domain convolution process.
  • subjected to each element of the output Y and the input X represents the number which shows the order of the signal data which comprises the signal component arranged in a discrete manner.
  • Equation (5) m and n are natural numbers, and m is the length of the impulse response.
  • the compensation signal supply unit 11 obtains a square sum ⁇ of the residual between the left side and the right side of the above equation (5), and an impulse response H that minimizes the square sum ⁇ of the residual. Ask for.
  • Equation (7) limits the value of the impulse response that can change per unit time to less than the value a.
  • the value a is a value corresponding to the slew rate of the compensation signal supply unit 11 as a filter circuit, and the impulse response H can be appropriately obtained by providing such a limiting condition.
  • the compensation signal supply unit 11 can obtain the asymmetric component included outside the predetermined pass band based on the obtained impulse response H and the 1-bit pulse train given from the DSM 6. That is, the compensation signal supply unit 11 obtains the impulse response H based on the asymmetric component included in the predetermined pass band and the signal component included in the predetermined pass band, so that the asymmetric included outside the predetermined pass band.
  • the component can be estimated.
  • the compensation signal supply unit 11 stores the obtained impulse response H in the storage unit 12 as asymmetric component data indicating the asymmetric component of the 1-bit pulse train.
  • FIG. 7 is a block diagram showing a configuration in the normal mode of the system according to the present embodiment.
  • the second BPF 30 provided in FIG. 5 is removed as shown in FIG.
  • a 1-bit pulse train from DSM 6 is provided.
  • the compensation signal supply unit 11 obtains the asymmetric component included outside the predetermined pass band based on the given 1-bit pulse train and the impulse response H stored in the storage unit 12, and obtains the obtained asymmetric component.
  • a compensation signal is output together with an asymmetric component of a predetermined pass band. By applying this compensation signal to the 1-bit pulse train, an asymmetric component included in the 1-bit pulse train can be suppressed.
  • the estimated bandwidth of the asymmetric component included outside the predetermined pass band can be set to the predetermined band, for example, or can be set to an arbitrary value.
  • the asymmetric component included outside the predetermined pass band can be estimated from the asymmetric component included in the predetermined pass band as a part of the band, the asymmetry is achieved over a wide band.
  • distortion compensation may be executed by a signal in another frequency band adjacent to the predetermined pass band.
  • the degree of deterioration of the signal characteristics of the signal output by the system 1 at this time is compared with the degree of deterioration of the signal characteristics when distortion compensation is performed on the signal in the predetermined passband, thereby estimating the asymmetric component. The accuracy can be judged.
  • FIG. 8 is a graph showing a result of evaluating the estimation accuracy of the estimated asymmetric component.
  • an asymmetric component included outside the predetermined pass band is estimated, and distortion compensation by the estimated asymmetric component is performed on signals of other frequencies.
  • the estimation accuracy was evaluated by calculating the ACLR at that time.
  • the ACLR gradually decreases and a slight deterioration in accuracy is observed. It was confirmed that at least 50 dB or more can be maintained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

　歪補償部１０は、ＤＳＭ６が出力した１ｂｉｔパルス列から得られる出力信号であるアナログ信号と、ＤＳＭ６に入力される入力信号であるＩＱ信号とに基づいて、１ｂｉｔパルス列が有する非対称成分を取得し、前記非対称成分に基づいて歪補償を行う歪補償部１０に、取得した非対称成分を示す非対称成分データを記憶させることで得られる。歪補償部１０は、非対称成分を取得する際、出力信号であるアナログ信号を直交復調した出力ベースバンド信号と、直交変調前の入力ベースバンド信号との差分を非対称成分として取得する。

Description

歪補償装置の製造方法
　本発明は、歪補償装置の製造方法に関するものであり、特に、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換して出力する信号変換装置に対して歪補償を行う歪補償装置を製造する方法に関する。
　アナログ波形を表現する１ｂｉｔのパルス列（１　ｂｉｔ　ｐｌｕｓ　ｔｒａｉｎ）を生成する技術として、例えば、ΔΣ変調（Ｄｅｌｔａ　Ｓｉｇｍａ　Ｍｏｄｕｌａｔｉｏｎ）がある。
　ΔΣ変調は、オーバサンプリング変調の一種である。ΔΣ変調器は、ループフィルタと量子化器とを備えて構成される。量子化器は、量子化信号として１ｂｉｔのパルス列を出力することができる。
　ΔΣ変調器から出力された１ｂｉｔのパルス列は、アナログフィルタを通過するだけで、元のアナログ波形となる。つまり、ΔΣ変調器から出力された１ｂｉｔのパルス列は、デジタル信号であるが、アナログ波形を表現したものとなっており、デジタル信号としての性質とアナログ信号としての性質を両方有している。
　上記のような性質を有する１ｂｉｔパルス列を利用して、アナログ信号をデジタル信号として送信することが考えられるが、この場合、１ｂｉｔパルス列によるアナログ信号の信号特性の劣化が問題となることがあった。
　本発明者は、アナログ信号としての性質も有する１ｂｉｔパルス列において、パルスの立ち上がり波形と立ち下り波形の非対称性が、アナログ信号としての信号特性劣化の原因であることを見出した（特許文献１参照）。
　つまり、１ｂｉｔパルス列の波形に含まれる、パルスの立ち上がり波形と立ち下り波形の非対称性を生じさせる歪成分（非対称成分）を抑圧すれば、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を抑制することができる。
特開２０１４－１４０５９号公報
　１ｂｉｔパルス列の波形に含まれる非対称成分を抑圧するためには、１ｂｉｔパルス列から非対称成分を抽出し、この非対称成分を相殺するための補償信号を生成することが考えられる。この補償信号を１ｂｉｔパルス列に加算すれば、１ｂｉｔパルス列の波形に含まれる非対称成分が抑圧され、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を抑制することができる。
　ここで、１ｂｉｔパルス列から非対称成分を抽出するためには、サンプリングオシロスコープを用いて１ｂｉｔパルス列を観測し、そのアイパターンを取得する。次いで、この取得したアイパターンの立ち上がり波形及び立ち下がり波形から非対称成分を抽出することが考えられる。
　しかし、アイパターンを観測する過程で当該アイパターンに含まれてしまう雑音によって、非対称成分を精度よく抽出することができず、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができないという問題を有していた。
　本発明はこのような事情に鑑みてなされたものであり、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができる歪補償装置の製造方法を提供することを目的とする。
　本実施形態は、入力信号を１ｂｉｔパルス列に変換する信号変換装置の歪補償を行う歪補償装置の製造方法であって、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルスの立ち下がり波形に対して第２の歪成分を有し、前記信号変換装置が出力した前記１ｂｉｔパルス列から得られる出力信号と、前記入力信号とに基づいて、前記１ｂｉｔパルス列が有する前記第１の歪成分と前記第２の歪成分とを時間軸に対して非対称にする非対称成分を取得する取得工程と、前記非対称成分に基づいて歪補償を行う前記歪補償装置に、前記取得工程で取得した非対称成分を記憶させる記憶工程と、を含み、前記入力信号は変調された上で前記信号変換装置によって１ｂｉｔパルス列に変換され、前記取得工程は、前記出力信号を復調した出力ベースバンド信号と、変調前の前記入力信号である入力ベースバンド信号との差分を前記非対称成分として取得する。
　本発明の歪補償装置の製造方法によれば、信号特性劣化を効果的に抑制することができる歪補償装置を得ることができる。
１ｂｉｔパルス列で表現されたＲＦ信号を出力するシステムのブロック図である。 ΔΣ変調器が出力する１ｂｉｔパルス列のパルス波形（対称波形）の一例を示す図であり、（ａ）は、そのアイパターンを示しており、（ｂ）は、このパルス波形Ｓｏｕｔ（ｔ）の時間軸波形を示している。（ｃ）は、対称波形についての理想的なパルス波形ＳＩｄｅａｌ（ｔ）を示しており、（ｄ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示しており、（ｅ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。 １ｂｉｔパルス列のパルス波形（非対称波形）の一例を示す図であり、（ａ）は、非対称波形Ｓｏｕｔ（ｔ）のアイパターンを示しており、（ｂ）は、非対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、（ｄ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、（ｅ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。 （ａ）は、デジタル信号処理部２が出力する１ｂｉｔパルス列の周波数スペクトルの一例を示す図、（ｂ）は、第１ＢＰＦ３の中心周波数を調整しつつ、非対称成分の取得処理を実行する際の態様を示す図、（ｃ）は、取得した非対称成分を示す図である。 他の実施形態に係るシステムの非対称成分取得モードにおける構成を示すブロック図である。 補償信号供給部が通常モードにおける歪補償を実行する際の信号の入出力の関係を示す図である。 他の実施形態に係るシステムの通常モードにおける構成を示すブロック図である。 推定した非対称成分の推定精度を評価した結果を示すグラフである。 雑音成分を含んだアイパターンの一例を示す図である。
［本願発明の実施形態の説明］
　上述のように、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を抑制すべく、１ｂｉｔパルス列から非対称成分を抽出するためには、まず、オシロスコープを用いて１ｂｉｔパルス列の波形を観測し、そのアイパターンを取得する。次いで、この取得したアイパターンにおける立ち上がり波形及び立ち下がり波形から非対称成分を抽出することが考えられる。
　しかし、仮に、１Ｇｂｐｓ程度の１ｂｉｔパルス列のアイパターンを観測するためには、サンプリングオシロスコープのサンプリング周波数を数ＧＨｚとする必要がある。
　一方、１ｂｉｔパルス列に含まれるアナログ信号は、数１０ＭＨｚの帯域であるため、アイパターンには、数ＧＨｚの帯域幅による雑音が含まれてしまう。
　例えば、図９に示すように、本来は、線状の波形として観測されるべきアイパターンが、雑音成分によって帯状に観測されることとなり、実際のアイパターンの波形を精度よく特定することができず、この結果、非対称成分を精度よく抽出することができなかった。
　以上のように、アイパターンを観測する過程で含まれてしまう雑音が、非対称成分を精度よく抽出することを困難にしていた。
　まず最初に本願発明の実施形態の内容を列記して説明する。
（１）本実施形態は、入力信号を１ｂｉｔパルス列に変換する信号変換装置の歪補償を行う歪補償装置の製造方法であって、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルスの立ち下がり波形に対して第２の歪成分を有し、前記信号変換装置が出力した前記１ｂｉｔパルス列から得られる出力信号と、前記入力信号とに基づいて、前記１ｂｉｔパルス列が有する前記第１の歪成分と前記第２の歪成分とを時間軸に対して非対称にする非対称成分を取得する取得工程と、前記非対称成分に基づいて歪補償を行う前記歪補償装置に、前記取得工程で取得した非対称成分を記憶させる記憶工程と、を含み、前記入力信号は変調された上で前記信号変換装置によって１ｂｉｔパルス列に変換され、前記取得工程は、前記出力信号を復調した出力ベースバンド信号と、変調前の前記入力信号である入力ベースバンド信号との差分を前記非対称成分として取得する。
　上記のように構成された歪補償装置の製造方法によれば、出力信号を復調した出力ベースバンド信号と、入力信号を変調する前の入力ベースバンド信号との差分を非対称成分として取得するので、非対称成分を精度よく取得することができる。
　さらに、精度よく取得した非対称成分を歪補償装置に記憶させるので、当該歪補償装置は、高い精度で歪補償を行うことができる。
　この結果、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができる歪補償装置を得ることができる。
（２）上記製造方法において、前記取得工程は、前記１ｂｉｔパルス列の帯域において前記入力信号の信号成分を含む信号帯域を含んだ所定帯域幅から、前記所定帯域幅の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記一部の帯域ごとに前記非対称成分を取得し、前記バンドパスフィルタの中心周波数を調整しつつ、前記一部の帯域ごとに前記非対称成分を取得することで、前記所定帯域幅の全域から前記非対称成分を取得することが好ましい。
（３）また、前記取得工程は、前記１ｂｉｔパルス列の帯域の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記１ｂｉｔパルス列の帯域の内の一部の帯域に含まれる信号成分を取得することで、前記一部の帯域に含まれる非対称成分を取得し、
　前記一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定してもよい。
　この場合、一部の帯域に含まれる非対称成分から一部の帯域外の非対称成分を推定するので、容易に広帯域の非対称成分を取得することができる。
（４）より具体的に、前記一部の帯域外に含まれる非対称成分の推定は、前記一部の帯域に含まれる非対称成分と、前記一部の帯域に含まれる信号成分とを用いた時間領域の畳み込み処理を利用するものであってもよく、これにより広帯域の非対称成分を取得することができる。
［本願発明の実施形態の詳細］
　以下、好ましい実施形態について図面を参照しつつ説明する。
　なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔１　システムの全体構成について〕
　図１は、１ｂｉｔパルス列で表現されたＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号を出力するシステムのブロック図である。図中、システム１は、デジタル信号処理部２と、アナログのバンドパスフィルタである第１バンドパスフィルタ（第１ＢＰＦ）３とを備えている。
　デジタル信号処理部２は、所定の無線周波数の信号である、出力すべきＲＦ信号を表現する１ｂｉｔパルス列からなる信号を出力する。ＲＦ信号は無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
　デジタル信号処理部２から出力された１ｂｉｔパルス列は、第１ＢＰＦ３に与えられる。第１ＢＰＦ３は、与えられた１ｂｉｔパルス列をアナログの信号（出力信号）として出力する。
　１ｂｉｔパルス列は、ＲＦ信号の周波数帯域に存在する信号成分の他、ＲＦ信号の周波数帯域以外の帯域に雑音成分を含んでいる。
　第１ＢＰＦ３の通過帯域幅が、ＲＦ信号の周波数帯域を含むように設定されている場合、第１ＢＰＦ３は、ＲＦ信号の通過を許容し、上記雑音成分の通過を阻止する。よってこの場合、１ｂｉｔパルス列が与えられた第１ＢＰＦ３は、アナログのＲＦ信号を出力する。
　このように、デジタル信号処理部２は、デジタル信号処理によって１ｂｉｔパルス列を生成することで、実質的にＲＦ信号を生成することができる。
　一方、第１ＢＰＦ３の通過帯域がＲＦ信号の周波数帯域以外の帯域に設定されている場合、１ｂｉｔパルス列が与えられた第１ＢＰＦ３は、雑音成分をアナログ信号として出力する。
　デジタル信号処理部２は、ベースバンド信号（ＩＱ信号）を出力するベースバンド部４と、ベースバンド信号に対して必要な処理を行う処理部５と、ΔΣ変調器（ＤＳＭ）６とを備えている。
　ベースバンド部４は、ＩＱ信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力し、処理部５に与える。
　処理部５は、ベースバンド部４から与えられるＩＱ信号に対してデジタル直交変調等の処理を行い、デジタル信号形式のＲＦ信号（デジタルＲＦ信号）を出力する。
　処理部５は、デジタルＲＦ信号をＤＳＭ６に与える。つまり、ＩＱ信号は、デジタルＲＦ信号に直交変調された上でＤＳＭ６に与えられ、ＩＱ信号、及び当該ＩＱ信号を直交変調したデジタルＲＦ信号は、ＤＳＭ６に与えられる入力信号を構成している。
　ＤＳＭ６は、バンドパス型ΔΣ変調器を構成しており、処理部５から与えられるデジタルＲＦ信号に対して、ΔΣ変調を行って１ビットの量子化信号（１ｂｉｔパルス列）を出力する。ＤＳＭ６から出力された１ｂｉｔパルス列は、デジタル信号であるが、アナログのＲＦ信号を表現している。
　つまり、ＤＳＭ６は、入力信号としてのデジタルＲＦ信号を１ｂｉｔパルス列に変換して出力する信号変換装置を構成している。
　ＤＳＭ６は、１ビットの量子化信号（１ｂｉｔパルス列）を第１ＢＰＦ３に与える。これにより、１ｂｉｔパルス列は、第１ＢＰＦ３を通過し、アナログ信号（出力信号）となる。
　また、本実施形態のシステム１は、ＤＳＭ６の出力に対して歪補償を行う歪補償部１０と、この歪補償部１０を制御する制御部７とを備えている。
　歪補償部１０は、後述するように１ｂｉｔパルス列を構成する波形に含まれる歪成分である非対称成分を抑圧する機能を有している。
　制御部７は、歪補償部１０を制御することで、当該歪補償部１０に１ｂｉｔパルス列の歪補償を行わせるための通常モード、又は、歪補償に用いる非対称成分（後に説明する）を歪補償部１０に取得させるための非対称成分取得モードのいずれかの動作モードを選択して切り替える機能を有している。
　また、制御部７は、上記モードを実行するために歪補償部１０や、他のデジタル信号処理部２の各部を制御することができるとともに、第１ＢＰＦ３の中心周波数の制御を行うことができる。
　これら歪補償部１０及び制御部７については、後に詳述する。
〔２　１ｂｉｔパルス列を構成する波形に含まれる歪成分〕
　図２は、ＤＳＭ６が出力する１ｂｉｔパルス列のパルス波形の一例を示す図であり、図２（ａ）は、そのアイパターンを示しており、図２（ｂ）は、このパルス波形Ｓｏｕｔ（ｔ）の時間軸波形を示している。
　図２に示すパルス波形は、アイパターン及び時間軸波形が示すように、時間軸に対して線対称となっている。以下、このような時間軸に対して線対称なパルス波形を対称波形ともいう。また、時間軸に対して非対称なパルス波形を非対称波形ともいう。
　なお、時間軸は、パルスのＬｏｗレベル（－１）とＨｉｇｈレベル（＋１）の中間（０）にあるものとする（以下、同様）。
　また、図２（ｃ）は、対称波形についての理想的なパルス波形ＳＩｄｅａｌ（ｔ）を示している。ここで、理想的なパルス波形とは、完全な矩形波を構成する際の波形である。理想的なパルス立ち上がり波形とは、完全な矩形波を構成する際の立ち上がり波形と実質的に同一の波形を指す。理想的なパルス立ち下がり波形とは、完全な矩形波を構成する際の立ち下がり波形と実質的に同一の波形を指す。
　ここで、上記パルス波形の立ち上がり波形をｆｒｉｓｅ（ｔ）、立ち下がり波形をｆｒｉｓｅ（ｔ）とすると、ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、式（１）（２）に示すように、対称成分ｆｓｙｍ（ｔ）と非対称成分ｆＡｓｙｍ（ｔ）に分解することができる。
　　　　ｆｒｉｓｅ（ｔ）＝ｆＡｓｙｍ（ｔ）＋ｆＳｙｍ（ｔ）　　・・・（１）
　　　　ｆｆａｌｌ（ｔ）＝ｆＡｓｙｍ（ｔ）－ｆＳｙｍ（ｔ）　　・・・（２）
　非対称成分ｆＡｓｙｍ（ｔ）は、上記式（１）、（２）より、下記式（３）によって表すことができる。
Figure JPOXMLDOC01-appb-M000001
　式（３）は、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とが、下記式（４）の関係を有している場合に、非対称成分ｆＡｓｙｍ（ｔ）が無くなることを示している。
　　　　ｆｒｉｓｅ（ｔ）＝－ｆｆａｌｌ（ｔ）　　・・・（４）
　式（４）を満たす場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、時間軸に対して線対称となる。つまり、式（４）を満たすパルス波形をアイパターンで示した場合、そのアイパターンは時間軸に対して線対称となる。
　図２（ｄ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図２（ｅ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
　図２（ｂ）に示すように、対称波形は、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）及びパルスの立ち下がり波形ｆｆａｌｌ（ｔ）それぞれに歪成分を有している。
　式（４）を満たす場合、歪成分は、対称成分ｆｓｙｍ（ｔ）を含んでいるが（図２（ｄ）参照）、非対称成分ｆＡｓｙｍ（ｔ）は含んでいない（図２（ｅ）参照）。
　対称波形において、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とを、アイパターンのように、立ち上がり開始時点と立ち下がり開始時点とを時間軸上で一致させて重ねた場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、遷移時間（立ち上がり時間、立ち下がり時間）が同一であるため、時間軸に対して線対称となる。
　換言すると、立ち上がり波形ｆｒｉｓｅ（ｔ）における歪成分（第１歪成分）と、立ち下がり波形ｆｆａｌｌ（ｔ）における歪成分（第２歪成分）とは、時間軸に対して線対称となっており、非対称成分ｆＡｓｙｍ（ｔ）はゼロとなる。
　図３は、式（４）を満たさないパルス波形（非対称波形）を示している。図３（ａ）は、非対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図３に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
　図３（ｂ）は、非対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図３（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図３（ｄ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図３（ｅ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
　図３に示すように、非対称波形も、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）及びパルスの立ち下がり波形ｆｆａｌｌ（ｔ）それぞれに歪成分を有している。
　式（４）を満たさない場合、歪成分は、対称成分ｆｓｙｍ（ｔ）とともに、非対称成分ｆＡｓｙｍ（ｔ）を有する（図３（ｄ）、図３（ｅ）参照）。
　以上のように、非対称成分ｆＡｓｙｍ（ｔ）は、１ｂｉｔパルス列が有する立ち上がり波形ｆｒｉｓｅ（ｔ）における歪成分（第１歪成分）と、立ち下がり波形ｆｆａｌｌ（ｔ）における歪成分（第２歪成分）とを時間軸に対して非対称にする成分である。
　１ｂｉｔパルス列のパルス波形に含まれる上記非対称成分ｆＡｓｙｍ（ｔ）は、歪補償部１０から与えられる補償信号によって抑圧される。
〔３　歪補償部について〕
〔３．１　歪補償部の構成〕
　図１に戻って、本実施形態の歪補償部１０は、上述したように、ＤＳＭ６が出力する１ｂｉｔパルス列の波形に含まれる歪成分である非対称成分ｆＡｓｙｍ（ｔ）を抑圧する機能を有している。歪補償部１０は、１ｂｉｔパルス列の波形に含まれる歪成分である非対称成分ｆＡｓｙｍ（ｔ）を抑圧することで、１ｂｉｔパルス列のパルス波形を時間軸に対して対称となるように当該１ｂｉｔパルス列に対して歪補償を行うように構成されている。
　歪補償部１０は、補償信号供給部１１と、記憶部１２とを備えている。
　補償信号供給部１１は、デジタル信号処理部２（のＤＳＭ６）が出力する１ｂｉｔパルス列に含まれる非対称成分の補償に用いる補償信号（補償成分）を出力する機能を有している。
　補償信号供給部１１には、ＤＳＭ６が出力する１ｂｉｔパルス列が与えられる。
　記憶部１２には、上述の非対称成分取得モードで取得された非対称成分を示す非対称成分データが記憶されている。
　補償信号供給部１１は、記憶部１２に記憶されている非対称成分データと、ＤＳＭ６から与えられる１ｂｉｔパルス列とに基づいて補償信号を出力する。
　より具体的に、補償信号供給部１１は、ＤＳＭ６から１ｂｉｔパルス列が与えられると、その１ｂｉｔパルス列の波形の立ち上がり又は立ち下がりのタイミングに応じて、非対称成分を補償信号として出力する。
　非対称成分である補償信号は、反転増幅器１３を経て１ｂｉｔパルス列に与えられることで、当該１ｂｉｔパルス列に含まれる非対称成分を打ち消し、当該非対称成分を抑圧する。
　補償信号供給部１１は、補償信号を、当該補償信号供給部１１と加算器１４との間に設けられた反転増幅器１３を介して加算器１４に与える。
　これによって、ＤＳＭ６から出力された１ｂｉｔパルス列は、補償信号が加算されることで非対称成分が抑圧され、歪である非対称成分が補償される。
　補償信号が与えられた１ｂｉｔパルス列は、その後、第１ＢＰＦ３を通過してアナログ信号として出力される。
〔３．２　非対称成分の取得について〕
　上記補償信号を求めるために取得される非対称成分は、上述したように、制御部７が非対称成分取得モードを選択することで、補償信号供給部１１によって取得される。
　以下、補償信号供給部１１が非対称成分を取得する処理について説明する。
　まず、制御部７は、歪補償部１０に１ｂｉｔパルス列の歪補償を行わせるための通常モード、又は、補償信号供給部１１に非対称成分を取得させる非対称成分取得モードのいずれの動作モードを選択するかを決定する。
　通常モードを選択した場合、制御部７は、ＤＳＭ６が出力する１ｂｉｔパルス列を補償信号供給部１１に取得させるとともに、記憶部１２に記憶されている非対称成分データと、ＤＳＭ６からの１ｂｉｔパルス列とに基づいて補償信号を補償信号供給部１１に出力させる。補償信号供給部１１は、補償信号を加算器１４に与えてＤＳＭ６が出力した１ｂｉｔパルス列に加算する。これによって、ＤＳＭ６から出力された１ｂｉｔパルス列は非対称成分が抑圧され、非対称成分が補償される。
　一方、非対称成分取得モードを選択した場合、制御部７は、非対称成分を取得するために予め設定された試験信号を、ベースバンド部４、処理部５及びＤＳＭ６に出力させる。これによって、ＤＳＭ６は、試験信号による１ｂｉｔパルス列を出力する。
　なお、制御部７は、非対称成分取得モードを選択した場合、補償信号供給部１１による補償信号の演算及び出力を停止させる。
　ＤＳＭ６が出力した試験信号による１ｂｉｔパルス列は、第１ＢＰＦ３を通過することで帯域制限されたアナログ信号となる。よって、システム１はアナログ信号を出力信号として出力する。
　さらに、制御部７は、システム１にアナログ信号を出力させた上で、システム１が出力するアナログ信号を復調した復調信号（出力ベースバンド信号）と、ベースバンド部４によるＩＱ信号（入力ベースバンド信号）との差分を補償信号供給部１１に取得させる（取得工程）。
　つまり、制御部７は、ＤＳＭ６が出力した１ｂｉｔパルス列を帯域制限することで得られた出力信号であるアナログ信号を直交復調した復調信号と、ＤＳＭ６に与えられるデジタルＲＦ信号の直交変調前のＩＱ信号との差分を補償信号供給部１１に取得させる。
　ここで、システム１は、システム１が出力するアナログ信号が与えられるアナログ／デジタル変換器（ＡＤＣ）２０と、直交復調部２１と、加算器２２と、直交変調部２３とを備えている。
　ＡＤＣ２０は、システム１が出力するアナログ信号をデジタル信号に変換して直交復調部２１に与える。
　直交復調部２１は、ＡＤＣ２０から与えられるデジタル信号を直交復調して得られる復調信号（出力ベースバンド信号）を出力する。直交復調部２１は、復調信号を加算器２２に与える。
　加算器２２は、直交復調部２１からの復調信号の他、ＤＳＭ６に与えられるデジタルＲＦ信号の直交変調前の信号であるＩＱ信号（入力ベースバンド信号）が与えられる。
　加算器２２は、復調信号とＩＱ信号との差分を求める。加算器２２が求めた差分は、直交変調部２３に与えられる。
　直交変調部２３は、復調信号とＩＱ信号との差分を直交変調し、補償信号供給部１１に与える。
　これによって、制御部７は、ＤＳＭ６が出力した１ｂｉｔパルス列から得られるアナログの出力信号を直交復調した復調信号と、ＤＳＭ６に与えられるデジタルＲＦ信号の直交変調前のＩＱ信号との差分を補償信号供給部１１に取得させることができる。
　ところで、復調信号（出力ベースバンド信号）とＩＱ信号（入力ベースバンド信号）との差分は、非対称成分と考えることができる。復調信号と、ＩＱ信号とが一致していれば、システム１は信号特性を劣化させることなく、ＲＦ信号を出力していることとなる。つまり、復調信号とＩＱ信号との差分は、ＲＦ信号の信号特性を劣化させている成分であり、非対称成分と考えることができる。
　よって、本実施形態の補償信号供給部１１は、復調信号とＩＱ信号との差分を、非対称成分として取得する。
　以上のようにして制御部７は、補償信号供給部１１に非対称成分の取得処理を実行させる。
　ここで、制御部７は、第１ＢＰＦ３の中心周波数ｆ０を調整可能であり、第１ＢＰＦ３の中心周波数ｆ０を調整することで、１ｂｉｔパルス列の帯域の内の所定帯域幅から非対称成分を取得する。
　図４（ａ）は、デジタル信号処理部２が出力する１ｂｉｔパルス列の周波数スペクトルの一例を示す図である。なお、図中、ｆｓは、ＤＳＭ６のサンプリング周波数であり、このサンプリング周波数ｆｓにおいて成分強度がゼロになるノッチ部が生じている。
　図に示すように、１ｂｉｔパルス列は、ＲＦ信号の周波数帯域に存在する信号成分の他、ＲＦ信号の周波数帯域以外の帯域（雑音帯域）に雑音成分を含んでいる。
　また、１ｂｉｔパルス列は、その帯域内に非対称成分も含んでいる。
　図において、周波数が０からノッチ部までの帯域において、入力信号を変調したＲＦ信号の信号成分を含んでいる。
　本実施形態では、制御部７は、周波数が０からノッチ部までの帯域を、１ｂｉｔパルス列の帯域において入力信号の信号成分を含む信号帯域を含んだ所定帯域幅とし、周波数が０からノッチ部までの所定帯域から非対称成分を取得する。
　例えば、第１ＢＰＦ３の通過帯域は、ＲＦ信号の周波数帯域幅の３～５倍程度に設定される。よってＲＦ信号の周波数帯域幅が１０ＭＨｚであるとすると、第１ＢＰＦ３の通過帯域幅は３０～５０ＭＨｚ程度に設定される。
　ここで、ＤＳＭ６のサンプリング周波数ｆｓが１ＧＨｚであるとすると、第１ＢＰＦ３は、所定帯域幅の内の一部の帯域成分を取得することができ、補償信号供給部１１は、第１ＢＰＦ３の通過帯域ごとに、非対称成分の取得処理を実行することができる。
　制御部７は、第１ＢＰＦ３の中心周波数を調整しつつ、第１ＢＰＦ３の通過帯域ごとに非対称成分の取得処理を補償信号供給部１１に実行させる。
　図４（ｂ）は、第１ＢＰＦ３の中心周波数を調整しつつ、非対称成分の取得処理を実行する際の態様を示す図である。
　図に示すように、制御部７は、第１ＢＰＦ３の中心周波数ｆ０をｆ０，１、ｆ０，２、ｆ０，３と調整することで、当該第１ＢＰＦ３の通過帯域を順次移動させ、移動させるごとにその通過帯域に含まれる非対称成分を取得する。
　制御部７は、第１ＢＰＦ３の通過帯域の調整と、非対称成分の取得を繰り返すことで、前記所定帯域幅の全域から非対称成分を取得する。
　なお、第１ＢＰＦ３の通過帯域の移動量は、移動前と移動後で適度に重複するように設定される。これにより、通過帯域を移動させた前後で、もれなく非対称成分を取得することができる。
　前記所定帯域幅から、第１ＢＰＦ３の通過帯域ごとに非対称成分を取得すると、補償信号供給部１１は、図４（ｃ）に示すように、取得した第１ＢＰＦ３の通過帯域ごとの非対称成分を用いて前記所定帯域幅の全域に亘る非対称成分を取得することができる。
　前記所定帯域の全域に亘る非対称成分の取得を終えると、制御部７は、補償信号供給部１１に、当該補償信号供給部１１が取得した非対称成分を非対称成分データとして記憶部１２に記憶させる。
　以上により、制御部７は、非対称成分取得モードに関する処理を終え、通常モードに移行する。
　なお、制御部７は、システム１を実際に使用する前の試験動作時において非対称成分取得モードを選択することを決定する。
　よって、システム１を使用する際には、制御部７は、記憶部１２に非対称成分データが記憶された状態で通常モードを選択し、歪補償部１０に歪補償を実行させる。
〔４　効果について〕
　本実施形態によれば、ＤＳＭ６が出力した１ｂｉｔパルス列から得られる出力信号であるアナログ信号と、ＤＳＭ６に入力される入力信号であるＩＱ信号とに基づいて、１ｂｉｔパルス列が有する非対称成分を取得し（取得工程）、前記非対称成分に基づいて歪補償を行う歪補償部１０（歪補償装置）に、取得した非対称成分を示す非対称成分データを記憶させる（記憶工程）。これにより、歪補償部１０は、歪補償を実行可能となる。
　歪補償部１０の補償信号供給部１１は、非対称成分を取得する際、出力信号であるアナログ信号を直交復調した復調信号（出力ベースバンド信号）と、直交変調前のＩＱ信号（入力ベースバンド信号）との差分を非対称成分として取得する。これにより、非対称成分を精度よく取得することができる。
　さらに、精度よく取得した非対称成分を記憶部１２に記憶させるので、歪補償部１０は、高い精度で歪補償を行うことができる。
　この結果、１ｂｉｔパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができる歪補償部１０を得ることができる。
　また、本実施形態では、ＤＳＭ６が出力する１ｂｉｔパルス列の帯域の内広帯域に亘って非対称成分を取得するので、ＲＦ信号の周波数帯域に関係なく適切に歪補償を行うことができる。
　なお、上記実施形態では、制御部７は、システム１を実際に使用する前の試験動作時において非対称成分取得モードを選択する場合を例示したが、制御部７は、システム１を実際に使用してから所定時間が経過した後に、通常モードから非対称成分取得モードを選択することを決定し、新たに非対称成分を取得して非対称成分データを更新するように構成してもよい。
　この場合、システム１を使用したことによる経時的変化によって、非対称成分に変化が生じたとしても、その変化に応じて、再度記憶部１２に記憶される非対称成分データを更新することで、歪補償の精度を維持することができる。
　また、上記実施形態では、歪補償部１０が、補償信号供給部１１と、記憶部１２とを備えて構成されている場合を例示したが、歪補償部１０は、補償信号供給部１１及び記憶部１２に加えて、制御部７、ＡＤＣ２０、直交復調部２１、加算器２２、及び直交変調部２３を備えて構成されていてもよい。
〔５　他の実施形態について〕
　図５は、他の実施形態に係るシステム１の非対称成分取得モードにおける構成を示すブロック図である。
　本実施形態では、非対称成分を取得する際、前記所定帯域の内の一部の帯域成分を取得することで、その一部の帯域に含まれる非対称成分を取得し、取得した一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定し取得するように構成されている。
　本実施形態のシステム１は、非対称成分取得モードにおいて、図に示すように、ＤＳＭ６と、補償信号供給部１１との間に第２ＢＰＦ３０が設けられている。
　この第２ＢＰＦ３０の通過帯域は、第１ＢＰＦ３と同様に設定されている。
　例えば、第１ＢＰＦ３及び第２ＢＰＦ３０は、その通過帯域がＲＦ信号の周波数帯域（信号成分を含む帯域）を含むように設定されている。
　この状態で、非対称成分取得モードを選択すると、制御部７は、各部に予め設定された試験信号を出力させ、ＤＳＭ６に１ｂｉｔパルス列を出力させる。
　補償信号供給部１１は、１ｂｉｔパルス列が第１ＢＰＦ３を通過した後のアナログ信号を直交復調した復調信号と、ＩＱ信号との差分から、第１ＢＰＦ３の通過帯域に含まれる非対称成分を取得する。
　また、補償信号供給部１１は、１ｂｉｔパルス列が第２ＢＰＦ３０を通過した後の信号成分を取得する。
　以上のようにして、補償信号供給部１１は、１ｂｉｔパルス列の帯域の内の一部の帯域（第１ＢＰＦ３の通過帯域）に含まれる非対称成分と、１ｂｉｔパルス列の帯域の内の一部の帯域（第２ＢＰＦ３０の通過帯域）に含まれる信号成分とを取得する。なお、第１ＢＰＦ３の通過帯域と第２ＢＰＦ３０の通過帯域とは同様に設定されており、これら第１ＢＰＦ３及び第２ＢＰＦ３０の通過帯域を以下、所定通過帯域ともいう。補償信号供給部１１が取得した上記非対称成分と信号成分とは、前記所定通過帯域に含まれる成分である。
　次いで、補償信号供給部１１は、前記所定通過帯域に含まれる非対称成分と、前記所定通過帯域に含まれる信号成分とに基づいて、前記所定通過帯域外に含まれる非対称成分を推定する。
　ここで、補償信号供給部１１が通常モードにおいて歪補償を実行する際の信号の入出力について検討する。
　図６は、補償信号供給部１１が通常モードにおける歪補償を実行する際の信号の入出力の関係を示す図である。
　図に示すように、補償信号供給部１１は、入力として１ｂｉｔパルス列が与えられると、出力として補償信号である非対称成分を出力する。
　このとき、補償信号供給部１１をフィルタとみなすことで、入力と出力とに基づいて、補償信号供給部１１のフィルタとしての特性値を求めることができる。
　ここで、補償信号供給部１１が取得した前記所定通過帯域に含まれる信号成分を入力、前記所定通過帯域に含まれる非対称成分を出力として、補償信号供給部１１のフィルタとしての特性値を求めようとすると、前記所定通過帯域に含まれる信号成分及び前記所定通過帯域に含まれる非対称成分は狭帯域の信号なので、周波数領域の処理では、所定通過帯域外の特性値を推定することができない。
　そこで、補償信号供給部１１は、時間領域の畳み込み処理を利用して所定通過帯域の非対称成分から所定通過帯域外の非対称成分を推定する。
　補償信号供給部１１が取得した、前記所定通過帯域に含まれる非対称成分を出力Ｙ（Ｙ＝ｙ１，ｙ２，・・・ｙｎ）、前記所定通過帯域に含まれる信号成分を入力Ｘ（Ｘ＝ｘ１，ｘ２，ｘ３，・・・）とする。なお、出力Ｙ及び入力Ｘそれぞれの各要素に付されている数値は、離散的に並ぶ信号成分を構成する信号データの順番を示す番号を表している。
　補償信号供給部１１のフィルタとしての特性値をインパルス応答Ｈ（Ｈ＝ｈ１，ｈ２，・・ｈｍ）とすると、出力Ｙ及び入力Ｘを時間領域の畳み込みで表すと下記式（５）のようになる。
Figure JPOXMLDOC01-appb-M000002
　なお、式（５）中、ｍ、ｎは自然数であり、ｍはインパルス応答の長さである。
　補償信号供給部１１は、下記式（６）に示すように、上記式（５）の左辺と右辺との残差の二乗和εを求め、残差の二乗和εを最小とするインパルス応答Ｈを求める。
Figure JPOXMLDOC01-appb-M000003
　ここで、上記式（６）に基づいてインパルス応答Ｈを求めるにあたって、上記式（７）で表される条件を満たすように求める。なお、式（７）中、ｊは自然数である。
　式（７）は、単位時間当たりに変化し得るインパルス応答の値を値ａ未満に制限している。この値ａは、補償信号供給部１１のフィルタ回路としてのスルーレートに相当する値であり、このような制限条件を設けることで、適切にインパルス応答Ｈを求めることができる。
　補償信号供給部１１は、求めたインパルス応答Ｈと、ＤＳＭ６から与えられる１ｂｉｔパルス列とに基づいて、前記所定通過帯域外に含まれる非対称成分を求めることができる。
　つまり、補償信号供給部１１は、前記所定通過帯域に含まれる非対称成分と、前記所定通過帯域に含まれる信号成分とに基づいてインパルス応答Ｈを求めることで、前記所定通過帯域外に含まれる非対称成分を推定することができる。
　補償信号供給部１１は、求めたインパルス応答Ｈを１ｂｉｔパルス列の非対称成分を示す非対称成分データとして記憶部１２に記憶する。
　図７は、本実施形態に係るシステムの通常モードにおける構成を示すブロック図である。
　上述のようにインパルス応答Ｈを求めた後、制御部７が、通常モードを選択すると、図に示すように、図５において設けられていた第２ＢＰＦ３０が除かれ、補償信号供給部１１には、ＤＳＭ６からの１ｂｉｔパルス列が与えられる。これによって、補償信号供給部１１は、与えられた１ｂｉｔパルス列と、記憶部１２に記憶されたインパルス応答Ｈとに基づいて、前記所定通過帯域外に含まれる非対称成分を求め、求めた非対称成分を所定通過帯域の非対称成分とともに補償信号として出力する。
　この補償信号を１ｂｉｔパルス列に与えることで、当該１ｂｉｔパルス列に含まれる非対称成分を抑圧することができる。
　なお、推定される前記所定通過帯域外に含まれる非対称成分の帯域幅は、例えば、前記所定帯域に設定することもできるし、任意の値に設定することができる。
　以上のように、本実施形態では、一部の帯域としての前記所定通過帯域に含まれる非対称成分から、前記所定通過帯域外に含まれる非対称成分を推定することができるので、広帯域に亘って非対称成分を取得する際にその一部の帯域ごとに非対称成分の取得を繰り返して広帯域の非対称成分を取得する場合よりも、より容易に広帯域の非対称成分を取得することができる。
　なお、上記方法で求めたインパルス応答Ｈの推定精度を評価する場合、前記所定通過帯域の近隣の別の周波数帯域の信号によって歪補償を実行すればよい。
　このときのシステム１が出力する信号の信号特性の劣化の度合を、前記所定通過帯域の信号に対して歪補償を行った際の信号特性の劣化の度合と比較することで、非対称成分の推定精度を判断することができる。
　図８は、推定した非対称成分の推定精度を評価した結果を示すグラフである。図８では、前記所定通過帯域の中心周波数を３００ＭＨｚに設定した上で、前記所定通過帯域外に含まれる非対称成分を推定し、この推定した非対称成分による歪補償を他の周波数の信号に対して実施し、そのときのＡＣＬＲを求めることで推定精度を評価した。
　その結果、図８に示すように、歪補償に使用した信号の周波数が、所定通過帯域の中心周波数（３００ＭＨｚ）よりも高くなると、ＡＣＬＲが徐々に低下し、若干の精度劣化が見られるが、少なくとも５０ｄＢ以上を維持することができることが確認できた。
〔６　その他〕
　なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
　１　システム
　２　デジタル信号処理部
　３　第１ＢＰＦ
　４　ベースバンド部
　５　処理部
　６　ΔΣ変調器（ＤＳＭ）
　７　制御部
　１０　歪補償部
　１１　補償信号供給部
　１２　記憶部
　１３　反転増幅器
　１４　加算器
　２０　アナログ／デジタル変換器（ＡＤＣ）
　２１　直交復調部
　２２　加算器
　２３　直交変調部
　３０　第２ＢＰＦ

Claims (4)

  1. 　入力信号を１ｂｉｔパルス列に変換する信号変換装置の歪補償を行う歪補償装置の製造方法であって、
    　前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルスの立ち下がり波形に対して第２の歪成分を有し、
    　前記信号変換装置が出力した前記１ｂｉｔパルス列から得られる出力信号と、前記入力信号とに基づいて、前記１ｂｉｔパルス列が有する前記第１の歪成分と前記第２の歪成分とを時間軸に対して非対称にする非対称成分を取得する取得工程と、
    　前記非対称成分に基づいて歪補償を行う前記歪補償装置に、前記取得工程で取得した非対称成分を記憶させる記憶工程と、
    を含み、
    　前記入力信号は変調された上で前記信号変換装置によって１ｂｉｔパルス列に変換され、
    　前記取得工程は、前記出力信号を復調した出力ベースバンド信号と、変調前の前記入力信号である入力ベースバンド信号との差分を前記非対称成分として取得する
    歪補償装置の製造方法。
  2. 　前記取得工程は、前記１ｂｉｔパルス列の帯域において前記入力信号の信号成分を含む信号帯域を含んだ所定帯域幅から、前記所定帯域幅の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記一部の帯域ごとに前記非対称成分を取得し、
    　前記バンドパスフィルタの中心周波数を調整しつつ、前記一部の帯域ごとに前記非対称成分を取得することで、前記所定帯域幅の全域から前記非対称成分を取得する請求項１に記載の歪補償装置の製造方法。
  3. 　前記取得工程は、前記１ｂｉｔパルス列の帯域の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記１ｂｉｔパルス列の帯域の内の一部の帯域に含まれる信号成分を取得することで、前記一部の帯域に含まれる非対称成分を取得し、
    　前記一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定する請求項１に記載の歪補償装置の製造方法。
  4. 　前記一部の帯域外に含まれる非対称成分の推定は、前記一部の帯域に含まれる非対称成分と、前記一部の帯域に含まれる信号成分とを用いた時間領域の畳み込み処理を利用する請求項３に記載の歪補償装置の製造方法。
PCT/JP2015/055528 2014-05-13 2015-02-26 歪補償装置の製造方法 WO2015174119A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/307,489 US9887704B2 (en) 2014-05-13 2015-02-26 Method of manufacturing distortion compensation apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-099858 2014-05-13
JP2014099858A JP6458354B2 (ja) 2014-05-13 2014-05-13 歪補償装置の製造方法

Publications (1)

Publication Number Publication Date
WO2015174119A1 true WO2015174119A1 (ja) 2015-11-19

Family

ID=54479666

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/055528 WO2015174119A1 (ja) 2014-05-13 2015-02-26 歪補償装置の製造方法

Country Status (3)

Country Link
US (1) US9887704B2 (ja)
JP (1) JP6458354B2 (ja)
WO (1) WO2015174119A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079825B2 (ja) * 2015-06-16 2017-02-15 住友電気工業株式会社 送受信装置及び送受信方法
US10305506B2 (en) * 2017-08-30 2019-05-28 Infineon Technologies Ag Pad asymmetry compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110376A (ja) * 2001-09-28 2003-04-11 Sony Corp 信号増幅装置
JP2004015364A (ja) * 2002-06-06 2004-01-15 Fujitsu Ltd 歪補償機能を有する送信装置及び歪補償タイミング調整方法
JP2014042209A (ja) * 2012-08-23 2014-03-06 Sumitomo Electric Ind Ltd 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び１ｂｉｔオーディオ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334040C2 (de) * 1993-10-06 1996-07-11 Klippel Wolfgang Schaltungsanordnung zur selbständigen Korrektur des Übertragungsverhaltens von elektrodynamischen Schallsendern ohne zusätzlichen mechanischen oder akustischen Sensor
US6426926B1 (en) * 2000-08-29 2002-07-30 Oak Technology, Inc. Apparatus and method for asymmetry control
CN100586026C (zh) * 2001-09-28 2010-01-27 索尼株式会社 △-∑调制装置和信号放大设备
KR20050023841A (ko) * 2003-09-03 2005-03-10 삼성전자주식회사 비선형 왜곡 저감 방법 및 장치
JP3897118B2 (ja) * 2003-10-31 2007-03-22 株式会社日立製作所 情報再生方法及び情報再生装置
CN101189792B (zh) * 2005-03-09 2010-07-14 富士通株式会社 失真补偿装置
US8477581B1 (en) * 2007-04-17 2013-07-02 Marvell International Ltd. Asymmetry compensation system
KR100861920B1 (ko) * 2007-05-10 2008-10-09 삼성전자주식회사 비대칭형 펄스폭 변조 신호 발생기 및 그 방법
US7626519B2 (en) * 2007-05-30 2009-12-01 Texas Instruments Incorporated Pulse-width modulation of pulse-code modulated signals at selectable or dynamically varying sample rates
KR20110000020A (ko) * 2009-06-26 2011-01-03 삼성전자주식회사 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치
EP2387095B1 (en) * 2010-05-12 2016-12-14 Hittite Microwave LLC Combline filter
JP2013081108A (ja) * 2011-10-04 2013-05-02 Sumitomo Electric Ind Ltd 増幅装置、デジタル信号処理装置、及び無線通信装置
JP5915459B2 (ja) 2012-02-20 2016-05-11 住友電気工業株式会社 信号変換方法、信号送信方法、信号変換装置、及び送信機
US20150103945A1 (en) * 2012-06-05 2015-04-16 Sumitomo Electric Industries, Ltd. Signal conversion device and transmitter
WO2013182901A1 (en) * 2012-06-07 2013-12-12 Actiwave Ab Non-linear control of loudspeakers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110376A (ja) * 2001-09-28 2003-04-11 Sony Corp 信号増幅装置
JP2004015364A (ja) * 2002-06-06 2004-01-15 Fujitsu Ltd 歪補償機能を有する送信装置及び歪補償タイミング調整方法
JP2014042209A (ja) * 2012-08-23 2014-03-06 Sumitomo Electric Ind Ltd 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び１ｂｉｔオーディオ装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAKASHI MAEHATA ET AL.: "A Novel 1-bit Feedforward Distorted Compensation for Bandpass DELTA? Modulation", IEICE TECHNICAL REPORT, vol. 112, no. 240, 10 October 2012 (2012-10-10), pages 165 - 172 *
TAKASHI MAEHATA ET AL.: "Estimation method for an asymmetric waveform in 1-bit digital RF transmitter", IEICE TECHNICAL REPORT, vol. 114, no. 44, 15 May 2014 (2014-05-15), pages 103 - 109 *

Also Published As

Publication number Publication date
US20170063391A1 (en) 2017-03-02
JP2015216606A (ja) 2015-12-03
US9887704B2 (en) 2018-02-06
JP6458354B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
US10541840B2 (en) Systems and methods for adaptively-tuned digital self-interference cancellation
JP4206090B2 (ja) 送信機および送信方法
US20170279480A1 (en) Systems and methods for non-linear digital self-interference cancellation
KR20070030187A (ko) 디지털 선형화 시스템
US8825415B2 (en) Methods and apparatuses for estimation and compensation on nonlinearity errors
JP4081526B2 (ja) 信号をサンプリングおよび／または再構成するためのサンプリング方法、再構成方法および機器
KR20140031795A (ko) 자기 공명 신호들의 송신을 위한 어레인지먼트
EP2894823B1 (en) Coefficient estimation for digital IQ calibration
JP2014176097A (ja) 全デジタル送信器ノイズ補正
JP6458354B2 (ja) 歪補償装置の製造方法
US10666307B2 (en) Compact model nonlinear compensation of bandlimited receiver systems
JP2018532305A (ja) 超広帯域ダイレクトサンプリングトランシーバのためのシステム及び方法
JP2021132401A (ja) 調整可能な帯域外干渉緩和システムおよび方法
JP6123497B2 (ja) 歪補償装置および無線通信装置
KR102354060B1 (ko) 다중 경로 rf 송수신기의 교정 방법 및 이를 이용한 장치
US7688235B2 (en) Composite analog to digital receiver with adaptive self-linearization
JP7006689B2 (ja) Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム
JP5920109B2 (ja) 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び１ｂｉｔオーディオ装置
US10615778B2 (en) Crest factor reduction
JP6996517B2 (ja) Δς変調器、送信機、半導体集積回路、処理方法、及びコンピュータプログラム
US8750363B2 (en) Methods and apparatus for weighted equalization
EP3827522A1 (en) Filter modelling for pim cancellation
JP5114870B2 (ja) フィルタ回路、フィルタリング方法およびコンピュータプログラム
WO2013125522A1 (ja) 信号変換方法、信号送信方法、信号変換装置、及び送信機
JP6447386B2 (ja) Δς変調器及び送信機

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15793524

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15307489

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15793524

Country of ref document: EP

Kind code of ref document: A1