JP5915459B2 - 信号変換方法、信号送信方法、信号変換装置、及び送信機 - Google Patents
信号変換方法、信号送信方法、信号変換装置、及び送信機 Download PDFInfo
- Publication number
- JP5915459B2 JP5915459B2 JP2012185371A JP2012185371A JP5915459B2 JP 5915459 B2 JP5915459 B2 JP 5915459B2 JP 2012185371 A JP2012185371 A JP 2012185371A JP 2012185371 A JP2012185371 A JP 2012185371A JP 5915459 B2 JP5915459 B2 JP 5915459B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- pulse train
- band
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 127
- 230000008054 signal transmission Effects 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 27
- 230000000630 rising effect Effects 0.000 claims description 84
- 230000001052 transient effect Effects 0.000 claims description 39
- 230000001629 suppression Effects 0.000 claims description 30
- 238000013139 quantization Methods 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000003786 synthesis reaction Methods 0.000 claims description 12
- 230000002194 synthesizing effect Effects 0.000 claims description 9
- 230000002441 reversible effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 50
- 238000012545 processing Methods 0.000 description 45
- 238000001228 spectrum Methods 0.000 description 19
- 238000004088 simulation Methods 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 14
- 230000008030 elimination Effects 0.000 description 12
- 238000003379 elimination reaction Methods 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 241001125929 Trisopterus luscus Species 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
したがって、ΔΣ変調器から出力された1bitのパルス列についても、隣接チャネル漏洩電力が小さいこと、換言すると、ACLRが高いことが望ましい。
本発明者は、パルスの波形がACLRに影響しているとの仮説を立て、数値シミュレーションを行った。その結果、その仮説が正しいこと、つまり、パルスの波形がACLRに影響していることを確認した。
しかし、本発明者は、アナログ信号としての性質も有するパルスの場合、パルスの立ち上がり及び立ち下がりの波形の重要であろうと考えた。
つまり、本発明者は、パルス波形と性能劣化に関係性があると考え、その関係性を、シミュレーションによって解明し、立ち上がり波形と立ち下り波形の非対称性が、アナログ信号としての信号特性劣化の原因であることを発見した。
立ち上がり波形の第1の歪成分と立ち下がり波形の第2の歪成分を、時間軸に対して、実質的に線対称とすることで、信号特性劣化を防止できる。
上記本発明によれば、非線対称性を生じさせるような要因があっても、それを抑制することができる。
このため、前記抑制部は、前記変換器から出力された信号の反射波を抑制することが好ましい。
この場合、非対称性を生じさせる要因となる信号反射を抑制することができ、信号特性劣化を防止できる。
この場合、所定帯域内の信号は、本来の経路である反射素子側に導かれ、所定帯域外の信号は、分岐路側フィルタによって分岐路に導かれる。このため、アナログフィルタにおいて反射しうる所定帯域外の信号を、反射させずに終端抵抗が設けられた分岐路側に導いて終端させることができる。この結果、必要な主信号を得つつ、信号反射を抑制することができる。
この場合、反射しうる所定の信号帯域外の信号を反射させずに打ち消しつつ、所定の信号帯域内の信号を得ることができる。この結果、信号反射を抑制することができる。
(22)他の観点からみた本発明は、信号変換方法であって、入力信号を、ΔΣ変調によって1bitパルス列に変換することを含み、前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第2の歪成分を有し、前記第1の歪成分及び前記第2の歪成分は、時間軸に対して、実質的に線対称であることを特徴としている。
上記構成の信号変換装置によれば、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去することで、立ち上がり波形と立ち下がり波形との間に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
上記構成の信号変換装置によれば、スイッチングによって、1bitパルス列の特定の部分を除去することで、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
この場合、ポジティブ及びネガティブの両パルス列を合成することで、第1の歪成分と第2の歪成分に含まれる、立ち上がり波形と立ち下がり波形に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
図1は、本発明の第1の実施形態に係る信号変換装置(信号変換部)70を備えたシステム1を示している。このシステム1は、信号変換装置70を備えたデジタル信号処理部21と、アナログフィルタ32と、を有している。
1bitパルス列は、アナログフィルタ32を通過するだけで、純粋なアナログ信号となる。
なお、信号変換装置70が、バンドパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ32としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ32としてローパスフィルタが用いられる。
また、システム1全体が送信機1であってもよい。例えば、送信機1は、デジタル信号処理部21から出力された信号を増幅器にて増幅し、アンテナから出力するよう構成されていてもよい。この場合、アナログフィルタ32は、デジタル信号処理部21からアンテナの間に設けてもよいし、アンテナがアナログフィルタ32として機能してもよい。
変調器24aは、IQベースバンド信号を、中間周波数の信号に変換する。変調器24aは、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。したがって、直交変調器24aからは、多ビットのデジタルデータ(離散値)によって表現されたデジタル信号形式の信号(デジタルIF信号)が出力される。
なお、変調波を生成する変調器24aとしては、直交変調器に限らず、変調波を生成するための他の方式の変調器であってもよい。
ΔΣ変調器25から出力された1bitパルス列は、デジタル信号処理部21の出力信号として、デジタル信号処理部21から信号伝送路4へ出力される。
図2に示すように、ΔΣ変調器25は、ループフィルタ27と、量子化器28と、を備えている(非特許文献1参照)。
図2に示すΔΣ変調器25は、入力(本実施形態では、RF信号)Uが、ループフィルタ27に与えられる。ループフィルタ27の出力Yは、量子化器(1bit量子化器)28に与えられる。量子化器28の出力(量子化信号)Vは、ループフィルタ27への他の入力として与えられる。
つまり、ΔΣ変調器25の入力をUとし、ΔΣ変調器25の出力をVとし、量子化雑音をEとしたときに、ΔΣ変調器25の特性を、z領域において表すと、次のとおりである。
V(z)=U(z)+(1−z−1)E(z)
ここで、
θ0=2π×(f0/fs) fsはΔΣ変調器のサンプリング周波数。
なお、図3から図4への変換では、表記の便宜上、式(3)において、a=cosθ0とおいた下記の変換式を用いた。
図5は、ΔΣ変調器(変換器)25から出力された1bitパルス列が表現するRF信号の信号特性と、その1ビットパルス列のアナログ波形と、の関係を検討するために用いた装置構成を示している。
図1に示す実際のバンドパス型ΔΣ変調器25は、量子化信号をパルスとして出力するため、フリップフロップなどのハードウェアを、少なくとも一部に有することになる。
(C−2)は、ある量子化信号の値dkと時間的に一つ前の量子化信号の値dk−1との差分を示す値の符号がマイナスである場合、すなわち、量子化信号dkが、パルスの立ち下がりとなる場合である。
(C−3)は、ある量子化信号の値dkと時間的に一つ前の量子化信号の値dk−1との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
非対称成分fAsym(t)は、式(D)より、下記式(E)によって求めることができる。
また、図6(b)は、対称波形Sout(t)の時間軸波形を示し、図6(c)は、対称波形についての理想的な波形SIdeal(t)を示し、図6(d)は、対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における対称成分fsym(t)を示し、図6(e)は、対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における非対称成分fAsym(t)を示している。
換言すると、立ち上がり波形frise(t)における歪成分(第1歪成分)と、立ち下がり波形ffall(t)における歪成分(第2歪成分)とは、時間軸に対して線対称となっており、非対称成分fAsym(t)はゼロとなる。
パルスの波形が、アナログ信号としての信号特性(ACLR)へ与える影響を調べるため、シミュレーションを行った。その結果を、以下に示す。
このシミュレーションでは、ΔΣ変調器25として、6次のCRFB構造のバンドパス型ΔΣ変調器を用いた。バンドパス型ΔΣ変調器25に入力される試験信号は、LTE(Long Term Evolution)のRF信号であり、搬送波周波数800MHz、帯域5MHz、4キャリアである。つまり、RF信号としての全帯域は、20MHzである。
非線対称である波形については、立ち上がり時間α及び立ち下り時間βを異ならせ(α≠β)、α=0.2,β=0.4の場合、及び、α=0.4,β=0.2の場合の2つのケースについてシミュレーションを行った。
遷移時間α,βは、単位区間(UI;unit interval)に対する割合で表される。単位区間は、一つの量子化信号に対応する1パルスの区間であり、その長さは、1/fsである。
立ち上がり時間は、パルスのLowレベル(−1)からHighレベル(+1)に至るまでの時間であり、立ち下り時間は、パルスのHighレベル(+1)からLowレベル(−1)に至るまでの時間である。
したがって、遷移時間α,βの長短は、信号特性ACLR1,2)にとって重要ではないと考えられる。すなわち、パルス波形が理想波形から歪んでいても、対称波形である限りは、ACLR1,ACRL2は低下しないため、パルス波形に歪成分が含まれること自体は、信号特性に悪影響を与えないと考えられる。
したがって、ACLR1,ACLR2の劣化は、非対称成分fAsym(t)が原因であることがわかる。
また、exp(x)及びtahn(x)以外の他の波形についても確認したところ、同様の結果が得られた。
したがって、実際の信号変換部70(ΔΣ変調器25)としては、完全な矩形波である理想波形ではなく、歪成分を有するパルス波形を出力するものとして構成できれば、好適である。
したがって、信号変換部70(ΔΣ変調器25)としては、歪成分を有するパルス波形を出力するものとして構成できる。この場合、信号変換部70(ΔΣ変調器25)パルス波形が、歪成分を有していても、立ち上がり波形及び立ち下がり波形の歪成分が、時間軸に対して実質的に線対称であれば、つまり、実質的に非対称成分がなければ、信号特性の劣化を抑えることができる。
実測したパルス波形から、算出した非対称成分fAsym(t)を取り除いて、ACLRを再計算すると、ACLRは、52.3[dB]に改善した。
図12は、本発明の第2の実施形態に係るシステム1を示すブロック図である。本実施形態では、信号変換部70(ΔΣ変調器25)単独では、立ち上がり波形frise及び立ち下がり波形ffallの歪成分を、時間軸に対して実質的に線対称にできない場合において、歪成分の非対称性を抑制するための構成を示している。
ΔΣ変調器25がパルス出力のために有する回路(フリップフロップなど)において、Highを出力するためのスイッチング素子(MOS−FETなど)は、High(1)が連続している間、常時、ONとなり、当該スイッチング素子を流れる電流によって温度が上昇する。このような状態で、当該スイッチング素子がOFFとなっても、High(1)からLow(−1)に遷移しようとしても、遷移に時間がかかり、立ち下がり遅延時間βが長くなる。その結果、立ち下がり時間βが、立ち上がり時間αよりも長くなり、非対称成分が生じる。
符号化部71は、マンチェスタ符号又はRZ(Return Zero)符号による符号化を行う。本発明者は、これら2つの符号化であれば、1bitパルス列が表現するRF信号の周波数が変換されるだけで、1bitパルス列が表現するRF信号のスペクトラムの保存が可能であること実験的に見出した。
その結果、ΔΣ変調器25では、連続する1(High)によるフリップフロップの発熱というΔΣ変調器25内の内部要因によって、歪成分に非対称性が生じても、符号化部71から出力される1bitパルス列では、連続する1(High)が抑えられているため、歪成分の非対称性も抑えられる。
したがって、マンチェスタ符号の場合と同様に、符号化部71から出力される1bitパルス列における歪成分の非対称性が抑えられる。
したがって、アナログフィルタ32からの不要な反射という、ΔΣ変調器25外の外部要因によって発生するおそれのある歪成分の非対称性を抑制することができる。
なお、アナログフィルタ32による反射を防止するには、反射を生じないよう構成されたアナログフィルタ32を用いても良い。
なお、歪成分の非対称性を発生する要因がほかにもあれば、当該要因に対する対策を、適宜施せばよい。
[5.1 減衰器による抑制]
図14は、本発明の第3の実施形態に係るシステム1を示すブロック図である。
本実施形態と、第1の実施形態との相違点は、処理部24、ΔΣ変調器25、及びアナログフィルタ32を制御する制御部35を備えている点、及び信号変換部70と、アナログフィルタ32との間に配置された減衰器36を備えている点である。
なお、処理部24における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
制御部35は、ΔΣ変調器25を制御することで、前記量子化雑音阻止帯域を調整することができる。制御部35は、バンドパス型ΔΣ変調器25の量子化雑音阻止帯域が、バンドパス型ΔΣ変調器25に入力されるRF信号の周波数帯域(RF信号の信号帯域)を含むように、バンドパス型ΔΣ変調器25を制御する。
これにより、アナログフィルタ32は、量子化信号により表現されるRF信号の周波数帯域が通過帯域となるように設定される。アナログフィルタ32は、量子化信号の内のRF信号の周波数帯域内の信号を分離し、アナログのRF信号を出力することができる。
また、上記制御部35は、上述の第1の実施形態、及び第2の実施形態にて示したシステム1にも適用することができる。
すなわち、ΔΣ変調器25側から延びる信号伝送路4と、アナログフィルタ32との間でインピーダンス整合がとれていなければ量子化信号による反射波を生じさせる場合がある。量子化信号は、デジタル信号であるが、アナログ信号としての性質を両方有しているため、アナログフィルタ32に入力されたときにインピーダンス整合がとれていなければ、反射波を生じさせる。
このような不要な反射波が生じると、上述のように、この反射波の影響によって量子化信号に歪みを生じさせ、歪成分の非対称性を生じさせる要因となる。
減衰器36は、上記のように信号伝送路4を通じて多重反射する反射波を減衰することができる。なお、減衰器36は、信号伝送路4に設けられているので、量子化信号をも減衰することとなるが、反射波は多重反射することで、量子化信号よりも減衰器36を通過する回数が多くなる。この結果、反射波は、量子化信号よりも大きく減衰され、量子化信号に対する反射波の影響を低減することができる。
図15は、減衰器による反射波の抑制の効果を検証した装置を示すブロック図であり、(a)は、実際のシステムを模した構成、(b)は、反射波の原因となるアナログフィルタ32を省略したときの電力を参照するための構成を示している。
また、装置Aは、このパルスパターン発生器25bが出力する調整後の量子化信号が与えられる減衰器36と、アナログフィルタ32と、測定器25cとを備えている。
図15(b)に示す装置(装置B)は、アナログフィルタ32を省略した点以外、装置Aと同様である。
図16(a)は、検証試験において、測定器25cにより得られた測定結果の一例を示した図である。図16(a)中、縦軸は電力、横軸は周波数であり、アナログフィルタ32の通過帯域周辺の周波数スペクトルを示している。図16(a)に示すように、量子化信号のアナログフィルタ32の通過帯域には、周囲の雑音部分よりも高い電力で現れている信号成分が所定の帯域幅で含まれている。
線図M2は、装置Aを用いてACPを測定した測定結果を示しており、線図M3は、装置Bを用いてACPを測定した測定結果を示している。なお、図16(b)において、電力値−30dB以下は、測定器25cの測定可能な範囲外となっている。よって、線図M3において電力値−30dBと示している部分は、電力値−30dB以下の値である。
線図M2は、反射波の影響含まない線図M3と比較して、測定した全域に亘って大きい値となっている。このことから、線図M2で表されているACPは、アナログフィルタ32で反射した反射波の影響を含んでおり、これによって、ACPR(Adjacent Channel Power Ratio:PoutからACPを減算した値)が小さくなり、アナログフィルタ32が無い場合と比較して信号品質が劣化していることが確認できる。
仮に、装置AのACPの値に反射波の影響が含まれていなければ、線図M2は、直線S1及び線図M1と平行となり、ACPが減衰器36の調整値に対して線形関係になると考えられる。しかし、装置AのACPの測定結果を表す線図M2は、上述のように、直線S1に対して、より小さい電力値であり、減衰器36の調整量が同一場合のPoutと比較して、その減衰量が相対的に大きく現れている。この点から、減衰器36によって、アナログフィルタ32によって生じる反射波が、信号波よりも相対的に大きく減衰されていることが判る。これによって、減衰器36を有する装置Aは、反射波が抑制されることで、ACPRをより大きくすることができ、信号品質が改善される。
図17は、本発明の第4の実施形態に係るシステム1の要部を示すブロック図である。
本実施形態と、第3の実施形態との相違点は、減衰器36に代えて、分岐路40を設けた点である。
バンドエリミネーションフィルタ41は、アナログフィルタ32の通過帯域が、通過阻止帯域となるように、制御部35によって制御される。
一方、バンドエリミネーションフィルタ41は、アナログフィルタ32の通過帯域の信号の通過を阻止する一方、前記通過帯域外の信号を通過させる。これにより、アナログフィルタ32によって反射しうるRF信号の周波数帯域外に含まれる量子化雑音は、反射することなく、バンドエリミネーションフィルタ41が接続された分岐路40に導かれる。
このように、分岐路40は、ΔΣ変調器25から出力された信号の反射波を抑制する抑制部としての機能を有している。
信号変換装置70がローパス型ΔΣ変調によって信号変換を行う場合には、図18に示すように、RF信号を分離するためのアナログフィルタとしてローパスフィルタ43を用い、分岐路40側のフィルタとしてハイパスフィルタ44を用いる。
本実施形態と、第4の実施形態との相違点は、アナログフィルタ32及び分岐路40に代えて、フィルタ回路50を設けた点である。
また、本実施形態のフィルタ回路50は、抑制部としての機能を有している。フィルタ回路50は、信号伝送路4に繋がるとともに抵抗51a及び抵抗51bが直列に接続された第1経路51と、抵抗51aの前段から分岐して抵抗51bの後段に繋がって抵抗51a,51bを迂回している第2経路と、抵抗51aと抵抗51bとの間を接地する第3経路53とを備えている。
抵抗51a,51bは、それぞれ、信号伝送路4に対してインピーダンス整合がとれる値に設定されている。
第2経路52には、キャパシタンス52aとインダクタンス52bとが互いに直列に接続されている。また、第3経路53には、キャパシタンス53aとインダクタンス53bとが互いに並列に接続されている。
キャパシタンス52aの容量 Cs=1/(Qω0Z0)
インダクタンス52bのインダクタンス Ls=(QZ0)/ω0
キャパシタンス53aの容量 Cp=Q/(ω0Z0)
インダクタンス53bのインダクタンス Lp=Z0/(Qω0)
なお、Z0はインピーダンス、ω0は中心角周波数、Qは定数である。
フィルタ回路50は、その通過帯域が制御部35によって制御可能とされており、RF信号の周波数帯域に設定される。フィルタ回路50は、上述のように、通過帯域外の信号を終端するので、RF信号の周波数帯域外に含まれる量子化雑音等の信号による、不要な信号反射を抑制することができる。
本実施形態と、第5の実施形態との相違点は、フィルタ回路50に代えて、位相変換フィルタを備えたフィルタ回路60を設けた点である。
図に示すように、例えば、位相を反転させる所定の周波数が、横軸上の「1」であるとすると、この位相変換フィルタ61は、周波数「1」において位相が0度となっており、周波数「1」を帯域の境界として帯域内外で互いに180度の位相差を設けることができる。
よって、位相変換フィルタ61から合成器64に向けて出力される量子化信号は、変換帯域以外の帯域の信号については元の信号に対して同相とされ、RF信号の周波数帯域を含む変換帯域の信号については、元の信号に対して位相差が180度である。
このように、位相変換フィルタ61、及び反転増幅器63は、ΔΣ変調器25の出力から、位相変換した量子化信号(第1信号)、及び量子化信号の反転信号(第2信号)を生成する生成部を構成している。
このとき、位相変換フィルタ61により位相変換された量子化信号における、変換帯域の信号の元の信号に対する位相差が180度であるので、変換帯域の信号と、反転増幅器63からの量子化信号の反転信号とは、同位相となる。よって、変換帯域に含まれるRF信号の周波数帯域内の信号は、量子化信号の反転信号によって同位相合成される。
この結果、反射波となりうるRF信号の周波数帯域外の信号を相殺でき、反射させずに打ち消すことができる。この結果、同位相合成されたRF信号の周波数帯域内の信号を得つつ、信号反射を抑制することができる。
前記差動信号の内、ポジティブ信号は、位相変換フィルタ61に与えられる。ネガティブ信号は、信号の遅延調整を行う遅延調整部66(図22)に与えられる。ポジティブ信号とネガティブ信号量子化信号とは、互いに逆相であるので、位相変換フィルタ61により位相変換されたポジティブ信号と、ネガティブ信号とを合成することで、反射波となりうるRF信号の周波数帯域外の信号を相殺でき、信号反射を抑制することができる。
図24は、本発明の第7の実施形態に係るシステムの要部を示すブロック図である。
本実施形態は、制御部10を備えているとともに、符号化部71に代えて除去部80を備えている点で、第2の実施形態と相違している。なお、制御部35の機能は、上記第3の実施形態で説明した通りである。
本実施形態の除去部80は、量子化信号の信号成分に含まれる、非対称成分を除去することで、歪成分の非対称性を抑制する抑制部として機能する。
本実施形態では、1bitパルス列に含まれる非対称成分fasym(t)を除去部80が除去することで、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制し、信号特性劣化を防止する。
除去部80は、動作クロック信号を取得して当該動作クロック信号を遅延させた遅延クロック信号を出力する遅延フィルタ81と、遅延フィルタ81の出力する遅延クロック信号に基づいてスイッチングを行うAND回路82とを備えている。
AND回路82は、ΔΣ変調器25の後段に接続されており、ΔΣ変調器25からの1bitパルス列が与えられる。AND回路82は、遅延フィルタ81からの遅延クロック信号に応じて、1bitパルス列の一部分を取り出し、アナログフィルタ32に出力する。
上記パルスの立ち上がり過渡状態の部分とは、パルスがLowレベルからHighレベルに至るまでの間の状態にある部分をいい、パルスの立ち下がり過渡状態の部分とは、パルスがHighレベルからLowレベルに至るまでの間の状態にある部分をいう。
上記過渡状態の部分では、図6、及び図7で示したように、立ち上がり波形frise(t)における歪成分には対称成分fsym(t)及びは非対称成分fasym(t)が含まれている。
その一方、上記過渡状態以外の部分においては、非対称成分fasym(t)はほとんど含まれない。そこで、本実施形態の除去部80は、1bitパルス列の内、上記過渡状態以外の部分のみを取得することで、非対称成分を除去することができる。
このため、AND回路82は、上記過渡状態以外の部分(Highレベル又はLowレベルで比較的安定した部分)である期間Iの部分のみを取得し出力する。これにより、除去部80は、結果的に過渡状態の部分に含まれている非対称成分fasym(t)が除去された1bitパルス列を、アナログフィルタ32に出力することができる。
本実施形態によれば、スイッチング部としてのAND回路82がパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を除去するので、立ち上がり波形と立ち下がり波形との間に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
本実施形態の除去部80は、スイッチングによってパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去するためのスイッチング部が、ダイオード83によって構成されている点で、第7の実施形態と相違している。
ダイオード83は、1bitパルス列が与えられると、与えられた1bitパルス列の一部分を取り出して、アナログフィルタ32に出力する。
ダイオード83は、与えられる信号電力が自己の閾値電圧以下の場合、電流を遮断し、閾値電圧以上の場合、電流を通過させる。よって、ダイオード83は、図27(a)に示す1bitパルス列が与えられると、0.6ボルト以上の部分のみを通過させ、0.6ボルト以下の部分を遮断する。
本実施形態では、ダイオード83の閾値電圧(0.6ボルト)が、LowレベルとHighレベルとの間であって、立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を確実に除去でき、過渡状態以外の部分が除去されない電圧位置となるように調整されている。
図28は、本発明の第9の実施形態に係るシステムの要部を示すブロック図である。
本実施形態の除去部80は、ΔΣ変調器25から与えられるポジティブ信号と、ネガティブ信号とを用いてパルスの立ち上がり波形と立ち下がり波形に非対称性を生じさせる成分を除去する点において第7及び第8の実施形態と相違している。
合成器85は、2つの入力端及び1つの出力端それぞれに、同じ抵抗値の抵抗を有しており、ポジティブ信号と、反転されたネガティブ信号とを均等に合成する。
fp,rise(t) = fsym(t) + fasym(t)
fn,fall(t) =−fsym(t) + fasym(t)
fp,rise(t) − fn,fall(t) = 2×fsym(t) ∝ fsym(t)
図31(a)では、Highレベルと、Lowレベルとの間を遷移する区間における交差部分が、0Vに対してずれが生じており、非対称成分fasym(t)が含まれていることが判る。
一方、図31(b)では、前記交差部分が、ほぼ0Vの位置にあり、対称性を確認することができる。つまり、非対称成分fasym(t)が除去されていることが確認できる。
この結果より、本実施形態によれば、非対称成分fasym(t)が除去でき、信号特性を改善することができることを確認することができる。
例えば、ポジティブ信号の立ち上がり波形fp,rise(t)と、ネガティブ信号の立ち下がり波形fn,fall(t)とを合成すると、下記式に示すように、対称成分fsym(t)が除去される。
fp,rise(t) + fn,fall(t) = 2×fasym(t) ∝ fasym(t)
第2減算器88は、ネガティブ信号から合成器85の出力である非対称成分fasym(t)を減算する。これによって、第2減算器88は、非対称成分fasym(t)が除去されたネガティブ信号(1bitパルス列)を出力する。
この場合も、1bitパルス列であるポジティブ信号、及びネガティブ信号から非対称成分fasym(t)を除去することができるので、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
25 ΔΣ変調器(変換器)
32 アナログフィルタ
35 制御部
36 減衰器
40 分岐路
41 バンドエリミネーションフィルタ
42 終端抵抗
50 フィルタ回路
60 フィルタ回路
61 位相変換フィルタ
63 反転増幅器
64 合成器
70 信号変換装置
71 抑制部
72 終端抵抗
80 除去部
82 AND回路(スイッチング部)
83 トランジスタ(スイッチング部)
85 合成器
87 第1減算器
88 第2減算器
Claims (27)
- 信号変換方法であって、
RF信号である入力信号を、アナログ信号を表現する1bitパルス列に変換することを含み、
前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第2の歪成分を有し、
前記第1の歪成分と前記第2の歪成分の非線対称性を抑制し、前記1ビットパルス列よって表現されるRF信号の隣接漏洩電力を低下させることをさらに含む
ことを特徴とする信号変換方法。 - 前記第1の歪成分と前記第2の歪成分の非線対称性を抑制することで、前記第1の歪成分及び前記第2の歪成分が、時間軸に対して、実質的に線対称となっている
請求項1記載の信号変換方法。 - 前記第1の歪成分と前記第2の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する1bitパルス列に変換する変換器内の内部要因を含む
請求項2記載の信号変換方法。 - 前記第1の歪成分と前記第2の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する1bitパルス列に変換する変換器外の外部要因を含む
請求項2又は3記載の信号変換方法。 - 前記入力信号は、ΔΣ変調を行う変換器に与えられ、
前記1bitパルス列は、前記変換器から出力される
請求項1〜4のいずれか1項に記載の信号変換方法。 - 請求項1記載の信号変換方法で得られた前記1bitパルス列を信号伝送路に送信すること
を含む信号送信方法。 - 信号変換装置であって、
RF信号である入力信号を、アナログ信号を表現する1bitパルス列に変換する変換器を備え、
前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第2の歪成分を有し、
前記第1の歪成分と前記第2の歪成分の非線対称性を抑制し、前記1ビットパルス列よって表現されるRF信号の隣接漏洩電力を低下させる手段をさらに含む
ことを特徴とする信号変換装置。 - 信号変換装置であって、
入力信号を、1bitパルス列に変換する変換器を備え、
前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第2の歪成分を有し、
前記第1の歪成分と前記第2の歪成分の非線対称性を抑制する抑制部を更に備えている
ことを特徴とする信号変換装置。 - 前記抑制部は、前記変換器から出力された信号の反射波を抑制する請求項8に記載の信号変換装置。
- 前記抑制部は、前記変換器と、前記反射波を生じさせる反射素子との間に接続された減衰器である請求項9に記載の信号変換装置。
- 前記抑制部は、前記変換器と、所定帯域外の信号の到達によって前記反射波を生じさせる反射素子との間に接続された分岐路により構成されており、
前記分岐路は、前記所定帯域外の信号を導いて終端する請求項9に記載の信号変換装置。 - 前記分岐路は、
前記所定帯域内の信号の通過を阻止するとともに前記所定帯域外の信号を通過させる分岐路側フィルタと、
前記分岐路側フィルタを通過する前記所定帯域外の信号を終端させる終端抵抗と、を備えている請求項11に記載の信号変換装置。 - 前記抑制部、及び前記反射波を生じさせる反射素子は、
所定の信号帯域を通過帯域として有する橋絡T型フィルタを構成している請求項9に記載の信号変換装置。 - 前記抑制部、及び前記反射波を生じさせる反射素子は、
前記変換器の出力から第1信号と第2信号とを生成する生成部と、
前記第1信号と第2信号とを合成した合成信号を所定の信号帯域の信号として出力する合成部と、を備えたフィルタ処理部を構成しており、
前記第1信号、及び第2信号は、互いに合成されることで、前記所定の信号帯域内の信号が互いに打ち消されないようにしつつ、前記所定の信号帯域外の信号を打ち消すことが可能な位相とされている請求項9に記載の信号変換装置。 - 前記第1信号、及び第2信号は、前記所定の信号帯域内が互いに同相であり、前記所定の信号帯域外が互いに逆相である請求項14に記載の信号変換装置。
- 前記生成部は、前記変換器の出力である出力信号から、前記出力信号に対して逆相である反転信号を生成し、
さらに、前記出力信号及び前記反転信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第1信号として生成し、前記出力信号及び前記反転信号の内の他方を前記第2信号として生成する請求項15に記載の信号変換装置。 - 前記変換器は、ポジティブ信号とネガティブ信号とからなる差動信号を出力するものであり、
前記生成部は、前記ポジティブ信号及び前記ネガティブ信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第1信号として生成し、前記ポジティブ信号及び前記ネガティブ信号の内の他方を前記第2信号として生成する請求項15に記載の信号変換装置。 - 前記変換器を制御する制御部をさらに備え、
前記変換器は、前記入力信号を、ΔΣ変調によって1bitパルス列に変換するとともに、前記ΔΣ変調の量子化雑音阻止帯域が変更可能に構成され、
前記制御部は、前記入力信号に応じて、前記量子化雑音阻止帯域を変更するための制御を行う請求項7又は8に記載の信号変換装置。 - 送信機であって、
請求項7又は8記載の信号変換装置を備え、
前記信号変換装置から出力された前記1bitパルス列を、信号伝送路に送信する
ことを特徴とする送信機。 - 信号変換方法であって、
RF信号である入力信号を、ΔΣ変調によって1bitパルス列に変換することを含み、
前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第2の歪成分を有し、
前記第1の歪成分と前記第2の歪成分の非線対称性を抑制し、前記1ビットパルス列よって表現されるRF信号の隣接漏洩電力を低下させることをさらに含む
前記第1の歪成分及び前記第2の歪成分は、時間軸に対して、実質的に線対称である
ことを特徴とする信号変換方法。 - 信号変換装置であって、
入力信号を、1bitパルス列に変換する変換器と、
前記1bitパルス列における、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去する除去部と、を備えていることを特徴とする信号変換装置。 - 前記除去部は、スイッチングによって前記パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去する請求項21に記載の信号変換装置。
- 前記除去部は、動作クロックに基づいて、除去すべき部分を特定する請求項21又は22に記載の信号変換装置。
- 前記除去部は、前記パルスの振幅に基づいて、除去すべき部分を特定する請求項21又は22に記載の信号変換装置。
- 信号変換装置であって、
入力信号を、1bitパルス列に変換する変換器と、
スイッチングによって前記1bitパルス列におけるパルスの立ち上がり波形と立ち下がり波形との間に生じる非線対称性を抑制するスイッチング部と、を備えていることを特徴とする信号変換装置。 - 前記変換器は、ポジティブの1bitパルス列と、ネガティブの1bitパルス列とからなる差動信号を出力するものであり、
前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第1の歪成分と前記第2の歪成分の非線対称性を抑制する請求項8に記載の信号変換装置。 - 前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第1の歪成分と前記第2の歪成分とに含まれ両歪成分の間に非対称性を生じさせる非対称性成分を出力する合成部と、
前記ポジティブ及びネガティブの両パルス列の内、少なくとも一方から前記非対称性成分を減算する減算部と、を備えている請求項26に記載の信号変換装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185371A JP5915459B2 (ja) | 2012-02-20 | 2012-08-24 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
PCT/JP2013/053993 WO2013125522A1 (ja) | 2012-02-20 | 2013-02-19 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
US14/457,539 US9166616B2 (en) | 2012-02-20 | 2014-08-12 | Signal conversion method, signal transmission method, signal conversion device, and transmitter |
US14/849,150 US9515674B2 (en) | 2012-02-20 | 2015-09-09 | Signal conversion method, signal transmission method, signal conversion device, and transmitter |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034196 | 2012-02-20 | ||
JP2012034196 | 2012-02-20 | ||
JP2012127722 | 2012-06-05 | ||
JP2012127722 | 2012-06-05 | ||
JP2012185371A JP5915459B2 (ja) | 2012-02-20 | 2012-08-24 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014014059A JP2014014059A (ja) | 2014-01-23 |
JP5915459B2 true JP5915459B2 (ja) | 2016-05-11 |
Family
ID=50109488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012185371A Expired - Fee Related JP5915459B2 (ja) | 2012-02-20 | 2012-08-24 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9166616B2 (ja) |
JP (1) | JP5915459B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5915459B2 (ja) * | 2012-02-20 | 2016-05-11 | 住友電気工業株式会社 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
JP6458354B2 (ja) | 2014-05-13 | 2019-01-30 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
JP6447386B2 (ja) | 2014-12-22 | 2019-01-09 | 住友電気工業株式会社 | Δς変調器及び送信機 |
EP3076547A1 (en) * | 2015-03-30 | 2016-10-05 | Alcatel Lucent | A method for generation of a pulse pattern, and a transmitter therefor |
JP6643709B2 (ja) * | 2016-01-12 | 2020-02-12 | オンキヨー株式会社 | 信号変調回路 |
JP6708003B2 (ja) * | 2016-06-16 | 2020-06-10 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
US10496084B2 (en) | 2018-04-06 | 2019-12-03 | Oracle International Corporation | Dequantizing low-resolution IoT signals to produce high-accuracy prognostic indicators |
DE102020108928A1 (de) * | 2020-03-31 | 2021-09-30 | Infineon Technologies Ag | Vorrichtung mit einem Sensor, Steuerung und entsprechende Verfahren |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
DE68913967T2 (de) * | 1989-07-12 | 1994-09-22 | Ibm | Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist. |
EP0577902B1 (en) | 1992-07-10 | 1997-12-10 | International Business Machines Corporation | Decimation filter for a sigma-delta converter and A/D converter using the same |
US5444410A (en) * | 1993-06-30 | 1995-08-22 | National Semiconductor Corporation | Controlled-transitioni-time line driver |
US5339078A (en) * | 1993-07-12 | 1994-08-16 | Raytheon Company | Digital to analog converter switch circuit |
US5418478A (en) * | 1993-07-30 | 1995-05-23 | Apple Computer, Inc. | CMOS differential twisted-pair driver |
US5736950A (en) * | 1995-01-31 | 1998-04-07 | The United States Of America As Represented By The Secretary Of The Navy | Sigma-delta modulator with tunable signal passband |
JPH08307286A (ja) | 1995-04-28 | 1996-11-22 | Taise:Kk | 電力制御装置 |
JPH1022830A (ja) * | 1996-07-03 | 1998-01-23 | Anritsu Corp | ディジタル変調器 |
JP3757181B2 (ja) | 2002-04-02 | 2006-03-22 | 埼玉日本電気株式会社 | 携帯無線器 |
US7098829B2 (en) * | 2002-04-25 | 2006-08-29 | Koninklijke Philips Electronics N.V. | Digital to analog conversion |
JP2004048703A (ja) * | 2002-05-13 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 増幅回路、送信装置、増幅方法、および送信方法 |
US6917241B2 (en) * | 2002-05-13 | 2005-07-12 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit, transmission device, amplification method, and transmission method |
US6885330B2 (en) * | 2003-09-05 | 2005-04-26 | Cirrus Logic, Inc. | Data converters with ternary pulse width modulation output stages and methods and systems using the same |
JP2006303681A (ja) | 2005-04-18 | 2006-11-02 | Auto Network Gijutsu Kenkyusho:Kk | 車載用無線送信機 |
US20070139070A1 (en) * | 2005-12-19 | 2007-06-21 | Intel Corporation | Buffer having predriver to help improve symmetry of rise and fall transitions in an output signal |
JP5915459B2 (ja) * | 2012-02-20 | 2016-05-11 | 住友電気工業株式会社 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
-
2012
- 2012-08-24 JP JP2012185371A patent/JP5915459B2/ja not_active Expired - Fee Related
-
2014
- 2014-08-12 US US14/457,539 patent/US9166616B2/en not_active Expired - Fee Related
-
2015
- 2015-09-09 US US14/849,150 patent/US9515674B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9515674B2 (en) | 2016-12-06 |
US9166616B2 (en) | 2015-10-20 |
JP2014014059A (ja) | 2014-01-23 |
US20160118997A1 (en) | 2016-04-28 |
US20150015427A1 (en) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915459B2 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
CN102422528B (zh) | 用于极性发射器的带有数字滤波器的rf放大器 | |
US8494086B2 (en) | Distortion and aliasing reduction for digital to analog conversion | |
JP6090441B2 (ja) | 送信回路 | |
Ketola et al. | Transmitter utilising bandpass delta-sigma modulator and switching mode power amplifier | |
WO2013183550A1 (ja) | 信号変換装置及び送信機 | |
US8290087B2 (en) | Sample rate conversion in delta-sigma modulators | |
WO2013125522A1 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
JP5920109B2 (ja) | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 | |
JP7006689B2 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
JP5915392B2 (ja) | 信号変換装置 | |
Johnson et al. | Manchester encoded bandpass sigma–delta modulation for RF class D amplifiers | |
US20100075615A1 (en) | High Speed Serial Link with Power Spectral Density Frequency Response Suppression | |
US20140198878A1 (en) | Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver | |
JP5418709B2 (ja) | 信号変換装置及び送信機 | |
JP7213947B2 (ja) | デルタシグマ変調装置及び通信機器 | |
Podsiadlik et al. | Analysis of 3-level bandpass sigma-delta modulators with 2-level output | |
JP2014014066A (ja) | 信号変換装置、信号出力装置、及び送信機 | |
JP2014220654A (ja) | 歪補償装置、増幅装置及び無線通信装置 | |
WO2013183534A1 (ja) | 無線送信機、及び信号処理装置 | |
KR100878250B1 (ko) | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 | |
Yu et al. | Compensation of imperfections caused by digital pulse width modulation using baseband injection | |
Rong et al. | A polar transmitter architecture with digital switching amplifier for UHF RFID applications | |
EP2328273A1 (en) | Digital radio frequency modulators | |
Philippe | A zero crossing avoidance predistortion technique for polar transmitters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5915459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |