JP2014220654A - 歪補償装置、増幅装置及び無線通信装置 - Google Patents
歪補償装置、増幅装置及び無線通信装置 Download PDFInfo
- Publication number
- JP2014220654A JP2014220654A JP2013098725A JP2013098725A JP2014220654A JP 2014220654 A JP2014220654 A JP 2014220654A JP 2013098725 A JP2013098725 A JP 2013098725A JP 2013098725 A JP2013098725 A JP 2013098725A JP 2014220654 A JP2014220654 A JP 2014220654A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- digital
- distortion compensation
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
特に、増幅したい無線波の周波数が高い場合には、非線形歪特性を補正して増幅器を線形化するために、デジタル信号処理を用いて増幅器の非線形歪特性を打ち消す前置歪補償(Predistortion)を施すことがある(例えば、特許文献1参照)。
また、DPD100がフィードバック信号として取得する出力信号は、HPA101の出力端に設けられたカプラ103を介して取得する。
つまり、DAC102がデジタル−アナログ変換する歪補償信号には、入力信号の他、歪成分を相殺するための歪相殺信号が加算されている。従って、DAC102は、入力信号の帯域以外に当該入力信号の帯域外に存在する歪相殺信号についてもデジタル−アナログ変換する必要がある。
また、DAC102は、入力信号を適切に再現するために分解能を比較的多bitに設定する必要もある。
このため、上記従来の歪補償装置を用いた場合、歪補償信号のデジタル−アナログ変換を行うDACとして、アナログ変換可能な帯域幅が比較的広帯域でかつビット数が他ビットである変換器を用いる必要があり、装置全体としてコスト高を招くという問題を有していた。
また、本発明によれば、歪相殺信号をデジタル/アナログ変換器の後段の任意の場所に加算することができるため、回路設計の自由度が高められる。
ΔΣ変調器は、歪相殺信号をΔΣ変調することによって、歪相殺信号を比較的高い周波数の量子化信号として出力することができる。このため、歪相殺信号を送信周波数に変換する周波数変換部の後段に加算することで、歪相殺信号のために周波数変換部等のアナログデバイスを設ける必要がなくなり、さらに低コスト化に有利である。
このため、上記歪補償装置において、生成部が生成する歪相殺信号を反転して対象信号に加算する必要がある場合、前記ΔΣ変調器と、前記加算器との間に、前記歪相殺信号を反転させる反転部をさらに備えていることが好ましい。
この場合、ΔΣ変調された後の歪相殺信号を反転するので、反転された歪相殺信号をより精度よく得ることができる。
この場合、次数の異なる歪成分ごとに帯域幅を考慮して各ΔΣ変調器のオーバサンプリングレート等を設定することができる。
上記増幅装置、及び無線通信装置によれば、低コスト化を図ることができる。
〔1. 第1実施形態〕
〔1.1 歪補償装置の構成〕
図1は、第1実施形態に係る歪補償装置を備えた無線通信装置の要部を示すブロック図である。図中、無線通信装置1は、無線信号として送信される送信信号の増幅を行うための増幅装置2を備えている。なお、この増幅装置2は、受信信号の増幅に用いても良い。
DAC4に与えられる信号xは、DAC4によりアナログ信号に変換され、さらに、アップコンバータ5によってベースバンド周波数から、RF(Radio Frequency)周波数にアップコンバートされた後、バンドパスフィルタ6を通過して増幅器3に与えられる。
カプラ8の出力端は、歪補償装置20に接続されている。カプラ8と、歪補償装置20との間には、ダウンコンバータ9と、アナログ信号をデジタル信号に変換するアナログ/デジタル変換器(ADC)10とが接続されている。
カプラ8から得られる出力信号yは、フィードバック信号として歪補償装置20に与えられる。
演算部22は、DAC4の前段の接続部からデジタル信号の信号xを取得するとともに、フィードバック信号としての出力信号yをデジタル信号として取得する。
演算部22は、信号xと出力信号yとを比較し、両者の差分に基づいて出力信号yに生じる歪成分を歪相殺信号uとして生成する機能を有している。
1ビットの量子化信号として表現された歪相殺信号uは、反転増幅器24を経て加算器21に与えられ、信号xに加算される。
そこで、本実施形態では、ΔΣ変調器25と加算器21との間に反転増幅器24が接続されている。演算部22により生成され、さらにΔΣ変調器25によって1ビットの量子化信号とされた歪相殺信号uは、反転増幅器24によって反転される。これにより、信号xに対しては、逆特性とされた歪相殺信号uが加算される。
増幅器3は、歪相殺信号uが加算された信号xを増幅するので、当該増幅器3による出力信号yに含まれる歪が抑制される。
以上のようにして、本実施形態の歪補償装置20は、出力信号yに含まれる歪を抑制し、増幅器3による非線形歪特性を打ち消すことで歪補償処理を行う。
図2は、ΔΣ変調器25のブロック図である。図2に示すように、ΔΣ変調器25は、ループフィルタ27と、量子化器28と、を備えている。
図2に示すΔΣ変調器25は、入力U(本実施形態では、歪相殺信号u)が、ループフィルタ27に与えられる。ループフィルタ27の出力は、量子化器28に与えられる。量子化器28の出力(量子化信号)Vは、ループフィルタ27への他の入力として与えられる。
つまり、ΔΣ変調器25の入力をUとし、ΔΣ変調器25の出力をVとし、量子化雑音をEとしたときに、ΔΣ変調器25の特性を、z領域において表すと、次のとおりである。
V(z)=STF(z)U(z)+NTF(z)E(z) ・・・(1)
V(z)=U(z)+(1−z−1)E(z) ・・・(2)
z → −z2 ・・・(3)
上記変換式を用いると、n次のローパス型ΔΣ変調器(nは1以上の整数)を、2n次のバンドパス型Σ変調器に変換できる。
しかし、ΔΣ変調器25の前段に反転増幅器24を接続する構成では、逆特性とされた歪相殺信号uを精度よく得ることができないおそれがある。
図4は、ΔΣ変調器25の量子化器28における入力と出力との関係を示した図である。
本実施形態のΔΣ変調器25の量子化器28は、例えば、2値の量子化レベル(−1V,+1V)によって量子化信号を出力するように構成されている。さらにこの場合、量子化器28は、例えば、当該量子化器28に対する入力が「0」以上であるときに「+1V」を出力し、「0」より小さいときに「−1V」を出力する。
しかし、量子化後の出力を(−1)倍する場合、入力が「0」であるときは、量子化器28により量子化されると、を入力してから量子化したとすると、「+1V」を出力し、その後(−1)倍することになるので、「−1V」の出力となる。
このように、量子化前に信号に対して(−1)倍する場合と、量子化後に(−1)倍する場合とで、異なる結果が得られることとなる。
歪補償装置20の演算部22は、歪相殺信号u(歪成分)として、信号xを増幅したときに生じる3次及び5次の歪成分を求める。
よって、ΔΣ変調器25は、3次及び5次の歪成分のみについてΔΣ変調を行う。
出力信号yは、信号xである主信号成分(図5(b))の他、隣接周波数帯域に増幅器3の歪特性により生じる歪成分(図5(c))を含んでいる。
この3次及び5次の歪成分は、ΔΣ変調器25によってΔΣ変調がなされる。
よって、ΔΣ変調器25は、その中心周波数が信号xに設定され、信号通過帯域幅が5次の歪成分の周波数帯域幅BW3の50MHzに設定される。
また、ΔΣ変調器25として必要な帯域幅は、5次歪成分の周波数帯域幅BW3の50MHzである。また、3次歪成分のSN比であるSN2として必要な値が例えば30dBであるとすると、ΔΣ変調器25として必要なオーバサンプリングレート(OSR)は、50に設定される。
この場合、ΔΣ変調器25のサンプリングレートfsは、下記式のようになる。
fs = 信号周波数帯域幅 × OSR = 50 × 50 = 2.5GHz
よって、DAC4によってデジタル/アナログ変換可能な周波数帯域幅は、増幅器3の歪特性による歪成分を含む出力信号yをアナログ/デジタル変換する必要があるADC10におけるアナログ/デジタル変換可能な周波数帯域幅よりも狭く設定されている。
よって、本実施形態のDAC4のサンプリングレートfsは、20MHz(10MHz(信号xの帯域幅)×2)に設定されている。
また、DAC102は、主信号成分を適切に再現するために分解能が比較的高くなるようにビット数を設定する必要もある。
一方、本実施形態では、主信号成分については、一般的なDAC4によってデジタル/アナログ変換し、歪補償に用いる歪相殺信号uについては、ΔΣ変調器25を用いたので、DAC4及びΔΣ変調器25それぞれについて、サンプリングレートを低く抑えることができ、コストをより低減することができる。
ΔΣ変調器25は、歪相殺信号uをΔΣ変調することによって、歪相殺信号uを比較的高い周波数の1ビットの量子化信号として出力することができる。このため、加算器21をアップコンバータ5よりも後段に接続することで、歪相殺信号uをRF周波数とするためのアップコンバータ等のアナログデバイスを設ける必要がなくなり、さらに低コスト化に有利である。
図6は、第2実施形態に係る歪補償装置を無線通信装置の要部を示すブロック図である。
本実施形態の歪補償装置20は、2つのΔΣ変調器を備えている点において、第1実施形態と相違している。
フィルタ回路34は、演算部22から与えられる歪成分を次数の異なる歪成分ごとに分離し、次数の異なる歪成分ごとに複数の歪相殺信号を生成する。
本実施形態では、フィルタ回路34は、演算部22から与えられる歪成分を3次歪成分(図5(c)参照)に対応した第1歪相殺信号u1と、5次歪成分(図5(c)参照)に対応した第2歪相殺信号u2とに分離する。つまり、フィルタ回路34は、演算部22とともに、歪相殺信号を生成する生成部を構成している。
第1ΔΣ変調器30に与えられた第1歪相殺信号u1は、第1ΔΣ変調器30によってΔΣ変調された後、第1反転増幅器32を通過して加算器21に与えられ、信号xに加算される。
また、第2ΔΣ変調器31に与えられた第2歪相殺信号u2は、第2ΔΣ変調器31によってΔΣ変調された後、第2反転増幅器33を通過して加算器21に与えられ、信号xに加算される。
また、第1ΔΣ変調器30として必要な帯域幅は、3次歪成分の周波数帯域幅BW2の30MHzである(図5参照)。また、3次歪成分のSN比であるSN2として必要な値が例えば30dBであるとすると、第1ΔΣ変調器30として必要なオーバサンプリングレート(OSR)は、50に設定される。
よって、第1ΔΣ変調器30のサンプリングレートfsは、下記式のようになる。
fs = 信号周波数帯域幅 × OSR = 30 × 50 = 1.5GHz
また、第2ΔΣ変調器31として必要な帯域幅は、5次歪成分の周波数帯域幅BW3の50MHzである(図5参照)。また、5次歪成分のSN比であるSN3として必要な値が例えば10dBであるとすると、第2ΔΣ変調器31として必要なオーバサンプリングレート(OSR)は、第1ΔΣ変調器30よりも低い値として20に設定される。
よって、第2ΔΣ変調器31のサンプリングレートfsは、下記式のようになる。
fs = 信号周波数帯域幅 × OSR = 50 × 20 = 1.0GHz
〔3.1 システムの構成〕
図7は、参考形態に係る、1bitパルス列で表現されたRF信号を出力するシステムのブロック図である。このシステム40は、デジタル信号処理部41と、バンドパスフィルタ42と、を有している。
1bitパルス列は、バンドパスフィルタ42を通過するだけで、純粋なアナログのRF信号となる。
また、システム40全体が送信機として構成されていてもよい。例えば、システム40は、デジタル信号処理部41から出力された信号を増幅器にて増幅し、アンテナから出力するよう構成されていてもよい。この場合、バンドパスフィルタ42は、デジタル信号処理部41とアンテナとの間に設けてもよいし、アンテナをバンドパスフィルタ42として機能させてもよい。
直交変調器45は、IQベースバンド信号を、中間周波数の信号に変換する。直交変調器45は、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。したがって、直交変調器45からは、多ビットのデジタルデータ(離散値)によって表現されたデジタル信号形式の信号(デジタルIF信号)が出力される。
なお、変調波を生成する直交変調器45としては、直交変調器に限らず、変調波を生成するための他の方式の変調器であってもよい。
なお、ΔΣ変調器47の構成は、上記第1実施形態にて示したΔΣ変調器25と同様である。
ΔΣ変調器47から出力された1bitパルス列は、歪補償装置50に与えられる。
歪補償装置50から出力された歪補償がなされた1bitパルス列は、デジタル信号処理部41の出力信号として、デジタル信号処理部41から信号伝送路43へ出力される。
本発明者は、1bitパルス列を構成するパルス波形が、時間軸に対して線対称なパルス波形である場合、1bitパルス列とされたRF信号の信号特性、特に隣接チャネル漏洩電力比(ACLR;Adjacent Channel Leakage power Ratio)を向上させるという知見を、種々の実験結果から得た。
図8に示すパルス波形は、アイパターン及び時間軸波形が示すように、時間軸に対して線対称となっている。以下、このような時間軸に対して線対称なパルス波形を対称波形ともいう。また、時間軸に対して非対称なパルス波形を非対称波形ともいう。
なお、時間軸は、パルスのLowレベル(−1)とHighレベル(+1)の中間(0)にあるものとする(以下、同様)。
frise(t)=fAsym(t)+fSym(t) ・・・(4)
ffall(t)=fAsym(t)−fSym(t) ・・・(5)
frise(t)=−ffall(t) ・・・(7)
換言すると、立ち上がり波形frise(t)における歪成分(第1歪成分)と、立ち下がり波形ffall(t)における歪成分(第2歪成分)とは、時間軸に対して線対称となっており、非対称成分fAsym(t)はゼロとなる。
図10は、図7中、歪補償装置50を示すブロック図である。ΔΣ変調器47は、上述のように、処理部46から与えられるデジタルのRF信号に対して、ΔΣ変調を行って当該RF信号を表現する1bitパルス列を生成する。ΔΣ変調器47による1bitパルス列は、入力されるRF信号の周波数帯域を含む帯域がノイズシェイピングされている。1bitパルス列が表現するアナログ信号には、入力されるRF信号の他、ノイズシェイピングされている量子化雑音阻止帯域の帯域外に、ノイズシェイプにより移動された量子化雑音が比較的高い電力比で存在している。
なお、ΔΣ変調器47は、量子化雑音阻止帯域(バンドパス型ΔΣ変調器47の中心周波数)を、入力されるRF信号の周波数帯域に応じて、変更可能に構成することもできる。
また、ΔΣ変調器47は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
信号生成部52は、立ち上がり波形frise(t)の歪成分と、立ち下がり波形ffall(t)の歪成分との間の時間軸に対する線対称性を低下させる非対称成分fAsym(t)に基づいて、歪補償信号(歪相殺信号)を生成する機能を有している。
歪補償信号は、ΔΣ変調器47から出力される1bitパルス列に含まれる非対称成分fAsym(t)を抑圧することが可能な信号である。より具体的に、歪補償信号は、前記1bitパルス列に含まれる非対称成分fAsym(t)を抽出することで得られる歪補償用非対称成分fdist(t)を1bitパルス列に変換したものである。
これによって、歪補償信号は、1bitパルス列で表現されたアナログ信号に加算される。このように、本形態の歪補償装置50は、フィードフォーワード型の歪補償を実行するように構成されている。
歪補償がなされた1bitパルス列は、立ち上がり波形frise(t)の歪成分と、立ち下がり波形ffall(t)の歪成分とが、時間軸に対して実質的に線対称に漸近することとなる。
この結果、この1bitパルス列から得られるアナログのRF信号の信号特性を向上させることができる。
非対称成分供給部51は、歪補償用非対称成分fdist(t)をデジタル信号として信号生成部52に供給する。非対称成分供給部51が供給する歪補償用非対称成分fdist(t)は、LUT記憶部53に記憶されているLUT(Look Up Table)に格納されている。LUTは、歪補償用非対称成分fdist(t)がデジタル信号(デジタル信号形式の信号)として示された情報を格納している。
非対称成分供給部51は、必要に応じて、LUT記憶部53のLUTを参照し、信号生成部52に供給すべき歪補償用非対称成分fdist(t)を取得する。
非対称成分供給部51は、取得した歪補償用非対称成分fdist(t)をデジタル信号として信号生成部52に供給する。
非対称成分fAsym(t)は、予め測定したΔΣ変調器47による1bitパルス列のアイパターンに基づいて、上述した式(6)を適用することで抽出することができる。
1bitパルス列から抽出された非対称成分fAsym(t)は、デジタル信号に変換された後、歪補償用非対称成分fdist(t)としてLUT記憶部53のLUTに格納される。
つまり、歪補償用非対称成分fdist(t)は、測定されたアイパターンから抽出された非対称成分fAsym(t)をデジタル信号に変換したものである。
図11(a)及び(b)に示すパルス波形は、パルスの立ち上がり時間よりも立ち下がり時間の方が長い波形となっており、立ち上がり波形と立ち下がり波形とは、時間軸方向に非対称となっている。
上記アイパターンに基づいて平均化されたパルスの立ち上がり波形と立ち下がり波形とが取得され、取得された波形に対して、上記式(6)を適用することで、図11(d)に示す非対称成分fAsym(t)を抽出することができる。
非対称成分供給部51は、ΔΣ変調器47が出力する1bitパルス列のパルスの立ち上がり及び立ち下がりのタイミングに合わせて、デジタル信号である歪補償用非対称成分fdist(t)を信号生成部52に供給する。信号生成部52は、歪補償用非対称成分fdist(t)の供給に応じて歪補償信号を生成する。
上記歪補償信号は、非対称成分fAsym(t)を抑圧するための信号である。よって、精度よく歪補償を行うために、歪補償信号は、1bitパルス列におけるパルスの立ち上がり波形及び立ち下がり波形に含まれる非対称成分に加算する必要がある。
信号生成部52は、上述したように、1bitパルス列で表現された歪補償用非対称成分fdist(t)を歪補償信号として生成する機能を有している。
ΔΣ変調器47から出力された1bitパルス列において、RF信号の周波数帯域以外の帯域はノイズ成分なので、歪補償を行う必要があるのは、RF信号の周波数帯域のみである。
この点、本形態では、バンドパスフィルタ56を設けることで、歪補償用非対称成分fdist(t)の内、歪補償にとって必要がない帯域の成分を除去でき、後段の処理量を減少させることができる。
ΔΣ変調器58は、デジタル信号である歪補償用非対称成分fdist(t)にΔΣ変調を行うことで、1bitパルス列で表現された信号(量子化信号)に変換し、反転増幅器55に与える。
反転増幅器55は、歪補償用非対称成分fdist(t)を反転させた後、後段に接続された減衰器59に与える。
すなわち、信号生成部52は、減衰器59により減衰された後の1bitパルス列で表現された歪補償用非対称成分fdist(t)を、歪補償信号として加算器65に出力する。
ここで、ΔΣ変調後の(1bitパルス列で表現された)信号Er1は、上述したように、ΔΣ変調によって生じる非対称成分f´Asym(t)を含んでいる。
図12(b)に示すように、ΔΣ変調後の信号Er1(歪補償用非対称成分fdist(t))に含まれる非対称成分f´Asym(t)を示す信号Er2の電力は、量子化誤差Q2よりも大きく、反転信号Er1よりも小さく現れる。
Er1 < Q1 < Er2 < Q2 ・・・(8)
この結果、信号生成部52は、減衰器59から出力される1bitパルス列で表現された歪補償用非対称成分fdist(t)に含まれる、ΔΣ変調による非対称成分f´Asym(t)等の誤差成分を抑圧でき、精度の高い歪補償信号を得ることができる。
図10を参照して、信号生成部52が出力する歪補償信号は加算器65に与えられる。これにより、歪補償信号(1bitパルス列で表現された歪補償用非対称成分fdist(t))は、ΔΣ変調器47からの1bitパルス列に加算される。
これによって、歪補償信号を生成するために要する期間により生じる遅延を解消することができ、精度よく歪補償を行うことができる。
この結果、ΔΣ変調器47からの1bitパルス列に含まれる非対称成分fAsym(t)は、歪補償信号によって相殺される。RF信号を表現する1bitパルス列は、立ち上がり波形frise(t)の歪成分と、立ち下がり波形ffall(t)の歪成分との間の線対称性が高められ、RF信号としての信号特性劣化が抑制される。
D´out = Dout + W × fdist(G) ・・・(9)
Dout = fideal + fsym + fAsym ・・・(10)
D´out = fideal + fsym + fAsym + W × fdist(G)
= fideal + fsym + (fAsym + W × fdist(G))
・・・(11)
非対称成分fAsymが抑圧された後に残るfidealと、fsymとの和は、理想的な矩形波に歪成分である対称成分を含んでいるが、非対称成分fAsymを含んでいないので、アナログのRF信号としたときの信号特性の劣化は抑制される。つまり、非対称成分fAsymを含んでいなければ、理想的な矩形波としなくても、信号特性の劣化を抑制することができる。
このため、理想的な矩形波が得られるように歪補償する場合と比較して、より容易に歪補償を行うことができる。
この場合、減衰器59(図10)を例えば所定の抵抗値を有する抵抗器で構成し、この抵抗器の抵抗値を一定に固定した上で増幅器57の増幅率を調整することができる。
減衰器59はアナログ信号を処理する機器であり、調整に対する精度が低い。よって、抵抗値を一定として減衰率Wを固定し、デジタル信号を処理する増幅器57の増幅率Gを調整することで、前記かっこ内の部分が「0」に近づくようにより詳細に調整を行うことができる。この結果、互いに線形ではない増幅率G及び減衰率Wの最適値を得ることができる。
図13に示すように、歪補償後のRF信号は、信号部分については、歪補償前のRF信号とよく一致している。
一方、帯域外の隣接チャネルにおいては、歪補償後のRF信号の方が、電力比に大きな低下がみられる。このことから、ACLRが改善され、信号特性の劣化が抑制されていることが確認できる。
本形態の信号生成部52が備えている反転増幅器55は、上述したように、ΔΣ変調器58の後段に接続されているが、第1実施形態と同様、本形態においても、ΔΣ変調器58の後段に反転増幅器55を接続する構成(図10参照)と、反転増幅器55をΔΣ変調器58の前段に接続する構成とが等価であるようにも思われる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
3 増幅器
4 デジタル/アナログ変換器
5 アップコンバータ(周波数変換部)
20 歪補償装置
21 加算器
22 演算部(生成部)
24 反転増幅器(反転部)
25 ΔΣ変調器
30 第1ΔΣ変調器
31 第2ΔΣ変調器
32 第1反転増幅器
33 第2反転増幅器
34 フィルタ回路(生成部)
Claims (8)
- 対象信号を増幅する増幅器の歪特性を補償する歪補償装置であって、
前記増幅器によって増幅された前記対象信号に生じる歪成分を相殺するためのデジタルの歪相殺信号を生成する生成部と、
前記歪相殺信号に対してΔΣ変調を行うΔΣ変調器と、
ΔΣ変調された前記歪相殺信号を前記対象信号に加算するための加算器と、を備え、
前記加算器は、前記増幅器に入力される対象信号をデジタル/アナログ変換するデジタル/アナログ変換器の後段に設けられていることを特徴とする歪補償装置。 - 前記デジタル/アナログ変換器におけるデジタル/アナログ変換可能な周波数帯域幅は、前記増幅器によって増幅された前記対象信号をアナログ/デジタル変換して前記生成部に与えるアナログ/デジタル変換器におけるアナログ/デジタル変換可能な周波数帯域幅よりも狭く設定されている請求項1に記載の歪補償装置。
- 前記デジタル/アナログ変換器によるデジタル/アナログ変換可能な周波数帯域幅は、前記対象信号の周波数帯域幅とほぼ一致している請求項1又は2に記載の歪補償装置。
- 前記加算器は、デジタル/アナログ変換された前記対象信号を送信周波数に変換する周波数変換部の後段に設けられている請求項1〜3のいずれか一項に記載の歪補償装置。
- 前記ΔΣ変調器と、前記加算器との間には、前記歪相殺信号を反転させる反転部をさらに備えている請求項1〜4のいずれか一項に記載の歪補償装置。
- 前記生成部は、前記歪成分を次数の異なる歪成分ごとに分離し、次数の異なる歪成分ごとに複数の前記歪相殺信号を生成するものであり、
前記ΔΣ変調器は、複数の前記歪相殺信号に対応して複数設けられている請求項1〜5のいずれか一項に記載の歪補償装置。 - 増幅器と、
前記増幅器に入力される対象信号をデジタル/アナログ変換するデジタル/アナログ変換器と、
前記増幅器の歪特性を補償する歪補償装置と、を備えた増幅装置であって、
前記歪補償装置は、請求項1〜6のいずれか一項に記載の歪補償装置であることを特徴とする増幅装置。 - 請求項7に記載の増幅装置を備えていることを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098725A JP2014220654A (ja) | 2013-05-08 | 2013-05-08 | 歪補償装置、増幅装置及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098725A JP2014220654A (ja) | 2013-05-08 | 2013-05-08 | 歪補償装置、増幅装置及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014220654A true JP2014220654A (ja) | 2014-11-20 |
Family
ID=51938746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098725A Pending JP2014220654A (ja) | 2013-05-08 | 2013-05-08 | 歪補償装置、増幅装置及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014220654A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008319A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Dispositif radio avec compensation de distorsion |
US20050110565A1 (en) * | 2003-11-21 | 2005-05-26 | Ian Robinson | Multiple polar amplifier architecture |
JP2006203932A (ja) * | 2002-12-10 | 2006-08-03 | Ntt Docomo Inc | 線形電力増幅器及びそのディジタルプリディストータ設定方法 |
JP2013081108A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Ind Ltd | 増幅装置、デジタル信号処理装置、及び無線通信装置 |
-
2013
- 2013-05-08 JP JP2013098725A patent/JP2014220654A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008319A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Dispositif radio avec compensation de distorsion |
JP2006203932A (ja) * | 2002-12-10 | 2006-08-03 | Ntt Docomo Inc | 線形電力増幅器及びそのディジタルプリディストータ設定方法 |
US20050110565A1 (en) * | 2003-11-21 | 2005-05-26 | Ian Robinson | Multiple polar amplifier architecture |
JP2013081108A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Ind Ltd | 増幅装置、デジタル信号処理装置、及び無線通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2513289B2 (ja) | 変調装置 | |
CN101388878B (zh) | 不具有模拟滤波器的极化调制器及其实现装置和实现方法 | |
US8836426B2 (en) | Adaptive linearizer with narrowband feedback path | |
WO2009090825A1 (ja) | プレディストータ | |
US8761241B2 (en) | Method of transmitting data samples with reduced bandwidth | |
EP2779442A1 (en) | Radio Frequency Domain Digital Pre-Distortion | |
JP2016504871A (ja) | シグマ−デルタアナログ−デジタルコンバータ | |
JP5915459B2 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
US8032336B2 (en) | Distortion cancellation using adaptive linearization | |
EP3007354B1 (en) | Distortion compensation apparatus and wireless communication apparatus | |
CN109150213B (zh) | 一种数字预失真系统 | |
US7688235B2 (en) | Composite analog to digital receiver with adaptive self-linearization | |
KR20040080353A (ko) | 신호 샘플 획득 장치 | |
US7095799B2 (en) | Systems and methods for providing baseband-derived predistortion to increase efficiency of transmitters | |
EP2403136B1 (en) | Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback | |
JP5920109B2 (ja) | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 | |
JP4533759B2 (ja) | データ変換器、およびデータ変換方法、ならびにそれらを用いた送信回路、通信機器、および電子機器 | |
WO2018230112A1 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
KR20050064485A (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법 | |
JP5870739B2 (ja) | プリディストーション装置 | |
Maehata et al. | 1-bit feedforward distortion compensation technology for bandpass delta-sigma modulation | |
Schmidt et al. | Non-linearities modelling and post-compensation in continuous-time ΣΔ modulators | |
JP2014220654A (ja) | 歪補償装置、増幅装置及び無線通信装置 | |
US20150155837A1 (en) | Amplifier, transmitter, and amplification method | |
US20240072831A1 (en) | Transmitter device and methods for predistortion and decorrelation of noise in such a transmitter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |