JP2016504871A - シグマ−デルタアナログ−デジタルコンバータ - Google Patents
シグマ−デルタアナログ−デジタルコンバータ Download PDFInfo
- Publication number
- JP2016504871A JP2016504871A JP2015548240A JP2015548240A JP2016504871A JP 2016504871 A JP2016504871 A JP 2016504871A JP 2015548240 A JP2015548240 A JP 2015548240A JP 2015548240 A JP2015548240 A JP 2015548240A JP 2016504871 A JP2016504871 A JP 2016504871A
- Authority
- JP
- Japan
- Prior art keywords
- sigma
- digital
- adc
- delta
- transfer function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000012546 transfer Methods 0.000 claims description 45
- 238000001914 filtration Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 27
- 238000012937 correction Methods 0.000 claims description 15
- 238000013461 design Methods 0.000 claims description 12
- 238000013139 quantization Methods 0.000 claims description 10
- 238000007493 shaping process Methods 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012892 rational function Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
- H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45116—Feedback coupled to the input of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Abstract
Description
式中、Hはループ伝達関数である。以降、H(z)をHと称する。他に述べていなければ、同様の考え方は他の伝達関数にも当てはまる。
全体的な広帯域ユニティゲイン伝達を得て、これにより少なくとも対象の帯域で低遅延を得るために、補正フィルタを含むことが有利かもしれない。好ましくは、補正フィルタは低域通過特性を有する。
3.伝達関数Hから、分子多項式および分母多項式の累乗根にそれぞれ対応するゼロおよび極を抽出する。
その一部がFIRフィルタにおいて実現される雑音伝達関数のための以下の比較的低(三)次IIRフィルタを開始点として用いた。図3Aを参照。
1, 0.987+0.012iおよび0.987−0.012i
である。
1.フィードフォワード経路が単純である。というのも、これは積分器および比較器を1つずつしか備えないからであり、比較器出力は、その入力のゼロ交差にしか影響されず、これは積分器についての要件を大きく緩和する。積分器は、それが積分器を備える増幅器または帰還キャパシタのいずれであっても、その線形性はまったくまたは限られた程度までしか重要でない。電荷平衡が正しい限り、ゼロ交差しか1ビット量子化器によって検出されないので、システムでは誤差も不利な影響も見られない。さらに、単一ビット比較器は、複数ビット量子化器とは異なり、2つの規定されるレベルしか有していないために定義上完全に線形である単一ビットデータストリームを生成し、これは、全高調波歪み(THD)およびSNDRなどのシステム性能に反映する。
Claims (17)
- シグマ−デルタアナログ−デジタルコンバータ(ADC)であって、
フィルタリング段および量子化段を備えるシグマ−デルタADCの入力に接続される順方向経路を備え、順方向経路は伝達関数Hffを有し、さらに
順方向経路の出力からシグマ−デルタADCの入力への帰還経路を備え、前記帰還経路は、順方向経路の出力を変換するためのデジタル−アナログコンバータ(DAC)およびデジタルフィルタを備え、前記帰還経路は伝達関数Hfbを有し、
シグマ−デルタADCは、
式中、Hはループ伝達関数であり、前記NTFは少なくとも1つの減衰ゼロを有し、HffはHのすべての不減衰極を備え、Hfbは前記少なくとも1つの減衰ゼロのうち1つに関連付けられる少なくとも1つの減衰極を備えることを特徴とする、シグマ−デルタアナログ−デジタルコンバータ。 - 順方向経路の出力に接続される補正フィルタをさらに備える、請求項1に記載のシグマ−デルタADC。
- 前記補正フィルタは、
- 対象の信号帯域はHffおよびHfbの両方の通過帯域内に含まれる、請求項1から3のいずれかに記載のシグマ−デルタADC。
- HffおよびHfbの両方が低域通過特性を有する、請求項1から4のいずれかに記載のシグマ−デルタADC。
- 帰還経路は、Hfbに関連付けられるインパルス応答を近似するインパルス応答を有する有限インパルス応答(FIR)デジタルフィルタを備える、請求項1から5のいずれかに記載のシグマ−デルタADC。
- FIRデジタルフィルタをDACと組合せて有限インパルス応答デジタル−アナログコンバータFIRDACを形成する、請求項5に記載のシグマ−デルタADC。
- フィルタリング段は受動フィルタを備える、請求項1から7のいずれかに記載のシグマ−デルタADC。
- フィルタリング段は複数の受動フィルタおよび/または複数の積分器を備える、請求項1から8のいずれかに記載のシグマ−デルタADC。
- フィルタリング段中に積分器を1つしか備えない、請求項1から9のいずれかに記載のシグマ−デルタADC。
- デジタル制御ループであって、
デジタル入力信号と第2のデジタル信号との間の差分を増幅するため、および増幅された信号をアナログ出力信号に変換するための増幅器を備えるデジタル制御ループの入力に接続される順方向経路と、
前記順方向経路の出力からデジタル制御ループの入力への帰還経路とを備え、前記帰還経路は、アナログ出力信号を前記第2のデジタル信号に変換するための、請求項1から10のいずれかに規定されるようなシグマ−デルタADCを備える、デジタル制御ループ。 - デジタル音声増幅器に接続されると、デジタル入力信号に従ってスピーカを駆動するための、請求項11に規定されるようなデジタル制御ループを備えるデジタル音声増幅器。
- 請求項1に従うシグマ−デルタアナログ−デジタルコンバータ(ADC)を設計するための方法であって、
少なくとも1つの減衰ゼロを備えるシグマ−デルタADCの所望の安定した雑音伝達関数NTFを規定することと、
Hの極およびゼロを抽出することと、
HをHffおよびHfbに分割することとを備え、HffはHのすべての不減衰極を備え、Hfbは、前記少なくとも1つの減衰ゼロのうち1つに関連付けられる少なくとも1つの減衰極を備える、方法。 - 有限インパルス応答を用いてHfbに関連付けられるインパルス応答を近似することと、有限インパルス応答(FIR)フィルタを用いて前記有限インパルス応答を実現することとをさらに備える、請求項13に記載の方法。
- 順方向経路の出力に接続される補正フィルタを用いて順方向経路の出力を補正することをさらに備える、請求項13または14に記載の方法。
- 補正フィルタは、
- シグマ−デルタアナログ−デジタルコンバータ(ADC)を製造するための方法であって、
請求項12から16のいずれかに記載のADCを設計することと、
ADCの設計に従ってADCを製造することとを備える、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2012/076814 WO2014094913A1 (en) | 2012-12-21 | 2012-12-21 | Sigma-delta analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016504871A true JP2016504871A (ja) | 2016-02-12 |
JP5922316B2 JP5922316B2 (ja) | 2016-05-24 |
Family
ID=47501273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015548240A Active JP5922316B2 (ja) | 2012-12-21 | 2012-12-21 | シグマ−デルタアナログ−デジタルコンバータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9602126B2 (ja) |
EP (1) | EP2936688B1 (ja) |
JP (1) | JP5922316B2 (ja) |
KR (1) | KR101624933B1 (ja) |
CN (1) | CN105009459B (ja) |
WO (1) | WO2014094913A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9825028B2 (en) * | 2015-01-07 | 2017-11-21 | Nxp B.V. | Ultra linear high voltage resistors |
US9780801B2 (en) * | 2015-09-16 | 2017-10-03 | Semiconductor Components Industries, Llc | Low-power conversion between analog and digital signals using adjustable feedback filter |
US9742426B2 (en) * | 2015-12-15 | 2017-08-22 | Analog Devices, Inc. | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters |
NL2016605B1 (en) | 2016-04-14 | 2017-11-02 | Axign B V | Digital audio converter and amplifier controller. |
US9900017B1 (en) | 2017-04-12 | 2018-02-20 | Apple Inc. | Digital to analog conversion using semi-digital FIR filter |
CN109690955A (zh) * | 2017-06-15 | 2019-04-26 | 深圳市汇顶科技股份有限公司 | 噪声整形电路与三角积分数模转换器 |
US10680638B2 (en) * | 2018-07-04 | 2020-06-09 | SiliconIntervention Inc. | Linearity in a quantized feedback loop |
DE102018121895A1 (de) * | 2018-09-07 | 2020-03-12 | Intel Corporation | Aktives Filter, das ausgebildet ist zum Unterdrücken von Außerband-Spitzenbildung und ein Analog-zu-Digital-Wandler unter Verwendung desselben |
US10425100B1 (en) | 2018-10-03 | 2019-09-24 | Microsoft Technology Licensing, Llc | Continuous time sigma delta analog to digital converter |
CN109542155A (zh) * | 2018-11-09 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种分辨率可调的函数发生器偏置电压产生电路及方法 |
KR102102545B1 (ko) * | 2018-11-20 | 2020-04-21 | 한양대학교 산학협력단 | 연산증폭기의 유한한 이득의 효과를 보상하는 다단 아날로그 디지털 변환기 및 이를 동작시키는 방법 |
US10581453B1 (en) * | 2018-12-18 | 2020-03-03 | Robert Bosch Gmbh | Precision current-to-digital converter |
EP4364299A1 (en) * | 2021-06-30 | 2024-05-08 | Silicon Craft Technology Public Company Limited (SICT) | Sigma-delta modulator based analog-to-digital converter and dithering method thereof |
US11846600B2 (en) * | 2021-09-01 | 2023-12-19 | Cirrus Logic Inc. | Circuitry for analyte measurement |
CN114679182A (zh) * | 2022-04-20 | 2022-06-28 | 中国科学院半导体研究所 | Σ-δ型模数转换器 |
CN114928349B (zh) * | 2022-06-27 | 2024-02-27 | 奉加微电子(昆山)有限公司 | 连续时间流水线模数转换器及其数字重建滤波器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307565B1 (en) * | 2005-12-22 | 2007-12-11 | Cirrus Logic, Inc. | Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise |
JP2010526496A (ja) * | 2007-05-02 | 2010-07-29 | シーラス ロジック,インコーポレイテッド | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム |
JP2011019209A (ja) * | 2009-06-12 | 2011-01-27 | Sony Corp | 信号処理装置、信号処理方法 |
JP2011526453A (ja) * | 2008-07-01 | 2011-10-06 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055843A (en) * | 1990-01-31 | 1991-10-08 | Analog Devices, Inc. | Sigma delta modulator with distributed prefiltering and feedback |
DE50203272D1 (de) * | 2001-01-29 | 2005-07-07 | Siemens Ag | Sigma-delta-modulator zur digitalisierung von analogen hochfrequenzsignalen |
DE60215298T2 (de) | 2002-03-20 | 2007-02-08 | Freescale Semiconductor, Inc., Austin | Analog-Digital Sigma-Delta Modulator mit FIR-Filter |
US20060164272A1 (en) * | 2003-06-27 | 2006-07-27 | Philips Kathleen Jeanne P | Analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter |
JP2009518882A (ja) * | 2005-12-06 | 2009-05-07 | エヌエックスピー ビー ヴィ | シグマ・デルタ型のアナログ‐デジタル変換器 |
US7183957B1 (en) * | 2005-12-30 | 2007-02-27 | Cirrus Logic, Inc. | Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop |
DE102006057926A1 (de) * | 2006-12-08 | 2008-06-12 | Robert Bosch Gmbh | Bandpass Sigma-Delta-Analog/Digital-Wandler zur Wandlung eines ZF-Signals |
FI20075299A0 (fi) * | 2007-04-30 | 2007-04-30 | Nokia Corp | A/D-muuntimen ja vastaanottimen suorituskyvyn parantaminen |
US7696913B2 (en) | 2007-05-02 | 2010-04-13 | Cirrus Logic, Inc. | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection |
US7545302B1 (en) | 2008-03-14 | 2009-06-09 | National Semiconductor Corporation | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier |
US20100045376A1 (en) * | 2008-08-25 | 2010-02-25 | Eric Soenen | Class d amplifier control circuit and method |
SG174873A1 (en) * | 2009-04-30 | 2011-11-28 | Widex As | Input converter for an eeg monitoring system, signal conversion method and monitoring system |
US8471743B2 (en) * | 2010-11-04 | 2013-06-25 | Mediatek Inc. | Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter |
-
2012
- 2012-12-21 CN CN201280078140.XA patent/CN105009459B/zh active Active
- 2012-12-21 EP EP12809825.8A patent/EP2936688B1/en active Active
- 2012-12-21 KR KR1020157019865A patent/KR101624933B1/ko active IP Right Grant
- 2012-12-21 US US14/654,432 patent/US9602126B2/en active Active
- 2012-12-21 WO PCT/EP2012/076814 patent/WO2014094913A1/en active Application Filing
- 2012-12-21 JP JP2015548240A patent/JP5922316B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307565B1 (en) * | 2005-12-22 | 2007-12-11 | Cirrus Logic, Inc. | Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise |
JP2010526496A (ja) * | 2007-05-02 | 2010-07-29 | シーラス ロジック,インコーポレイテッド | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム |
JP2011526453A (ja) * | 2008-07-01 | 2011-10-06 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム |
JP2011019209A (ja) * | 2009-06-12 | 2011-01-27 | Sony Corp | 信号処理装置、信号処理方法 |
Non-Patent Citations (1)
Title |
---|
JPN6015045509; Pradeep Shettigar, Shanthi Pavan: 'Design Techniques for Wideband Single-Bit Continuous-Time DeltaSigma Modulators With FIR Feedback DACs' IEEE JOURNAL OF SOLID-STATE CIRCUITS Vol.47,No.12, 201212, pp.2865-2879 * |
Also Published As
Publication number | Publication date |
---|---|
KR101624933B1 (ko) | 2016-05-27 |
WO2014094913A1 (en) | 2014-06-26 |
CN105009459B (zh) | 2017-08-11 |
US20150341046A1 (en) | 2015-11-26 |
US9602126B2 (en) | 2017-03-21 |
KR20150093851A (ko) | 2015-08-18 |
CN105009459A (zh) | 2015-10-28 |
JP5922316B2 (ja) | 2016-05-24 |
EP2936688A1 (en) | 2015-10-28 |
EP2936688B1 (en) | 2017-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5922316B2 (ja) | シグマ−デルタアナログ−デジタルコンバータ | |
JP5490925B2 (ja) | 向上した雑音除去性を有するオーバーサンプリング連続時間型コンバータ | |
US7936293B2 (en) | Delta-sigma modulator | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
US8223051B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
US9100032B2 (en) | Methods and devices for analog-to-digital conversion | |
JP3785361B2 (ja) | Δςモジュレータ、a/dコンバータおよびd/aコンバータ | |
US7782238B2 (en) | Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same | |
JP4823244B2 (ja) | 変換器 | |
US10224950B2 (en) | Digital to analogue conversion | |
JP2012044500A (ja) | Σδ変換器 | |
JP2006191176A (ja) | スイッチング増幅器 | |
US20220247426A1 (en) | Delta-sigma modulator, delta-sigma digital- analog converter, and method for operating a delta-sigma modulator and a delta-sigma digital- analog converter | |
CN114679182A (zh) | Σ-δ型模数转换器 | |
CN113659939A (zh) | 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器 | |
Yu et al. | An FPGA-based digital class-D amplifier with power supply error correction | |
Leonida et al. | A digitally calibrated CT quadrature bandpass ΣΔ ADC for Wimax/LTE | |
JP2001136072A (ja) | Δς変調器 | |
Chou et al. | A heuristic finite frequency H-infinity filtering technique with application to cascaded 2-1 sigma-delta modulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20151104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5922316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |