JP6643709B2

JP6643709B2 - 信号変調回路

Info

Publication number: JP6643709B2
Application number: JP2016003288A
Authority: JP
Inventors: 芳徳中西; 川口　剛; 剛川口
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2016-01-12
Filing date: 2016-01-12
Publication date: 2020-02-12
Anticipated expiration: 2036-01-12
Also published as: JP2017126814A

Description

本発明は信号変調回路に関し、特にデルタシグマ変調を行う回路に関する。

従来から、スイッチングアンプ等においてデルタシグマ変調（ΔΣ変調）が用いられている。デルタシグマ変調器では、減算器と積分器と量子化器と量子化誤差帰還回路を備える。減算器は、入力信号と量子化された帰還信号との差分を算出する。積分器は、差分信号を積分する。積分信号は量子化器で量子化され、例えば１ビット＝２値の信号として出力される。

下記の特許文献１には、積分器群、加算器群、量子化器、及びパルス幅切り上げ回路から構成されるデルタシグマ変調回路が開示され、サンプリングクロックに同期した１ビット信号に変換して出力することが開示されている。また、量子化器として、Ｄ型フリップフロップを用いることが開示されている。また、特許文献２にも、デルタシグマ変調回路が開示されている。

特許文献３には、量子化出力信号をパルス増幅したスイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、スイッチング信号を抵抗分割により減圧して帰還信号を生成することが記載されている。また、特許文献４には、複数のスイッチのオン、オフを切り替えて、負荷に対して正電圧を印加する第１状態と、負荷に対して電圧を印加しない第２状態と、負荷に対して負電圧を印加する第３状態とを切り替えるスイッチング手段を備えた、３値の１ビットデジタルアンプが記載されている。

また、特許文献５には、クロック信号に同期して入力信号をデルタシグマ変調して出力する信号変調回路であって、入力信号と帰還信号との差分を算出する減算器と、減算器からの出力を積分する積分器と、積分器で積分された信号に対し、前記クロック信号に同期したタイミングでゼロレベルを挿入しつつ遅延して量子化する量子化器と、量子化器からの信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、ドライバ回路からの駆動信号を入力信号に帰還させる帰還回路と、を備えることを特徴とする信号変調回路が記載されている。

特開２００７−３１２２５８号公報特表２０１２−５２７１８７号公報特許第３３６９５０３号特許第４８０５１７７号特開２０１５−１３９１０５号公報

ドライバ回路からの駆動信号を入力信号に帰還させるデルタシグマ変調回路では、３値信号であるスイッチング信号を合成して帰還させる。例えば、特許文献５では、パルス合成回路３４が、ドライバ回路４２からの駆動信号を合成して帰還信号を生成して減算器２０に帰還させることで、ドライバ回路の歪みを低減した３値パルス密度変調型増幅器を実現している。

しかしながら、従来の方法では、正側電圧が出力されている場合の基準電圧の値と、負側電圧が出力されている場合の基準電圧の値が変動するような場合には、この変動がフィードバックできないことで性能向上に限界があるという問題がある。すなわち、正側回路または負側回路の出力電流の非対称性、あるいは、オン抵抗の非対称性に起因する基準電圧のわずかな変動により、デルタシグマ変調において信号の帰還による歪みの低減性能が十分でなくなるという問題がある。

本発明の目的は、デルタシグマ変調においてドライバ回路からの帰還信号を生成する際に、正側回路または負側回路の非対称性等に起因する基準電圧のわずかな変動が存在する場合にも、適切な帰還信号を生成して帰還し、歪みを低減することができる信号変調回路を提供することにある。

本発明の信号変調回路は、入力信号をデルタシグマ変調して出力する信号変調回路であって、入力信号と帰還信号との差分を算出する減算器と、減算器からの出力を積分する積分器と、積分器で積分された信号を位相反転する位相反転回路と、積分器で積分された信号および位相反転回路で位相反転された信号を受けてそれぞれ量子化された信号を得て、これらの信号を用いて単電源に接続された負荷を正電流オン、負電流オン、及びオフの３値の通電状態で選択的に駆動するための３値信号を生成する１価３値信号生成回路と、１価３値信号生成回路からの出力信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、ドライバ回路からの駆動信号を入力信号に帰還させる帰還信号を生成する帰還回路と、を備え、帰還回路が、第１電位を生成する第１電位生成回路と、第１電位よりも小さい第２電位を生成する第２電位生成回路と、第１電位よりも小さく第２電位よりも大きい基準電位を生成する基準電位生成回路と、駆動信号が正電流オンの通電状態である場合に対応して、第１電位を第１出力信号として出力し、かつ、基準電位を第２出力信号として出力し、駆動信号が負電流オンの通電状態である場合に対応して、基準電位を第１出力信号として出力し、かつ、第２電位を第２出力信号として出力し、駆動信号がオフの通電状態である場合に対応して、基準電位を第１出力信号および第２出力信号として出力する切換出力回路と、切換出力回路の第１出力信号および第２出力信号を加算した信号を帰還信号として出力する加算回路と、を含む。

また、本発明の信号変調回路は、入力信号をデルタシグマ変調して出力する信号変調回路であって、入力信号と帰還信号とを加算する加算器と、加算器からの出力を積分する積分器と、積分器で積分された信号を位相反転する位相反転回路と、積分器で積分された信号および位相反転回路で位相反転された信号を受けてそれぞれ量子化された信号を得て、これらの信号を用いて単電源に接続された負荷を正電流オン、負電流オン、及びオフの３値の通電状態で選択的に駆動するための３値信号を生成する１価３値信号生成回路と、１価３値信号生成回路からの出力信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、ドライバ回路からの駆動信号を入力信号に帰還させる帰還信号を生成する帰還回路と、を備え、帰還回路が、第１電位を生成する第１電位生成回路と、第１電位よりも小さい第２電位を生成する第２電位生成回路と、第１電位よりも小さく第２電位よりも大きい基準電位を生成する基準電位生成回路と、駆動信号が負電流オンの通電状態である場合に対応して、第１電位を第１出力信号として出力し、かつ、基準電位を第２出力信号として出力し、駆動信号が正電流オンの通電状態である場合に対応して、基準電位を第１出力信号として出力し、かつ、第２電位を第２出力信号として出力し、駆動信号がオフの通電状態である場合に対応して、基準電位を第１出力信号および第２出力信号として出力する切換出力回路と、切換出力回路の第１出力信号および第２出力信号を加算した信号を帰還信号として出力する加算回路と、を含む。

好ましくは、本発明の信号変調回路は、帰還回路の切換出力回路が、第１電位を第１出力信号として出力するか否かを切り換える第１スイッチと、第２電位を第２出力信号として出力するか否かを切り換える第２スイッチと、基準電位を第１出力信号として出力するか否かを切り換える第３スイッチと、基準電位を第２出力信号として出力するか否かを切り換える第４スイッチと、を含む。

また、好ましくは、本発明の信号変調回路は、帰還回路の切換出力回路が、駆動信号が正電流オンの通電状態である場合と、駆動信号が負電流オンの通電状態である場合と、駆動信号がオフの通電状態である場合と、に対応して、それぞれ第１スイッチ、第２スイッチ、第３スイッチ、ならびに第４スイッチを切り換える切換制御信号を生成する、切換制御信号生成回路をさらに含む。

以下、本発明の作用について説明する。

本発明の信号変調回路は、積分器で積分された信号および位相反転回路で位相反転された信号を受けてそれぞれ量子化された信号を得て、これらの信号を用いて単電源に接続された負荷を正電流オン、負電流オン、及びオフの３値の通電状態で選択的に駆動するための３値信号を生成する１価３値信号生成回路と、ドライバ回路からの駆動信号を入力信号に帰還させる帰還信号を生成する帰還回路を備え、帰還回路が、第１電位を生成する第１電位生成回路と、第１電位よりも小さい第２電位を生成する第２電位生成回路と、第１電位よりも小さく第２電位よりも大きい基準電位を生成する基準電位生成回路と、第１出力信号および第２出力信号を出力する切換出力回路と、切換出力回路の第１出力信号および第２出力信号を加算した信号を帰還信号として出力する加算回路と、を含む。

信号変調回路は、入力信号と帰還信号との差分を算出する減算器を備える場合には、帰還回路の切換出力回路が、駆動信号が正電流オンの通電状態である場合に対応して、第１電位を第１出力信号として出力し、かつ、基準電位を第２出力信号として出力し、駆動信号が負電流オンの通電状態である場合に対応して、基準電位を第１出力信号として出力し、かつ、第２電位を第２出力信号として出力し、駆動信号がオフの通電状態である場合に対応して、基準電位を第１出力信号および第２出力信号として出力する。

したがって、帰還回路が、ドライバ回路からの帰還信号を生成する際に、正側回路または負側回路の非対称性等に起因する基準電圧のわずかな変動が存在する場合にも、第１電位生成回路または第２電位生成回路の動作時に対応した第１電位または第２電位に対して対になる変動を含む基準電位を、第２出力信号または第１出力信号として帰還するので、デルタシグマ変調における信号の帰還による歪みの低減性能が十分に発揮されて、出力信号の歪みが低減される。

または、信号変調回路は、入力信号と帰還信号とを加算する加算器を備える場合には、帰還回路の切換出力回路が、駆動信号が負電流オンの通電状態である場合に対応して、第１電位を第１出力信号として出力し、かつ、基準電位を第２出力信号として出力し、駆動信号が正電流オンの通電状態である場合に対応して、基準電位を第１出力信号として出力し、かつ、第２電位を第２出力信号として出力し、駆動信号がオフの通電状態である場合に対応して、基準電位を第１出力信号および第２出力信号として出力する。この場合には、帰還信号が帰還回路の切換出力回路において既に反転されている関係になるので、減算器を回路構成が簡易になる加算器に置き換えることができる利点がある。

また、信号変調回路は、帰還回路の切換出力回路が、第１電位を第１出力信号として出力するか否かを切り換える第１スイッチと、第２電位を第２出力信号として出力するか否かを切り換える第２スイッチと、基準電位を第１出力信号として出力するか否かを切り換える第３スイッチと、基準電位を第２出力信号として出力するか否かを切り換える第４スイッチと、を含むものであってもよい。正側電圧が出力されている場合の基準電圧の値と、負側電圧が出力されている場合の基準電圧の値が変動しても、第１電位または第２電位に対して対になる変動を含む基準電位を出力することができる。

この場合には、帰還回路の切換出力回路が、駆動信号が正電流オンの通電状態である場合と、駆動信号が負電流オンの通電状態である場合と、駆動信号がオフの通電状態である場合と、に対応して、それぞれ第１スイッチ、第２スイッチ、第３スイッチ、ならびに第４スイッチを切り換える切換制御信号を生成する、切換制御信号生成回路をさらに含んでいてもよい。

本発明の信号変調回路によれば、帰還信号を生成する際に、正側回路または負側回路の非対称性等に起因する基準電圧のわずかな変動が存在する場合にも、適切な帰還信号を生成して帰還し、歪みを低減することができる。従って、本発明によれば、従来以上に低歪みでかつ高性能に負荷を駆動できる。

第１の実施形態の回路構成図である。１価３値波形生成回路及びドライバ回路の回路構成図である。第２の実施形態の回路構成図である。第２の実施形態の高調波歪を説明するグラフである。

以下、本発明の好ましい実施形態による信号変調回路について説明するが、本発明はこれらの実施形態には限定されない。

図１は、第１の実施形態の信号変調回路の回路構成図である。信号変調回路は、減算器１０と、積分器１２と、位相反転回路１４と、１価３値波形生成回路１６と、ドライバ回路１８と、帰還回路２２を備える。信号変調回路は、負荷としてのスピーカー２０に接続され、スピーカー２０を駆動する。

減算器１０は、入力信号と帰還信号の差分を算出して積分器１２に出力する。

積分器１２は、入力される差分信号を積分して位相反転回路１４および１価３値波形生成回路１６に出力する。積分器１２は、信号を出力する際に、量子化器としての（図示しない）ＤＦＦにより１ビットデジタル信号に変換して出力する。量子化機能は、このＤＦＦにより実現されるが、ＤＦＦではリセット端子に信号を供給することでその出力をゼロとすることが可能であり、従ってリセット端子にクロック信号を供給することでクロック信号に同期したタイミングでゼロレベルを挿入することができる。

位相反転回路１４は、積分器１２の出力の位相を反転して１価３値波形生成回路１６に出力する。位相反転回路１４は、１価３値波形生成回路１６に出力する際に、ＤＦＦにより１ビットデジタル信号に変換して出力する。上記と同様に、量子化機能は、このＤＦＦにより実現され、リセット端子にクロック信号を供給することでクロック信号に同期したタイミングでゼロレベルを挿入することができる。

クロック信号に同期したタイミングで常にゼロレベルを挿入することで、ＤＦＦの出力は１ビットデジタル信号であるとともに、そのパルス幅が常に固定のデジタル信号となる。すなわち、ＤＦＦでは入力されたクロック信号の立ち上がりエッジで信号を出力するところ、例えば遅延回路で遅延反転させてクロック信号を供給するとクロック信号の立ち下がりエッジで信号を出力し、次のクロック信号の立ち上がりエッジでその出力がゼロレベルにリセットされ、この処理が繰り返されることで、１ビットデジタル信号のパルス幅は、クロック信号のパルス幅に等しくなる。従って、パルス幅が固定のパルスの数により入力信号の大小を表現することができる。

１価３値波形生成回路１６は、積分器１２及びＤＦＦからの１ビットデジタル信号、すなわち＋１、０の２値信号と、位相反転回路１４及びＤＦＦからの１ビットデジタル信号、すなわち−１、０（−１により位相反転していることを示す）の２値信号から、１価３値波形信号を生成する。ここで、「１価３値」とは、単電源で駆動されるスピーカー等の負荷に対し、正電流で駆動する状態、負電流で駆動する状態、オフ状態の３つの駆動状態を実現することを意味する。また、正電流及び負電流は、負荷を流れる電流の向きが互いに逆であることを意味する。

ドライバ回路１８は、１価３値波形生成回路１６からの１価３値波形信号を用いて負荷としてのスピーカー２０を駆動する。ドライバ回路１８からの駆動信号は、スピーカー２０に供給されるとともに、帰還回路２２にも供給される。ドライバ回路１８は、１価３値波形生成回路１６から出力されるパルス信号をレベルシフトして出力する。ドライバ回路１８の増幅率Ｇは、１．８Ｖ〜５Ｖ程度の入力パルス信号の電源電圧と、出力パルス信号であるスピーカー２０への出力電圧２０Ｖ〜１００Ｖと、のレベルシフトの比として定義される。したがって、帰還回路２２では、帰還信号のレベルを減算器１０において入力信号と同程度にまで低下させて帰還する。

帰還回路２２は、ドライバ回路１８からの駆動信号を減衰させて帰還信号を生成して減算器１０に帰還させる。図１において特徴的な点の一つは、ドライバ回路１８が帰還ループ内に含まれている点である。すなわち、ドライバ回路１８からの駆動信号はスピーカー２０に供給されるだけでなく、帰還回路２２を介して帰還信号として減算器１０に帰還される。従って、ドライバ回路１８が帰還ループ外に設けられていた場合にはドライバ回路１８の歪がそのまま駆動信号としてスピーカー２０に供給されてしまうところ、本実施形態ではドライバ回路１８の歪もフィードバックされて低減され得る。

図２は、１価３値波形生成回路１６及びドライバ回路１８の回路構成図である。１価３値波形生成回路１６は、ＮＯＲゲート３３ａ，３３ｂ、及び４つのＮＯＴゲート４０ａ〜４０ｄから構成される。これらのＮＯＴゲート４０ａ〜４０ｄを図中上から順にＧ１１，Ｇ１２，Ｇ１３，Ｇ１４と称する、つまりＮＯＴゲート４０ａをＧ１１、ＮＯＴゲート４０ｂをＧ１２、ＮＯＴゲート４０ｃをＧ１３、ＮＯＴゲート４０ｄをＧ１４と称すると、Ｇ１１及びＧ１２にはＮＯＲゲート３３ａの出力信号が供給され、Ｇ１３及びＧ１４にはＮＯＲゲート３３ｂの出力信号が供給される。Ｇ１１〜Ｇ１４はそれぞれの入力信号を反転し、出力信号をそれぞれドライバ回路１８に供給する。

ＮＯＲゲート３３ａは、積分器１２の出力を１ビットデジタル信号に変換するＤＦＦ３２の反転出力端子（Ｑバー）からの信号と、位相反転回路１４からの出力を１ビットデジタル信号に変換するＤＦＦ３３の出力端子（Ｑ）からの信号を論理演算する。ＮＯＲゲート３３ｂは、ＤＦＦ３２の出力端子（Ｑ）からの信号と、ＤＦＦ３３の反転出力端子（Ｑバー）からの信号を論理演算して出力する。

ドライバ回路１８は、レベルシフト回路４２ａ１，４２ａ２、ゲート駆動回路４２ｂ１〜４２ｂ４及びスイッチングＦＥＴ４２ｃ１〜４２ｃ４から構成される。スイッチングＦＥＴ４２ｃ１及び４２ｃ３はＰチャンネルＦＥＴ，スイッチングＦＥＴ４２ｃ２及び４２ｃ４はＮチャンネルＦＥＴである。

負荷としてのスピーカー２０は、互いに直列接続されたスイッチングＦＥＴ４２ｃ１及びスイッチングＦＥＴ４２ｃ２の接続節点にその一端が接続されるとともに、互いに直列接続されたスイッチングＦＥＴ４２ｃ３及びスイッチングＦＥＴ４２ｃ４の接続節点にその他端が接続される。

スイッチングＦＥＴ４２ｃ１及びスイッチングＦＥＴ４２ｃ３は単電源の正極側に接続され、スイッチングＦＥＴ４２ｃ２及びスイッチングＦＥＴ４２ｃ４は単電源の負極側に接続される。従って、スイッチングＦＥＴ４２ｃ１がオンしスイッチングＦＥＴ４２ｃ２がオフし、かつ、スイッチングＦＥＴ４２ｃ３がオフし、スイッチングＦＥＴ４２ｃ４がオンすると、
スイッチングＦＥＴ４２ｃ１→スピーカー４４→スイッチング４２ｃ４
の如く電流が流れ、正電流オン状態となる。
また、スイッチングＦＥＴ４２ｃ１がオフしスイッチングＦＥＴ４２ｃ２がオンし、かつ、スイッチングＦＥＴ４２ｃ３がオンしスイッチングＦＥＴ４２ｃ４がオフすると、
スイッチングＦＥＴ４２ｃ３→スピーカー→スイッチングＦＥＴ４２ｃ２
の如く電流が流れ、負電流オン状態となる。

さらに、スイッチングＦＥＴ４２ｃ１，４２ｃ３がオフし、スイッチングＦＥＴ４２ｃ２，４２ｃ４がオンすると、スピーカー４４には電流は流れずオフ状態（ショートによるオフ状態）となる。

１価３値波形生成回路１６の４つの論理ゲートＧ１１〜Ｇ１４の出力信号は、４つのスイッチングＦＥＴ４２ｃ１〜４２ｃ４を駆動するためのそれぞれのゲート駆動回路４２ｂ１〜４２ｂ４に供給される。すなわち、Ｇ１１の出力信号は、レベルシフト回路４２ａ１を介してゲート駆動回路４２ｂ１に供給され、スイッチングＦＥＴ４２ｃ１を駆動する。Ｇ１２の出力信号は、ゲート駆動回路４２ｂ２に供給され、スイッチングＦＥＴ４２ｃ２を駆動する。Ｇ１４の出力信号は、レベルシフト回路４２ａ２を介してゲート駆動回路４２ｂ３に供給され、スイッチングＦＥＴ４２ｃ３を駆動する。Ｇ１３の出力信号は、ゲート駆動回路４２ｂ４に供給され、スイッチングＦＥＴ４２ｃ４を駆動する。

ＮＯＲゲート３３ａ，３３ｂの出力がそれぞれ「１」、「０」である場合、Ｇ１１及びＧ１２の出力は「１」を反転した「０」となり、Ｇ１３及びＧ１４の出力は「０」を反転した「１」となる。すると、スイッチングＦＥＴ４２ｃ１はオン、スイッチングＦＥＴ４２ｃ２はオフ、スイッチングＦＥＴ４２ｃ３はオフ、スイッチングＦＥＴｃ４はオンとなり、電流は、
スイッチングＦＥＴ４２ｃ１→スピーカー４４→スイッチングＦＥＴ４２ｃ４
と流れる（＋ＯＮ状態）。

ＮＯＲゲート３３ａ、３３ｂの出力がそれぞれ「０」、「１」である場合、Ｇ１１及びＧ１２の出力は「０」を反転した「１」となり、Ｇ１３及びＧ１４の出力は「１」を反転した「０」となる。すると、スイッチングＦＥＴ４２ｃ１はオフ、スイッチングＦＥＴ４２ｃ２はオン、スイッチングＦＥＴ４２ｃ３はオン、スイッチングＦＥＴ４２ｃ４はオフとなり、電流は
スイッチングＦＥＴ４２ｃ３→スピーカー４４→スイッチングＦＥＴ４２ｃ２
と流れる（−ＯＮ状態）。

ＮＯＲゲート３３ａ，３３ｂの出力がそれぞれ「１」である場合、Ｇ１１〜Ｇ１４の出力は「１」を反転した「０」となる。すると、スイッチングＦＥＴ４２ｃ１はオン、スイッチングＦＥＴ４２ｃ２はオフ、スイッチングＦＥＴ４２ｃ３はオン、スイッチングＦＥＴｃ４はオフとなり、スピーカー４４に電流は流れない（オフ状態）。

さらに、ＮＯＲゲート３３ａ，３３ｂの出力が「０」である場合、Ｇ１１〜Ｇ１４の出力は「０」を反転した「１」となる。すると、スイッチングＦＥＴ４２ｃ１はオフ、スイッチングＦＥＴ４２ｃ２はオン、スイッチングＦＥＴ４２ｃ３はオフ、スイッチングＦＥＴｃ４はオンとなり、スピーカー４４に電流は流れない（オフ状態）。

以上のように、１価３値波形生成回路１６およびドライバ回路１８により、３値パルス密度変調信号から単電源３状態スピーカーを駆動するための信号を生成することで、回路規模を増大させることなくスピーカー２０を駆動することができる。

帰還回路２２は、ドライバ回路１８の駆動信号から帰還信号を生成するが、例えば、図１および図２の回路構成において、スイッチングＦＥＴ４２ｃ２とスピーカー２０の接続点から正相側の帰還信号ＦＢ＋を第１の入力信号ｄ１として入力するとともに、スイッチングＦＥＴ４２ｃ４とスピーカー２０の接続点から逆相側の帰還信号ＦＢ−を第２の入力信号ｄ２として入力し、これらの両信号から帰還信号ｅ０を生成して減算器１０に帰還する。

帰還回路２２は、電位生成回路２４を含む。電位生成回路２４は、第１電位を生成する第１電位生成回路２４ａと、第１電位よりも小さい第２電位を生成する第２電位生成回路２４ｂと、第１電位よりも小さく第２電位よりも大きい基準電位を生成する基準電位生成回路としての第３電位生成回路２４ｃと、を含む。第１電位は単電源の正極電位に対応し、第２電位は単電源の負極電位に対応し、基準電位は単電源の正極電位と負極電位との中間の電位に対応する。したがって、単電源であって第２電位が接地電位である場合には、基準電位は所定の正電位であればよい。

帰還回路２２は、さらに、切換出力回路２３を含む。切換出力回路２３は、スイッチＳＷ１、ＳＷ２、ＳＷ３、および、ＳＷ４と、第１の入力信号ｄ１および第２の入力信号ｄ２から、これらのスイッチＳＷ１〜ＳＷ４をそれぞれオン／オフ制御する制御信号ｓ１、ｓ２、ｓ３、および、ｓ４をそれぞれ出力する切換制御信号生成回路２６を含む。スイッチＳＷ１は、第１電位を第１出力信号ｅ１として出力するか否かを切り換える。スイッチＳＷ２は、第２電位を第２出力信号ｅ２として出力するか否かを切り換える。スイッチＳＷ３は、第３電位を第１出力信号ｅ１として出力するか否かを切り換える。そして、スイッチＳＷ４は、第３電位を第２出力信号ｅ２として出力するか否かを切り換える。

したがって、帰還回路２２の切換出力回路２３は、制御信号ｓ１、ｓ２、ｓ３、および、ｓ４をそれぞれ出力して、スピーカーを駆動する３状態の信号に対応する。切換制御信号生成回路２６は、第１の入力信号ｄ１および第２の入力信号ｄ２を論理演算することで、制御信号ｓ１、ｓ２、ｓ３、および、ｓ４をそれぞれ出力して、スイッチＳＷ１、ＳＷ２、ＳＷ３、および、ＳＷ４をそれぞれオン／オフ制御するので、切換出力回路２３は、第１出力信号ｅ１および第２出力信号ｅ２を出力することができる。

帰還回路２２は、さらに、加算回路２５を含む。加算回路２５は、切換出力回路２３の第１出力信号ｅ１および第２出力信号ｅ２を加算した信号を帰還信号ｅ０として出力する。したがって、帰還回路２２は、ドライバ回路１８からの駆動信号ＦＢ＋およびＦＢ−から帰還信号ｅ０を生成して減算器１０に帰還させることで、ドライバ回路１８の歪みを低減した１価３値パルス密度変調型増幅器を実現している。

ここで、帰還回路２２の動作を詳しく説明する。帰還回路２２の切換出力回路２３は、第１電位に対応する第１出力信号ｄ１または第２電位に対応する第２出力信号ｄ２に対してそれぞれ対になる変動を含む基準電位を、第２出力信号ｄ２または第１出力信号として帰還する。

具体的には、帰還回路２２の切換出力回路２３は、駆動信号が正電流オンの通電状態である場合に対応して、スイッチＳＷ１をオンにして第１電位を第１出力信号ｅ１として出力し、かつ、スイッチＳＷ４をオンにして基準電位を第２出力信号ｅ２として出力し、かつ、スイッチＳＷ２およびスイッチＳＷ３をオフにする。

または、帰還回路２２の切換出力回路２３は、駆動信号が負電流オンの通電状態である場合に対応して、スイッチＳＷ３をオンにして基準電位を第１出力信号ｅ１として出力し、かつ、スイッチＳＷ２をオンにして第２電位を第２出力信号ｅ２として出力し、かつ、スイッチＳＷ１およびスイッチＳＷ４をオフにする。

または、帰還回路２２の切換出力回路２３は、駆動信号がオフの通電状態である場合に対応して、スイッチＳＷ３をオンにして基準電位を第１出力信号ｅ１として出力し、かつ、スイッチＳＷ４をオンにして基準電位を第２出力信号ｅ２として出力し、かつ、スイッチＳＷ１およびスイッチＳＷ２をオフにする。

したがって、帰還回路２２が、ドライバ回路１８からの帰還信号ｅ０を生成する際に、正側回路または負側回路の非対称性等に起因する基準電圧のわずかな変動が存在する場合にも、第１電位または第２電位に対して対になる変動を含む基準電位を帰還することができる。その結果、デルタシグマ変調における信号の帰還による歪みの低減性能が十分に発揮されて、出力信号の歪みを十分に低減できる。

図３は、第２の実施形態の信号変調回路の回路構成図である。信号変調回路は、加算器１１と、積分器１２と、位相反転回路１４と、１価３値波形生成回路１６と、ドライバ回路１８と、帰還回路２２を備える。第２の実施形態の信号変調回路は、第１の実施形態の信号変調回路と、減算器１０に代えて加算器１１を備え、ドライバ回路１８および帰還回路２２の接続の正負が逆の関係になっている点で相違し、その他の点で共通する。したがって、重複する説明は省略する。

加算器１１は、入力信号と帰還信号ｅ０を加算して積分器１２に出力する。この第２の実施形態の場合には、後述するように、第１の実施形態の場合に対して帰還信号ｅ０が実質的に反転されている。

帰還回路２２は、ドライバ回路１８の駆動信号から帰還信号を生成するが、例えば、図２の回路構成において、スイッチングＦＥＴ４２ｃ２とスピーカー２０の接続点から正相側の帰還信号ＦＢ＋を第２の入力信号ｄ２として入力するとともに、スイッチングＦＥＴ４２ｃ４とスピーカー２０の接続点から逆相側の帰還信号ＦＢ−を第１の入力信号ｄ１として入力し、これらの両信号から帰還信号ｅ０を生成して減算器１０に帰還する。

第２の実施形態の場合においても、帰還回路２２の切換出力回路２３は、第１電位に対応する第１出力信号ｄ１または第２電位に対応する第２出力信号ｄ２に対してそれぞれ対になる変動を含む基準電位を、第２出力信号ｄ２または第１出力信号として帰還する。ただし、第１の実施形態の場合とは、正負電流に対応する関係が反転した逆相の関係になる。

具体的には、帰還回路２２の切換出力回路２３は、駆動信号が負電流オンの通電状態である場合に対応して、スイッチＳＷ１をオンにして第１電位を第１出力信号ｅ１として出力し、かつ、スイッチＳＷ４をオンにして基準電位を第２出力信号ｅ２として出力し、かつ、スイッチＳＷ２およびスイッチＳＷ３をオフにする。

または、帰還回路２２の切換出力回路２３は、駆動信号が正電流オンの通電状態である場合に対応して、スイッチＳＷ３をオンにして基準電位を第１出力信号ｅ１として出力し、かつ、スイッチＳＷ２をオンにして第２電位を第２出力信号ｅ２として出力し、かつ、スイッチＳＷ１およびスイッチＳＷ４をオフにする。

加算回路２５は、切換出力回路２３の第１出力信号ｅ１および第２出力信号ｅ２を加算した信号を帰還信号ｅ０として出力する。この場合には、帰還信号ｅ０が既に反転されている関係になるので、第１の実施形態の場合の減算器１０を、回路構成が簡易になる加算器１１に置き換えることができる。したがって、帰還回路２２は、ドライバ回路１８からの駆動信号ＦＢ＋およびＦＢ−から反転した帰還信号ｅ０を生成して加算器１１に帰還させることで、ドライバ回路１８の歪みを低減した１価３値パルス密度変調型増幅器を実現できる。

また、帰還回路２２が、ドライバ回路１８からの帰還信号ｅ０を生成する際に、正側回路または負側回路の非対称性等に起因する基準電圧のわずかな変動が存在する場合にも、第１電位または第２電位に対して対になる変動を含む基準電位を帰還することができる。その結果、デルタシグマ変調における信号の帰還による歪みの低減性能が十分に発揮されて、出力信号の歪みを十分に低減できる。

図４は、第２の実施形態の場合の高調波歪を説明するグラフである。具体的には、グラフの横軸は基準化した駆動信号のパワーであり、縦軸はノイズの混入を示す基準化した高調波歪率＋ノイズ（％）であって、パワーに係わらず高調波歪率が低いことが好ましい。比較のため、第１電位または第２電位に対して対になる変動を含む基準電位を帰還しない従来の通りの場合の比較例も併せて示す。

本実施形態の実施例のように、第１電位または第２電位に対して対になる変動を含む基準電位を帰還すると、全てのパワー領域において高調波歪が抑制されており、性能が向上している。本実施例においては、高調波歪率＋ノイズを約２０ｄＢ近く従来よりも改善できる。全てのパワー領域において高調波歪が抑制されており、性能が向上している。本実施形態では、より高性能にスピーカー２０を駆動することができる。なお、第１の実施形態の場合も同様である。

一方で、単第１電位または第２電位に対して対になる変動を含む基準電位を帰還しない比較例の場合には、基準電圧の値が変動してもこれを帰還できないので、デルタシグマ変調において信号の帰還による歪みの低減性能が十分でなくなり、性能が劣化する問題がある。

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。

例えば、本実施形態では、量子化器としてＤＦＦを設けているが、これに代えて、チョッパ回路とＤＦＦから量子化器を構成してもよい。チョッパ回路のスイッチングのオンオフをクロック信号で制御することで、クロック信号に同期したタイミングでゼロレベルを挿入しつつ１ビットデジタル信号を生成することができる。

また、本実施形態では、図１〜図２および図３に図示するような信号変調回路を示したが、これは例示にすぎず、スピーカー２０の駆動信号（駆動電圧信号）から帰還信号を生成する任意の回路構成に適用することができる。

本発明の信号変調回路は、アナログ音声信号またはデジタル音声信号を含むコンテンツを再生する増幅器、並びに、スピーカーを含むステレオ装置、あるいは、マルチチャンネルサラウンド音声再生装置のみならず、ディスプレイ等の映像・音響機器、等にも適用が可能である。

１０減算器、１１加算器、１２積分器、１４位相反転回路、１６１価３値波形生成回路、１８ドライバ回路、２０スピーカー、２２帰還回路、２３切換出力回路、２４電位生成回路、２５加算回路、２６切換制御信号生成回路。

Claims

入力信号をデルタシグマ変調して出力する信号変調回路であって、
入力信号と帰還信号との差分を算出する減算器と、
前記減算器からの出力を積分する積分器と、
前記積分器で積分された信号を位相反転する位相反転回路と、
前記積分器で積分された信号および前記位相反転回路で位相反転された信号を受けてそれぞれ量子化された信号を得て、これらの信号を用いて単電源に接続された負荷を正電流オン、負電流オン、及びオフの３値の通電状態で選択的に駆動するための３値信号を生成する１価３値信号生成回路と、
前記１価３値信号生成回路からの出力信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、
前記ドライバ回路からの前記駆動信号を前記入力信号に帰還させる前記帰還信号を生成する帰還回路と、
を備え、
前記帰還回路が、
第１電位を生成する第１電位生成回路と、前記第１電位よりも小さい第２電位を生成する第２電位生成回路と、前記第１電位よりも小さく前記第２電位よりも大きい基準電位を生成する基準電位生成回路と、
前記駆動信号が前記正電流オンの通電状態である場合に対応して、前記第１電位を第１出力信号として出力し、かつ、前記基準電位を第２出力信号として出力し、前記駆動信号が前記負電流オンの通電状態である場合に対応して、前記基準電位を前記第１出力信号として出力し、かつ、前記第２電位を前記第２出力信号として出力し、前記駆動信号が前記オフの通電状態である場合に対応して、前記基準電位を前記第１出力信号および前記第２出力信号として出力する切換出力回路と、
前記切換出力回路の前記第１出力信号および前記第２出力信号を加算した信号を前記帰還信号として出力する加算回路と、を含む、
信号変調回路。
入力信号をデルタシグマ変調して出力する信号変調回路であって、
入力信号と帰還信号とを加算する加算器と、
前記加算器からの出力を積分する積分器と、
前記積分器で積分された信号を位相反転する位相反転回路と、
前記積分器で積分された信号および前記位相反転回路で位相反転された信号を受けてそれぞれ量子化された信号を得て、これらの信号を用いて単電源に接続された負荷を正電流オン、負電流オン、及びオフの３値の通電状態で選択的に駆動するための３値信号を生成する１価３値信号生成回路と、
前記１価３値信号生成回路からの出力信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、
前記ドライバ回路からの前記駆動信号を前記入力信号に帰還させる前記帰還信号を生成する帰還回路と、
を備え、
前記帰還回路が、
第１電位を生成する第１電位生成回路と、前記第１電位よりも小さい第２電位を生成する第２電位生成回路と、前記第１電位よりも小さく前記第２電位よりも大きい基準電位を生成する基準電位生成回路と、
前記駆動信号が前記負電流オンの通電状態である場合に対応して、前記第１電位を第１出力信号として出力し、かつ、前記基準電位を第２出力信号として出力し、前記駆動信号が前記正電流オンの通電状態である場合に対応して、前記基準電位を前記第１出力信号として出力し、かつ、前記第２電位を前記第２出力信号として出力し、前記駆動信号が前記オフの通電状態である場合に対応して、前記基準電位を前記第１出力信号および前記第２出力信号として出力する切換出力回路と、
前記切換出力回路の前記第１出力信号および前記第２出力信号を加算した信号を前記帰還信号として出力する加算回路と、を含む、
信号変調回路。
前記帰還回路の前記切換出力回路が、前記第１電位を前記第１出力信号として出力するか否かを切り換える第１スイッチと、前記第２電位を前記第２出力信号として出力するか否かを切り換える第２スイッチと、前記基準電位を前記第１出力信号として出力するか否かを切り換える第３スイッチと、前記基準電位を前記第２出力信号として出力するか否かを切り換える第４スイッチと、を含む、
請求項１または２に記載の信号変調回路。
前記帰還回路の前記切換出力回路が、
前記駆動信号が前記正電流オンの通電状態である場合と、前記駆動信号が前記負電流オンの通電状態である場合と、前記駆動信号が前記オフの通電状態である場合と、に対応して、それぞれ前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、ならびに前記第４スイッチを切り換える切換制御信号を生成する、切換制御信号生成回路をさらに含む、
請求項３に記載の信号変調回路。