JP6197824B2 - 信号変調回路 - Google Patents

Description

本発明は信号変調回路に関し、特にデルタシグマ変調を行う回路に関する。

従来から、スイッチングアンプ等においてデルタシグマ変調（ΔΣ変調）が用いられている。デルタシグマ変調器では、減算器と積分器と量子化器と量子化誤差帰還回路を備える。減算器は、入力信号と量子化された帰還信号との差分を算出する。積分器は、差分信号を積分する。積分信号は量子化器で量子化され、例えば１ビット＝２値の信号として出力される。

下記の特許文献１には、積分器群、加算器群、量子化器、及びパルス幅切り上げ回路から構成されるデルタシグマ変調回路が開示され、サンプリングクロックに同期した１ビット信号に変換して出力することが開示されている。また、量子化器として、Ｄ型フリップフロップを用いることが開示されている。また、特許文献２にも、デルタシグマ変調回路が開示されている。

特許文献３には、量子化出力信号をパルス増幅したスイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、スイッチング信号を抵抗分割により減圧して帰還信号を生成することが記載されている。また、特許文献４には、その図８または図９に、差動出力の電力増幅段＋/−出力波形をそれぞれ抵抗分割せずに直接帰還することが記載されている。

特開２００７−３１２２５８号公報 特表２０１２−５２７１８７号公報 特許第３３６９５０３号 特許第３３２５１６９号

スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、スイッチング信号を抵抗分割により減圧して帰還信号を生成することは、電力増幅部に加えられる定電圧に含まれるリプルや外来ノイズ等に起因するスイッチング信号の波形の変形をそのままの形で帰還させる点では有効であるが、他方で別の問題を生じ得る。

すなわち、抵抗分割する際の抵抗値が小さい場合にはスイッチング信号で駆動されるスピーカー出力電圧が大きい場合に消費電力が大きくなり発熱問題のために部品が破損しやすくなり、部品の大型化を招いてしまう問題があり、逆に、抵抗値が大きい場合にはスイッチング速度が低下してしまうため性能が劣化する問題がある。特に、帰還ループ上のプリント基板パターンは他のラインよりは相対的に長くなる傾向により、帰還ループでの高周波信号の信号減衰が無視できなくなり、性能が低下し易い問題がある。

また、差動出力の電力増幅段＋/−出力波形をそれぞれ抵抗分割せずに直接に帰還する方法を用いると、対接地抵抗が不要となって接地ＧＮＤに電流が流れることがない一方で、抵抗分割により信号が減衰していないので、電源電圧フルスイングのスイッチング波形をパターンで引き回すことになってしまい、結果的にノイズが混入しやすくなるという問題がある。また、正負の２つの帰還経路において抵抗値のばらつきが存在すると、デルタシグマ変調において非線形２次歪の発生要因となり、性能悪化の影響が大きくなってしまうという問題がある。

本発明の目的は、帰還信号を生成する際に、消費電力の増大を抑制し、かつ、部品の破損を防止し、また、ドライバ回路の出力を帰還させる場合に発生しやすいノイズを混入させずに、デルタシグマ変調部への帰還信号を生成できる信号変調回路を提供することにある。

本発明の信号変調回路は、入力信号をデルタシグマ変調して出力する信号変調回路であって、入力信号と帰還信号との差分を算出する減算器と、減算器からの出力を積分する積分器と、積分器で積分された信号を量子化する量子化器と、量子化器からの信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、ドライバ回路からの駆動信号を入力信号に帰還させる帰還信号を生成する帰還回路と、を備え、帰還回路が、少なくとも互いに直列接続された第１抵抗及び第１抵抗よりも抵抗値が大きい第２抵抗を備え、第１抵抗の一方端が減算器に接続し、第２抵抗の一方端がドライバ回路に接続し、第１抵抗の一方端と減算器との配線長である第１配線距離、および、第２抵抗の一方端とドライバ回路との配線長である第２配線距離が、第１抵抗の他方端と第２抵抗の他方端との配線長である第３配線距離よりも短く設定されて、第１抵抗の一方端から帰還信号を生成する。

好ましくは、本発明の信号変調回路は、帰還回路の第２抵抗の抵抗値が、第１抵抗の抵抗値にドライバ回路の増幅率を乗算した値以上に設定されている。

また、好ましくは、本発明の信号変調回路は、積分器で積分された信号を位相反転して量子化器に出力する位相反転回路をさらに備え、量子化器が、積分器で積分された信号および位相反転回路からの出力信号を受けて３値以上に量子化された信号をドライバ回路に出力し、帰還回路が、さらに少なくとも互いに直列接続された第３抵抗及び第３抵抗よりも抵抗値が大きい第４抵抗を備え、第３抵抗の一方端が減算器に接続し、第４抵抗の一方端がドライバ回路に接続し、第３抵抗の一方端と減算器との配線長である第４配線距離、および、第４抵抗の一方端とドライバ回路との配線長である第５配線距離が、第３抵抗の他方端と第４抵抗の他方端との配線長である第６配線距離よりも短く設定されて、第４抵抗の一方端から第２の帰還信号を生成する。

また、好ましくは、本発明の信号変調回路は、帰還回路の第４抵抗の抵抗値が、第３抵抗の抵抗値にドライバ回路の増幅率を乗算した値以上に設定されている。

また、好ましくは、本発明の信号変調回路は、帰還回路の第３抵抗が、可変抵抗素子を含む。

また、好ましくは、本発明の信号変調回路は、減算器が、正相端子と逆相端子を有する増幅器で構成され、第３抵抗の一方端が、逆相端子に接続する。

また、好ましくは、本発明の信号変調回路は、ドライバ回路の出力とスピーカーが接続される出力端子との間に低域通過フィルタを有さない。

以下、本発明の作用について説明する。

本発明の信号変調回路は、ドライバ回路からの駆動信号を入力信号に帰還させる帰還信号を生成する帰還回路を備え、帰還回路が、少なくとも互いに直列接続された第１抵抗及び第１抵抗よりも抵抗値が大きい第２抵抗を備え、第１抵抗の一方端から帰還信号を生成する。第１抵抗の一方端は減算器に接続し、第２抵抗の一方端はドライバ回路に接続する。そして、第１抵抗の一方端と減算器との配線長である第１配線距離、および、第２抵抗の一方端とドライバ回路との配線長である第２配線距離が、第１抵抗の他方端と第２抵抗の他方端との配線長である第３配線距離よりも短く設定される。

したがって、帰還回路が、ドライバ回路からの駆動信号を減衰させた帰還信号を入力信号に帰還させることができ、部品の破損を防止できる。しかも、互いに直列接続された第１抵抗及び第２抵抗は、第２抵抗が第１抵抗よりも抵抗値が大きくされて、かつ、第１抵抗と第２抵抗との間の配線長が相対的に長くなるように配置されるので、入力信号が引き回されるパターンにあたる第１配線距離、および、ドライバ回路における電源電圧フルスイングの駆動信号が引き回されるパターンにあたる第２配線距離が短くなり、入力信号にノイズが混入しにくくなるという利点がある。

また、信号変調回路は、積分器で積分された信号を位相反転して量子化器に出力する位相反転回路をさらに備え、量子化器が、積分器で積分された信号および位相反転回路からの出力信号を受けて３値以上に量子化された信号をドライバ回路に出力するものであってもよい。この場合には、帰還回路は、さらに少なくとも互いに直列接続された第３抵抗及び第３抵抗よりも抵抗値が大きい第４抵抗を備え、第４抵抗の一方端から第２の帰還信号を生成する。そして、第３抵抗の一方端と減算器との配線長である第４配線距離、および、第４抵抗の一方端とドライバ回路との配線長である第５配線距離が、第３抵抗の他方端と第４抵抗の他方端との配線長である第６配線距離よりも短く設定される。第３抵抗は、可変抵抗素子を含んでいてもよい。

この場合には、帰還回路が、ドライバ回路からの差動出力の＋/−出力波形である駆動信号を減衰させた第２の帰還信号を入力信号に帰還させることができる。同様に、互いに直列接続された第３抵抗及び第４抵抗は、第３抵抗が第４抵抗よりも抵抗値が大きくされて、かつ、第３抵抗と第４抵抗との間の配線長である第６配線距離が相対的に長くなるように配置されるので、入力信号が引き回されるパターンにあたる第４配線距離、および、ドライバ回路における電源電圧フルスイングの駆動信号が引き回されるパターンにあたる第５配線距離が短くなり、入力信号にノイズが混入しにくくなるという利点がある。

なお、第２抵抗の抵抗値は、第１抵抗の抵抗値にドライバ回路の増幅率を乗算した値以上に設定されているのが好ましい。同様に、帰還回路の第４抵抗の抵抗値は、第３抵抗の抵抗値にドライバ回路の増幅率を乗算した値以上に設定されているのが好ましい。これらの場合には、帰還信号にノイズが混入しにくくなり、駆動信号の歪率を顕著に低くなるように改善できる。

また、第３抵抗が可変抵抗素子を含んでいれば、第１抵抗および第３抵抗の抵抗値がばらついていても、デルタシグマ変調において非線形２次歪の発生要因となる誤差を調整できるので、性能が悪化しないという利点がある。特に、減算器が、正相端子と逆相端子を有する増幅器で構成される場合には、可変抵抗素子を含む第３抵抗の一方端を、逆相端子に接続するようにするのが好ましい。帰還経路による影響は正相端子側の方が受けやすいので、配線長が長くなりやすい半固定抵抗は逆相端子側の方が好ましい。

また、この信号変調回路は、ドライバ回路の出力とスピーカーが接続される出力端子との間に低域通過フィルタを設けずに、省略する場合に適している。低域通過フィルタを省略すると、帰還信号にドライブ回路に接続するスピーカーの負荷の影響が現れやすくなるが、特に第３抵抗が可変抵抗素子を逆相信号である帰還信号を帰還する経路に設けることで、正負の帰還経路の対称性を改善できる。

本発明の信号変調回路によれば、帰還信号を生成する際に、消費電力の増大を抑制し、かつ、部品の破損を防止し、また、ドライバ回路の出力を帰還させる場合に発生しやすいノイズを混入させずに、帰還信号を生成できる。従って、本発明によれば、従来以上に高効率かつ高性能に負荷を駆動できる。

第１の実施形態の回路構成図である。 第２の実施形態の回路構成図である。 図２の１価３値波形生成回路及びドライバ回路の回路構成図である。 第２の実施形態の高調波歪を説明するグラフである。 図２の減算器および帰還回路の回路構成図である。 第２の実施形態の高調波歪を説明するグラフである。

以下、本発明の好ましい実施形態による信号変調回路について説明するが、本発明はこれらの実施形態には限定されない。

図１は、第１の実施形態の信号変調回路の回路構成図である。信号変調回路は、減算器１０と、積分器１２と量子化回路１５と、ドライバ回路１８と、帰還回路２２を備える。信号変調回路は、負荷としてのスピーカー２０に接続され、スピーカー２０を駆動する。

減算器１０は、入力信号と帰還信号の差分を算出して積分器１２に出力する。

積分器１２は、差分信号を積分して量子化回路１５に出力する。量子化回路１５に出力する際に、ＤＦＦにより１ビットデジタル信号に変換して出力する。量子化機能は、このＤＦＦにより実現されるが、ＤＦＦではリセット端子に信号を供給することでその出力をゼロとすることが可能であり、従ってリセット端子にクロック信号を供給することでクロック信号に同期したタイミングでゼロレベルを挿入することができる。

クロック信号に同期したタイミングで常にゼロレベルを挿入することで、ＤＦＦの出力は１ビットデジタル信号であるとともに、そのパルス幅が常に固定のデジタル信号となる。すなわち、ＤＦＦでは入力されたクロック信号の立ち上がりエッジで信号を出力するところ、例えば遅延回路で遅延反転させてクロック信号を供給するとクロック信号の立ち下がりエッジで信号を出力し、次のクロック信号の立ち上がりエッジでその出力がゼロレベルにリセットされ、この処理が繰り返されることで、１ビットデジタル信号のパルス幅は、クロック信号のパルス幅に等しくなる。従って、パルス幅が固定のパルスの数により入力信号の大小を表現することができる。

量子化回路１５は、積分器１２及びＤＦＦからの１ビットデジタル信号から、２値波形信号を生成する。ドライバ回路１８は、量子化回路１５からの２値波形信号を用いて負荷としてのスピーカー２０を駆動する。ドライバ回路１８からの駆動信号は、スピーカー２０に供給されるとともに、帰還回路２２にも供給される。

帰還回路２２は、ドライバ回路１８からの駆動信号を減衰させて帰還信号を生成して減算器１０に帰還させる。図１において特徴的な点の一つは、ドライバ回路１８が帰還ループ内に含まれている点である。すなわち、ドライバ回路１８からの駆動信号はスピーカー２０に供給されるだけでなく、帰還回路２２を介して帰還信号として減算器１０に帰還される。従って、ドライバ回路１８が帰還ループ外に設けられていた場合にはドライバ回路１８の歪がそのまま駆動信号としてスピーカー２０に供給されてしまうところ、本実施形態ではドライバ回路１８の歪もフィードバックされて低減され得る。

図２は、第２の実施形態の信号変調回路の回路構成図である。信号変調回路は、減算器１０と、積分器１２と、位相反転回路１４と、１価３値波形生成回路１６と、ドライバ回路１８と、帰還回路２２を備える。信号変調回路は、負荷としてのスピーカー２０に接続され、スピーカー２０を駆動する。

なお、以下では、第１の実施例と重複する説明は省略し、同一の構成には同一の符号を付与する。また、以下では第２の実施例について重点的に説明する。

位相反転回路１４は、積分器１２の出力の位相を反転して１価３値波形生成回路１６に出力する。１価３値波形生成回路１６に出力する際に、ＤＦＦにより１ビットデジタル信号に変換して出力する。上記と同様に、量子化機能は、このＤＦＦにより実現され、リセット端子にクロック信号を供給することでクロック信号に同期したタイミングでゼロレベルを挿入することができる。

１価３値波形生成回路１６は、積分器１２及びＤＦＦからの１ビットデジタル信号、すなわち＋１、０の２値信号と、位相反転回路１４及びＤＦＦからの１ビットデジタル信号、すなわち−１、０（−１により位相反転していることを示す）の２値信号から、１価３値波形信号を生成する。ここで、「１価３値」とは、単電源で駆動されるスピーカー等の負荷に対し、正電流で駆動する状態、負電流で駆動する状態、オフ状態の３つの駆動状態を実現することを意味する。また、正電流及び負電流は、負荷を流れる電流の向きが互いに逆であることを意味する。

ドライバ回路１８は、１価３値波形生成回路１６からの１価３値波形信号を用いて負荷としてのスピーカー２０を駆動する。ドライバ回路１８からの駆動信号は、スピーカー２０に供給されるとともに、帰還回路２２にも供給される。

帰還回路２２は、ドライバ回路１８からの駆動信号を減衰させて帰還信号を生成して減算器１０に帰還させる。帰還回路２２は、ドライバ回路１８からの差動出力の電力増幅段＋/−出力波形を、それぞれ抵抗分割せずに直接フィードバックする。従って、本実施形態においても、ドライバ回路１８の歪はフィードバックされて低減され得る。

図３は、１価３値波形生成回路１６及びドライバ回路１８の回路構成図である。１価３値波形生成回路１６は、ＮＯＲゲート３３ａ，３３ｂ、及び４つのＮＯＴゲート４０ａ〜４０ｄから構成される。これらのＮＯＴゲート４０ａ〜４０ｄを図中上から順にＧ１１，Ｇ１２，Ｇ１３，Ｇ１４と称する、つまりＮＯＴゲート４０ａをＧ１１、ＮＯＴゲート４０ｂをＧ１２、ＮＯＴゲート４０ｃをＧ１３、ＮＯＴゲート４０ｄをＧ１４と称すると、Ｇ１１及びＧ１２にはＮＯＲゲート３３ａの出力信号が供給され、Ｇ１３及びＧ１４にはＮＯＲゲート３３ｂの出力信号が供給される。Ｇ１１〜Ｇ１４はそれぞれの入力信号を反転し、出力信号をそれぞれドライバ回路１８に供給する。

ＮＯＲゲート３３ａは、積分器１２の出力を１ビットデジタル信号に変換するＤＦＦ３２の反転出力端子（Ｑバー）からの信号と、位相反転回路１４からの出力を１ビットデジタル信号に変換するＤＦＦ３３の出力端子（Ｑ）からの信号を論理演算する。ＮＯＲゲート３３ｂは、ＤＦＦ３２の出力端子（Ｑ）からの信号と、ＤＦＦ３３の反転出力端子（Ｑバー）からの信号を論理演算して出力する。

ドライバ回路１８は、レベルシフト回路４２ａ１，４２ａ２、ゲート駆動回路４２ｂ１〜４２ｂ４及びスイッチングＦＥＴ４２ｃ１〜４２ｃ４から構成される。スイッチングＦＥＴ４２ｃ１及び４２ｃ３はＰチャンネルＦＥＴ，スイッチングＦＥＴ４２ｃ２及び４２ｃ４はＮチャンネルＦＥＴである。

負荷としてのスピーカー２０は、互いに直列接続されたスイッチングＦＥＴ４２ｃ１及びスイッチングＦＥＴ４２ｃ２の接続節点にその一端が接続されるとともに、互いに直列接続されたスイッチングＦＥＴ４２ｃ３及びスイッチングＦＥＴ４２ｃ４の接続節点にその他端が接続される。

スイッチングＦＥＴ４２ｃ１及びスイッチングＦＥＴ４２ｃ３は単電源の正極側に接続され、スイッチングＦＥＴ４２ｃ２及びスイッチングＦＥＴ４２ｃ４は単電源の負極側に接続される。従って、スイッチングＦＥＴ４２ｃ１がオンしスイッチングＦＥＴ４２ｃ２がオフし、かつ、スイッチングＦＥＴ４２ｃ３がオフし、スイッチングＦＥＴ４２ｃ４がオンすると、
スイッチングＦＥＴ４２ｃ１→スピーカー４４→スイッチング４２ｃ４
の如く電流が流れ、正電流オン状態となる。
また、スイッチングＦＥＴ４２ｃ１がオフしスイッチングＦＥＴ４２ｃ２がオンし、かつ、スイッチングＦＥＴ４２ｃ３がオンしスイッチングＦＥＴ４２ｃ４がオフすると、
スイッチングＦＥＴ４２ｃ３→スピーカー→スイッチングＦＥＴ４２ｃ２
の如く電流が流れ、負電流オン状態となる。

さらに、スイッチングＦＥＴ４２ｃ１，４２ｃ３がオフし、スイッチングＦＥＴ４２ｃ２，４２ｃ４がオンすると、スピーカー４４には電流は流れずオフ状態（ショートによるオフ状態）となる。

１価３値波形生成回路１６の４つの論理ゲートＧ１１〜Ｇ１４の出力信号は、４つのスイッチングＦＥＴ４２ｃ１〜４２ｃ４を駆動するためのそれぞれのゲート駆動回路４２ｂ１〜４２ｂ４に供給される。すなわち、Ｇ１１の出力信号は、レベルシフト回路４２ａ１を介してゲート駆動回路４２ｂ１に供給され、スイッチングＦＥＴ４２ｃ１を駆動する。Ｇ１２の出力信号は、ゲート駆動回路４２ｂ２に供給され、スイッチングＦＥＴ４２ｃ２を駆動する。Ｇ１４の出力信号は、レベルシフト回路４２ａ２を介してゲート駆動回路４２ｂ３に供給され、スイッチングＦＥＴ４２ｃ３を駆動する。Ｇ１３の出力信号は、ゲート駆動回路４２ｂ４に供給され、スイッチングＦＥＴ４２ｃ４を駆動する。

ＮＯＲゲート３３ａ，３３ｂの出力がそれぞれ「１」、「０」である場合、Ｇ１１及びＧ１２の出力は「１」を反転した「０」となり、Ｇ１３及びＧ１４の出力は「０」を反転した「１」となる。すると、スイッチングＦＥＴ４２ｃ１はオン、スイッチングＦＥＴ４２ｃ２はオフ、スイッチングＦＥＴ４２ｃ３はオフ、スイッチングＦＥＴｃ４はオンとなり、電流は、
スイッチングＦＥＴ４２ｃ１→スピーカー４４→スイッチングＦＥＴ４２ｃ４
と流れる（＋ＯＮ状態）。

ＮＯＲゲート３３ａ、３３ｂの出力がそれぞれ「０」、「１」である場合、Ｇ１１及びＧ１２の出力は「０」を反転した「１」となり、Ｇ１３及びＧ１４の出力は「１」を反転した「０」となる。すると、スイッチングＦＥＴ４２ｃ１はオフ、スイッチングＦＥＴ４２ｃ２はオン、スイッチングＦＥＴ４２ｃ３はオン、スイッチングＦＥＴ４２ｃ４はオフとなり、電流は
スイッチングＦＥＴ４２ｃ３→スピーカー４４→スイッチングＦＥＴ４２ｃ２
と流れる（−ＯＮ状態）。

ＮＯＲゲート３３ａ，３３ｂの出力がそれぞれ「１」である場合、Ｇ１１〜Ｇ１４の出力は「１」を反転した「０」となる。すると、スイッチングＦＥＴ４２ｃ１はオン、スイッチングＦＥＴ４２ｃ２はオフ、スイッチングＦＥＴ４２ｃ３はオン、スイッチングＦＥＴｃ４はオフとなり、スピーカー４４に電流は流れない（オフ状態）。

さらに、ＮＯＲゲート３３ａ，３３ｂの出力が「０」である場合、Ｇ１１〜Ｇ１４の出力は「０」を反転した「１」となる。すると、スイッチングＦＥＴ４２ｃ１はオフ、スイッチングＦＥＴ４２ｃ２はオン、スイッチングＦＥＴ４２ｃ３はオフ、スイッチングＦＥＴｃ４はオンとなり、スピーカー４４に電流は流れない（オフ状態）。

以上のように、１価３値波形生成回路１６およびドライバ回路１８により、３値パルス密度変調信号から単電源３状態スピーカーを駆動するための信号を生成することで、回路規模を増大させることなくスピーカー２０を駆動することができる。

帰還回路２２は、ドライバ回路１８の駆動信号から帰還信号を生成するが、例えば、図３の回路構成において、スイッチングＦＥＴ４２ｃ２とスピーカー２０の接続点から正相側の帰還信号ＦＢ＋を出力するとともに、スイッチングＦＥＴ４２ｃ４とスピーカー２０の接続点から逆相側の帰還信号ＦＢ−を出力し、両信号をそれぞれ減算器１０に帰還する。

第１の実施例並びに第２の実施例の帰還回路２２は、帰還信号ＦＢ＋を出力する信号経路に、互いに直列接続された抵抗Ｒ１およびＲ２を備える。抵抗Ｒ２は、その抵抗値が少なくとも抵抗Ｒ１よりも大きく設定され、その一方端がドライバ回路１８に接続する。本実施例の場合には、抵抗Ｒ２の抵抗値は、後述するように、少なくとも抵抗Ｒ１の抵抗値にドライバ回路１８の増幅率Ｇを乗算した値以上に大きく設定される。抵抗Ｒ１の一方端は減算器１０に接続し、帰還信号を生成する。

帰還信号ＦＢ＋を出力する信号経路において、抵抗Ｒ１の一方端と減算器１０との配線長である配線距離Ｌ１と、抵抗Ｒ２の一方端とドライバ回路１８との配線長である配線距離Ｌ２と、はそれぞれ抵抗Ｒ１の他方端と抵抗Ｒ２の他方端との配線長である配線距離Ｌ３よりも短く設定される。つまり、抵抗Ｒ１と抵抗Ｒ２との間の配線長が相対的に長くなるように配置されるので、結果的に抵抗Ｒ１と減算器１０とが相対的に近くに配置され、同様に、抵抗Ｒ２とドライバ回路１８とが相対的に近くに配置され、抵抗Ｒ１と抵抗Ｒ２とが相対的に遠くなるように配置される。

ドライバ回路１８は、量子化回路１５または１価３値波形生成回路１６から出力されるパルス信号をレベルシフトして出力する。ドライバ回路１８の増幅率Ｇは、１．８Ｖ〜５Ｖ程度の入力パルス信号の電源電圧と、出力パルス信号であるスピーカー２０への出力電圧２０Ｖ〜１００Ｖと、のレベルシフトの比として定義される。したがって、帰還回路２２では、抵抗Ｒ１および抵抗Ｒ２の抵抗値の比をドライバ回路１８の増幅率Ｇよりも大きい程度に設定することで、帰還信号ＦＢ＋のレベルを減算器１０において量子化器出力信号と同程度にまで低下させて減衰させることができる。

例えば、ドライバ回路１８の電源電圧をＶ１とし、減算器１０への入力信号の電圧をＶ２（Ｖ２＜Ｖ１）とし、抵抗Ｒ１および抵抗Ｒ２の抵抗値の比を１：１０とする。ドライバ回路１８の増幅率Ｇが約４〜１０程度の一般的な場合には、抵抗Ｒ２を経たスイッチングされた駆動信号は、計算式｛（Ｖ１−Ｖ２）／１１＋Ｖ２｝の程度の振幅レベルまで低下し、減算器１０へ入力される。したがって、減算器１０等の部品の破損を防止できる

上記の様に、第１の実施例の帰還回路２２は、ドライバ回路１８からの駆動信号を減衰させた帰還信号ＦＢ＋を減算器１０に入力して、入力信号に帰還させることができる。その結果、入力信号が引き回されるパターンにあたる配線距離Ｌ１、および、ドライバ回路１８における電源電圧フルスイングの駆動信号が引き回されるパターンにあたる配線距離Ｌ２が短くなり、入力信号にノイズが混入しにくくなる。特に、抵抗Ｒ１および抵抗Ｒ２の抵抗値の比をドライバ回路１８の増幅率Ｇに応じて適切に設定すれば、駆動信号の歪率を顕著に低くなるように改善することができる。

また、第２の実施例の帰還回路２２は、帰還信号ＦＢ−を出力する信号経路に、互いに直列接続された抵抗Ｒ３およびＲ４をさらに備える。抵抗Ｒ３の抵抗値は抵抗Ｒ１の抵抗値と等しく、抵抗Ｒ４の抵抗値は抵抗Ｒ２の抵抗値と等しく設定するのが好ましい。また、抵抗Ｒ３は、互いに直列接続された固定抵抗ｒ３ａおよび半固定抵抗ｒ３ｂから構成されて、抵抗値を微調整可能な素子である。

抵抗Ｒ４は、その抵抗値が少なくとも抵抗Ｒ３よりも大きく設定される。本実施例の場合には、抵抗Ｒ４の抵抗値は、上述のように、少なくとも抵抗Ｒ３の抵抗値にドライバ回路１８の増幅率Ｇを乗算した値以上に大きく設定され、その一方端がドライバ回路１８に接続する。帰還回路２２では、抵抗Ｒ３および抵抗Ｒ４の抵抗値の比をドライバ回路１８の増幅率Ｇよりも大きい程度に設定することで、帰還信号ＦＢ＋のレベルを減算器１０において量子化器出力信号と同程度にまで低下させることができる。抵抗Ｒ３の一方端は減算器１０に接続し、帰還信号を生成する。

帰還信号ＦＢ−を出力する信号経路において、抵抗Ｒ３の一方端と減算器１０との配線長である配線距離Ｌ４と、抵抗Ｒ４の一方端とドライバ回路１８との配線長である配線距離Ｌ５と、はそれぞれ抵抗Ｒ３の他方端と抵抗Ｒ４の他方端との配線長である配線距離Ｌ６よりも短く設定される。つまり、抵抗Ｒ３と抵抗Ｒ４との間の配線長が相対的に長くなるように配置されるので、結果的に抵抗Ｒ３と減算器１０とが相対的に近くに配置され、同様に、抵抗Ｒ４とドライバ回路１８とが相対的に近くに配置され、抵抗Ｒ３と抵抗Ｒ４とが相対的に遠くなるように配置される。

上記の様に、第２の実施例の帰還回路２２は、正相信号である帰還信号ＦＢ＋とは別に、ドライバ回路１８からの駆動信号を減衰させた逆相信号である帰還信号ＦＢ−を減算器１０に入力して、入力信号に帰還させることができる。その結果、入力信号が引き回されるパターンにあたる配線距離Ｌ４、および、ドライバ回路１８における電源電圧フルスイングの駆動信号が引き回されるパターンにあたる配線距離Ｌ５が短くなり、入力信号にノイズが混入しにくくなる。

図４は、第２の実施形態の場合の高調波歪を説明するグラフである。具体的には、グラフの横軸は基準化した駆動信号のパワーであり、縦軸はノイズの混入を示す基準化した高調波歪率（％）であって、パワーに係わらず高調波歪率が低いことが好ましい。比較のため、抵抗Ｒ１および抵抗Ｒ２を一つの抵抗素子に、併せて、抵抗Ｒ３および抵抗Ｒ４を一つの抵抗素子に、それぞれ置き換えた場合であって、抵抗Ｒ１と抵抗Ｒ２とが相対的に遠くなるように配置する配線距離Ｌ３が存在しない、あるいは、抵抗Ｒ３と抵抗Ｒ４とが相対的に遠くなるように配置する配線距離Ｌ６が存在しない、従来の通りの場合も併せて示す。

本実施形態の実施例のように抵抗を２個使いにして適切に配置すると、全てのパワー領域において高調波歪が抑制されており、性能が向上している。なお、第１の実施形態の場合も同様である。

一方で、単に抵抗Ｒ１および抵抗Ｒ２を一つの抵抗素子に、併せて、抵抗Ｒ３および抵抗Ｒ４を一つの抵抗素子に置換して接続する場合、これらの抵抗の抵抗値が小さい場合にはスイッチング信号で駆動されるスピーカー出力電圧が大きい場合に消費電力が大きくなり発熱問題や部品の大型化を招いてしまう問題があり、逆に、抵抗値が大きい場合にはスイッチング速度が低下してしまうため性能が劣化する問題がある。そこで、本実施形態の帰還回路２２では、図２に示すように、抵抗Ｒ１〜抵抗Ｒ４を適切に設定して接続することで、たとえ抵抗値を相対的に大きくしてもスイッチング速度の低下、特に過渡応答特性の低下を抑制することができる。

配線距離Ｌ１〜Ｌ６は、それぞれ抵抗素子または回路の入出力端を結ぶパターン・配線の長さにより定めてもよく、また、抵抗素子または回路の位置を規定する特定の点同士の空間的な距離により定めてもよい。つまり、配線距離Ｌ１〜Ｌ６は、それぞれ抵抗素子または回路の間の相対的な離間距離を定めるように定義されればよい。その結果、抵抗Ｒ１および抵抗Ｒ３と減算器１０とが相対的に近くに配置され、同様に、配線距離Ｌ１〜Ｌ６は、抵抗Ｒ２および抵抗Ｒ４とドライバ回路１８とが相対的に近くに配置され、抵抗Ｒ１と抵抗Ｒ２とが相対的に遠くなり、抵抗Ｒ３と抵抗Ｒ４とが相対的に遠くなるように配置されることが明らかになるように、定義されればよい。

図５は、第２の実施形態の場合の減算器１０および帰還回路２２の回路構成図である。減算器１０は、正相端子と逆相端子を有する演算増幅器であるオペアンプにより構成されている。また、図５に図示する帰還回路２２は、減算器１０の近くに配置される第１抵抗としての抵抗Ｒ１が、正相信号である帰還信号ＦＢ＋を帰還する減算器１０の正相端子に接続され、第３抵抗としての半固定抵抗ｒ３ｂを含む抵抗Ｒ３が、逆相信号である帰還信号ＦＢ−を帰還する減算器１０の逆相端子に接続されている。なお、図５に図示する帰還回路２２では、減算器１０から相対的に遠く配置される抵抗Ｒ２および抵抗Ｒ４は、図示を省略されている。

減算器１０であるオペアンプの出力は積分器１２に出力されるとともに、コンデンサを経て入力信号ＩＮに帰還信号ＦＢ−とともに帰還される。つまり、逆相信号側の受けインピーダンスと正相信号側の受けインピーダンスとを比較すると、逆相信号側の受けインピーダンスであるコンデンサが、このオペアンプの帰還経路内に存在することになるため受けインピーダンスが小さくなる。半固定抵抗はその筐体サイズによる回路ループ拡大のため、ノイズの影響を受けやすいのだが、受けインピーダンスが小さいと半固定抵抗によるノイズの影響を小さくすることができる。したがって、図５に図示するように、帰還回路２２の半固定抵抗ｒ３ｂを含む抵抗Ｒ３は、逆相信号である帰還信号ＦＢ−を帰還する経路に設けるのが好ましい。

図６は、第２の実施形態の場合の高調波歪を説明するグラフである。具体的には、図４と同様に、グラフの横軸は駆動信号の基準化したパワーであり、縦軸はノイズの混入を示す基準化した高調波歪率（％）であって、抵抗Ｒ３の半固定抵抗ｒ３ｂを逆相信号である帰還信号ＦＢ−を帰還する経路に設けてさらに適切に調整した場合（ｒ３ｂ：−側）と、比較のために抵抗Ｒ３の半固定抵抗ｒ３ｂを廃して正相信号である帰還信号ＦＢ＋を帰還する経路に（図示しない）半固定抵抗ｒ１ｂを挿入して設けた場合（ｒ１ｂ：＋側）と、を比較するグラフである。

本実施形態のように、正相信号である帰還信号ＦＢ＋と、逆相信号である帰還信号ＦＢ−と、の間に生じる得る誤差成分を、抵抗Ｒ３の半固定抵抗ｒ３ｂを調整することで補正し、全てのパワー領域において高調波歪を抑制することができる。帰還信号ＦＢ＋と帰還信号ＦＢ−との誤差は、デルタシグマ変調ではそのまま非線形２次歪に反映し、帰還信号ＦＢ＋を帰還する経路に半固定抵抗ｒ１ｂを設ける場合には、ノイズが混入することになる。

一方で、抵抗Ｒ３の半固定抵抗ｒ３ｂを逆相信号である帰還信号ＦＢ−を帰還する経路に設ければ、正負の帰還経路の対称性を改善できるので、本実施例のように高調波歪率を約２０ｄＢ近く従来よりも改善できる。全てのパワー領域において高調波歪が抑制されており、性能が向上している。本実施形態では、より高性能にスピーカー２０を駆動することができる。

なお、本実施形態のようなデルタシグマ変調の信号変調回路が用いられるスイッチングアンプでは、キャリア信号を除去する低域通過フィルタを構成する場合に、コイルおよびコンデンサから構成されるＬＣフィルタが多用される。しかしながら、高い電圧値および大きな電流値に対応するＬＣフィルタは、コイル／コンデンサのサイズが大きくなるので、小型化が進むスイッチングアンプの基板の中で相対的に占める面積が大きくなり、小型化のボトルネックとなりやすいという問題がある。また、大きなコイル／コンデンサは、製造コストの面でも不利である。したがって、動電型スピーカーに接続するスイッチングアンプを備えるスピーカー装置において、低域通過フィルタを省略可能にする、あるいは、コイル／コンデンサのサイズが小さいＬＣフィルタを実現すること、が要望されている。

本実施形態の信号変調回路は、低域通過フィルタを省略する場合に適している。図１〜図３に示す信号変調回路では、ドライバ回路１８の出力とスピーカー２０が接続される（番号を付与せず明示していない）出力端子との間に低域通過フィルタを有さない。低域通過フィルタを省略すると、帰還信号にドライブ回路に接続するスピーカーの負荷の影響が現れやすくなるが、抵抗Ｒ３の半固定抵抗ｒ３ｂを逆相信号である帰還信号ＦＢ−を帰還する経路に設けることで、正負の帰還経路の対称性を改善できる。

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。

例えば、本実施形態では、量子化器としてＤＦＦを設けているが、これに代えて、チョッパ回路とＤＦＦから量子化器を構成してもよい。チョッパ回路のスイッチングのオンオフをクロック信号で制御することで、クロック信号に同期したタイミングでゼロレベルを挿入しつつ１ビットデジタル信号を生成することができる。

また、本実施形態では、図１〜図３および図５に図示するような信号変調回路を示したが、これは例示にすぎず、スピーカー２０の駆動信号（駆動電圧信号）から帰還信号を生成する任意の回路構成に適用することができる。

本発明の信号変調回路は、アナログ音声信号またはデジタル音声信号を含むコンテンツを再生する増幅器、並びに、スピーカーを含むステレオ装置、あるいは、マルチチャンネルサラウンド音声再生装置のみならず、ディスプレイ等の映像・音響機器、等にも適用が可能である。

１０ 減算器、１２ 積分器、１４ 位相反転回路、１５ 量子化回路、１６ １価３値波形生成回路、１８ ドライバ回路、２０ スピーカー、２２ 帰還回路。

Claims (7)

1. 入力信号をデルタシグマ変調して出力する信号変調回路であって、
   入力信号と帰還信号との差分を算出する減算器と、
   前記減算器からの出力を積分する積分器と、
   前記積分器で積分された信号を量子化する量子化器と、
   前記量子化器からの信号に基づき負荷を駆動するための駆動信号を生成するドライバ回路と、
   前記ドライバ回路からの前記駆動信号を前記入力信号に帰還させる帰還信号を生成する帰還回路と、
   を備え、
   前記帰還回路が、少なくとも互いに直列接続された第１抵抗及び前記第１抵抗よりも抵抗値が大きい第２抵抗を備え、前記第１抵抗の一方端が前記減算器に接続し、前記第２抵抗の一方端が前記ドライバ回路に接続し、前記第１抵抗の前記一方端と前記減算器との配線長である第１配線距離、および、前記第２抵抗の前記一方端と前記ドライバ回路との配線長である第２配線距離が、前記第１抵抗の他方端と前記第２抵抗の他方端との配線長である第３配線距離よりも短く設定されて、前記第１抵抗の前記一方端から前記帰還信号を生成する、
   信号変調回路。
2. 請求項１記載の信号変調回路において、
   前記帰還回路は、前記第２抵抗の抵抗値が、前記第１抵抗の抵抗値に前記ドライバ回路の増幅率を乗算した値以上に設定されている、
   信号変調回路。
3. 請求項１記載の信号変調回路において、
   前記積分器で積分された信号を位相反転して前記量子化器に出力する位相反転回路をさらに備え、
   前記量子化器が、前記積分器で積分された信号および前記位相反転回路からの出力信号を受けて３値以上に量子化された信号を前記ドライバ回路に出力し、
   前記帰還回路が、さらに少なくとも互いに直列接続された第３抵抗及び前記第３抵抗よりも抵抗値が大きい第４抵抗を備え、前記第３抵抗の一方端が前記減算器に接続し、前記第４抵抗の一方端が前記ドライバ回路に接続し、前記第３抵抗の前記一方端と前記減算器との配線長である第４配線距離、および、前記第４抵抗の前記一方端と前記ドライバ回路との配線長である第５配線距離が、前記第３抵抗の他方端と前記第４抵抗の他方端との配線長である第６配線距離よりも短く設定されて、前記第４抵抗の前記一方端から第２の帰還信号を生成する、
   信号変調回路。
4. 請求項３記載の信号変調回路において、
   前記帰還回路は、前記第４抵抗の抵抗値が、前記第３抵抗の抵抗値に前記ドライバ回路の増幅率を乗算した値以上に設定されている、
   信号変調回路。
5. 請求項３または４に記載の信号変調回路において、
   前記帰還回路の前記第３抵抗が、可変抵抗素子を含む、
   信号変調回路。
6. 請求項５に記載の信号変調回路において、
   前記減算器が、正相端子と逆相端子を有する増幅器で構成され、前記第３抵抗の前記一方端が、前記逆相端子に接続する、
   信号変調回路。
7. 請求項１から６のいずれかに記載の信号変調回路において、
   前記ドライバ回路の出力とスピーカーが接続される出力端子との間に低域通過フィルタを有さない、
   信号変調回路。