JP2015216606A - 歪補償装置の製造方法 - Google Patents
歪補償装置の製造方法 Download PDFInfo
- Publication number
- JP2015216606A JP2015216606A JP2014099858A JP2014099858A JP2015216606A JP 2015216606 A JP2015216606 A JP 2015216606A JP 2014099858 A JP2014099858 A JP 2014099858A JP 2014099858 A JP2014099858 A JP 2014099858A JP 2015216606 A JP2015216606 A JP 2015216606A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- component
- asymmetric
- pulse train
- asymmetric component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
つまり、1bitパルス列の波形に含まれる、パルスの立ち上がり波形と立ち下り波形の非対称性を生じさせる歪成分(非対称成分)を抑圧すれば、1bitパルス列が表現するアナログ信号としての信号特性劣化を抑制することができる。
上述のように、1bitパルス列が表現するアナログ信号としての信号特性劣化を抑制すべく、1bitパルス列から非対称成分を抽出するためには、まず、オシロスコープを用いて1bitパルス列の波形を観測し、そのアイパターンを取得する。次いで、この取得したアイパターンにおける立ち上がり波形及び立ち下がり波形から非対称成分を抽出することが考えられる。
一方、1bitパルス列に含まれるアナログ信号は、数10MHzの帯域であるため、アイパターンには、数GHzの帯域幅による雑音が含まれてしまう。
本願発明者らは、この点に着目して本願発明を完成させた。
(1)本発明は、入力信号を1bitパルス列に変換する信号変換装置の歪補償を行う歪補償装置の製造方法であって、前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルスの立ち下がり波形に対して第2の歪成分を有し、前記信号変換装置が出力した前記1bitパルス列から得られる出力信号と、前記入力信号とに基づいて、前記1bitパルス列が有する前記第1の歪成分と前記第2の歪成分とを時間軸に対して非対称にする非対称成分を取得する取得工程と、前記非対称成分に基づいて歪補償を行う前記歪補償装置に、前記取得工程で取得した非対称成分を記憶させる記憶工程と、を含み、前記入力信号は変調された上で前記信号変換装置によって1bitパルス列に変換され、前記取得工程は、前記出力信号を復調した出力ベースバンド信号と、変調前の前記入力信号である入力ベースバンド信号との差分を前記非対称成分として取得する。
さらに、精度よく取得した非対称成分を歪補償装置に記憶させるので、当該歪補償装置は、高い精度で歪補償を行うことができる。
この結果、1bitパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができる歪補償装置を得ることができる。
前記一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定してもよい。
この場合、一部の帯域に含まれる非対称成分から一部の帯域外の非対称成分を推定するので、容易に広帯域の非対称成分を取得することができる。
以下、好ましい実施形態について図面を参照しつつ説明する。
〔1 システムの全体構成について〕
図1は、1bitパルス列で表現されたRF(Radio Frequency)信号を出力するシステムのブロック図である。図中、システム1は、デジタル信号処理部2と、アナログのバンドパスフィルタである第1バンドパスフィルタ(第1BPF)3とを備えている。
1bitパルス列は、RF信号の周波数帯域に存在する信号成分の他、RF信号の周波数帯域以外の帯域に雑音成分を含んでいる。
第1BPF3の通過帯域幅が、RF信号の周波数帯域を含むように設定されている場合、第1BPF3は、RF信号の通過を許容し、上記雑音成分の通過を阻止する。よってこの場合、1bitパルス列が与えられた第1BPF3は、アナログのRF信号を出力する。
このように、デジタル信号処理部2は、デジタル信号処理によって1bitパルス列を生成することで、実質的にRF信号を生成することができる。
処理部5は、ベースバンド部4から与えられるIQ信号に対してデジタル直交変調等の処理を行い、デジタル信号形式のRF信号(デジタルRF信号)を出力する。
処理部5は、デジタルRF信号をDSM6に与える。つまり、IQ信号は、デジタルRF信号に直交変調された上でDSM6に与えられ、IQ信号、及び当該IQ信号を直交変調したデジタルRF信号は、DSM6に与えられる入力信号を構成している。
つまり、DSM6は、入力信号としてのデジタルRF信号を1bitパルス列に変換して出力する信号変換装置を構成している。
DSM6は、1ビットの量子化信号(1bitパルス列)を第1BPF3に与える。これにより、1bitパルス列は、第1BPF3を通過し、アナログ信号(出力信号)となる。
歪補償部10は、後述するように1bitパルス列を構成する波形に含まれる歪成分である非対称成分を抑圧する機能を有している。
また、制御部7は、上記モードを実行するために歪補償部10や、他のデジタル信号処理部2の各部を制御することができるとともに、第1BPF3の中心周波数の制御を行うことができる。
これら歪補償部10及び制御部7については、後に詳述する。
図2は、DSM6が出力する1bitパルス列のパルス波形の一例を示す図であり、図2(a)は、そのアイパターンを示しており、図2(b)は、このパルス波形Sout(t)の時間軸波形を示している。
図2に示すパルス波形は、アイパターン及び時間軸波形が示すように、時間軸に対して線対称となっている。以下、このような時間軸に対して線対称なパルス波形を対称波形ともいう。また、時間軸に対して非対称なパルス波形を非対称波形ともいう。
なお、時間軸は、パルスのLowレベル(−1)とHighレベル(+1)の中間(0)にあるものとする(以下、同様)。
frise(t)=fAsym(t)+fSym(t) ・・・(1)
ffall(t)=fAsym(t)−fSym(t) ・・・(2)
frise(t)=−ffall(t) ・・・(4)
換言すると、立ち上がり波形frise(t)における歪成分(第1歪成分)と、立ち下がり波形ffall(t)における歪成分(第2歪成分)とは、時間軸に対して線対称となっており、非対称成分fAsym(t)はゼロとなる。
〔3.1 歪補償部の構成〕
図1に戻って、本実施形態の歪補償部10は、上述したように、DSM6が出力する1bitパルス列の波形に含まれる歪成分である非対称成分fAsym(t)を抑圧する機能を有している。歪補償部10は、1bitパルス列の波形に含まれる歪成分である非対称成分fAsym(t)を抑圧することで、1bitパルス列のパルス波形を時間軸に対して対称となるように当該1bitパルス列に対して歪補償を行うように構成されている。
補償信号供給部11は、デジタル信号処理部2(のDSM6)が出力する1bitパルス列に含まれる非対称成分の補償に用いる補償信号(補償成分)を出力する機能を有している。
記憶部12には、上述の非対称成分取得モードで取得された非対称成分を示す非対称成分データが記憶されている。
補償信号供給部11は、記憶部12に記憶されている非対称成分データと、DSM6から与えられる1bitパルス列とに基づいて補償信号を出力する。
より具体的に、補償信号供給部11は、DSM6から1bitパルス列が与えられると、その1bitパルス列の波形の立ち上がり又は立ち下がりのタイミングに応じて、非対称成分を補償信号として出力する。
これによって、DSM6から出力された1bitパルス列は、補償信号が加算されることで非対称成分が抑圧され、歪である非対称成分が補償される。
補償信号が与えられた1bitパルス列は、その後、第1BPF3を通過してアナログ信号として出力される。
上記補償信号を求めるために取得される非対称成分は、上述したように、制御部7が非対称成分取得モードを選択することで、補償信号供給部11によって取得される。
まず、制御部7は、歪補償部10に1bitパルス列の歪補償を行わせるための通常モード、又は、補償信号供給部11に非対称成分を取得させる非対称成分取得モードのいずれの動作モードを選択するかを決定する。
なお、制御部7は、非対称成分取得モードを選択した場合、補償信号供給部11による補償信号の演算及び出力を停止させる。
つまり、制御部7は、DSM6が出力した1bitパルス列を帯域制限することで得られた出力信号であるアナログ信号を直交復調した復調信号と、DSM6に与えられるデジタルRF信号の直交変調前のIQ信号との差分を補償信号供給部11に取得させる。
ADC20は、システム1が出力するアナログ信号をデジタル信号に変換して直交復調部21に与える。
直交復調部21は、ADC20から与えられるデジタル信号を直交復調して得られる復調信号(出力ベースバンド信号)を出力する。直交復調部21は、復調信号を加算器22に与える。
加算器22は、復調信号とIQ信号との差分を求める。加算器22が求めた差分は、直交変調部23に与えられる。
これによって、制御部7は、DSM6が出力した1bitパルス列から得られるアナログの出力信号を直交復調した復調信号と、DSM6に与えられるデジタルRF信号の直交変調前のIQ信号との差分を補償信号供給部11に取得させることができる。
よって、本実施形態の補償信号供給部11は、復調信号とIQ信号との差分を、非対称成分として取得する。
また、1bitパルス列は、その帯域内に非対称成分も含んでいる。
図において、周波数が0からノッチ部までの帯域において、入力信号を変調したRF信号の信号成分を含んでいる。
本実施形態では、制御部7は、周波数が0からノッチ部までの帯域を、1bitパルス列の帯域において入力信号の信号成分を含む信号帯域を含んだ所定帯域幅とし、周波数が0からノッチ部までの所定帯域から非対称成分を取得する。
ここで、DSM6のサンプリング周波数fsが1GHzであるとすると、第1BPF3は、所定帯域幅の内の一部の帯域成分を取得することができ、補償信号供給部11は、第1BPF3の通過帯域ごとに、非対称成分の取得処理を実行することができる。
制御部7は、第1BPF3の中心周波数を調整しつつ、第1BPF3の通過帯域ごとに非対称成分の取得処理を補償信号供給部11に実行させる。
図に示すように、制御部7は、第1BPF3の中心周波数f0をf0,1、f0,2、f0,3と調整することで、当該第1BPF3の通過帯域を順次移動させ、移動させるごとにその通過帯域に含まれる非対称成分を取得する。
制御部7は、第1BPF3の通過帯域の調整と、非対称成分の取得を繰り返すことで、前記所定帯域幅の全域から非対称成分を取得する。
よって、システム1を使用する際には、制御部7は、記憶部12に非対称成分データが記憶された状態で通常モードを選択し、歪補償部10に歪補償を実行させる。
本実施形態によれば、DSM6が出力した1bitパルス列から得られる出力信号であるアナログ信号と、DSM6に入力される入力信号であるIQ信号とに基づいて、1bitパルス列が有する非対称成分を取得し(取得工程)、前記非対称成分に基づいて歪補償を行う歪補償部10(歪補償装置)に、取得した非対称成分を示す非対称成分データを記憶させる(記憶工程)。これにより、歪補償部10は、歪補償を実行可能となる。
さらに、精度よく取得した非対称成分を記憶部12に記憶させるので、歪補償部10は、高い精度で歪補償を行うことができる。
この結果、1bitパルス列が表現するアナログ信号としての信号特性劣化を効果的に抑制することができる歪補償部10を得ることができる。
この場合、システム1を使用したことによる経時的変化によって、非対称成分に変化が生じたとしても、その変化に応じて、再度記憶部12に記憶される非対称成分データを更新することで、歪補償の精度を維持することができる。
図5は、他の実施形態に係るシステム1の非対称成分取得モードにおける構成を示すブロック図である。
本実施形態では、非対称成分を取得する際、前記所定帯域の内の一部の帯域成分を取得することで、その一部の帯域に含まれる非対称成分を取得し、取得した一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定し取得するように構成されている。
この第2BPF30の通過帯域は、第1BPF3と同様に設定されている。
例えば、第1BPF3及び第2BPF30は、その通過帯域がRF信号の周波数帯域(信号成分を含む帯域)を含むように設定されている。
また、補償信号供給部11は、1bitパルス列が第2BPF30を通過した後の信号成分を取得する。
図に示すように、補償信号供給部11は、入力として1bitパルス列が与えられると、出力として補償信号である非対称成分を出力する。
このとき、補償信号供給部11をフィルタとみなすことで、入力と出力とに基づいて、補償信号供給部11のフィルタとしての特性値を求めることができる。
そこで、補償信号供給部11は、時間領域の畳み込み処理を利用して所定通過帯域の非対称成分から所定通過帯域外の非対称成分を推定する。
補償信号供給部11は、下記式(6)に示すように、上記式(5)の左辺と右辺との残差の二乗和εを求め、残差の二乗和εを最小とするインパルス応答Hを求める。
式(7)は、単位時間当たりに変化し得るインパルス応答の値を値a未満に制限している。この値aは、補償信号供給部11のフィルタ回路としてのスルーレートに相当する値であり、このような制限条件を設けることで、適切にインパルス応答Hを求めることができる。
つまり、補償信号供給部11は、前記所定通過帯域に含まれる非対称成分と、前記所定通過帯域に含まれる信号成分とに基づいてインパルス応答Hを求めることで、前記所定通過帯域外に含まれる非対称成分を推定することができる。
上述のようにインパルス応答Hを求めた後、制御部7が、通常モードを選択すると、図に示すように、図5において設けられていた第2BPF30が除かれ、補償信号供給部11には、DSM6からの1bitパルス列が与えられる。これによって、補償信号供給部11は、与えられた1bitパルス列と、記憶部12に記憶されたインパルス応答Hとに基づいて、前記所定通過帯域外に含まれる非対称成分を求め、求めた非対称成分を所定通過帯域の非対称成分とともに補償信号として出力する。
この補償信号を1bitパルス列に与えることで、当該1bitパルス列に含まれる非対称成分を抑圧することができる。
このときのシステム1が出力する信号の信号特性の劣化の度合を、前記所定通過帯域の信号に対して歪補償を行った際の信号特性の劣化の度合と比較することで、非対称成分の推定精度を判断することができる。
その結果、図8に示すように、歪補償に使用した信号の周波数が、所定通過帯域の中心周波数(300MHz)よりも高くなると、ACLRが徐々に低下し、若干の精度劣化が見られるが、少なくとも50dB以上を維持することができることが確認できた。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
2 デジタル信号処理部
3 第1BPF
4 ベースバンド部
5 処理部
6 ΔΣ変調器(DSM)
7 制御部
10 歪補償部
11 補償信号供給部
12 記憶部
13 反転増幅器
14 加算器
20 アナログ/デジタル変換器(ADC)
21 直交復調部
22 加算器
23 直交変調部
30 第2BPF
Claims (4)
- 入力信号を1bitパルス列に変換する信号変換装置の歪補償を行う歪補償装置の製造方法であって、
前記1bitパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第1の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルスの立ち下がり波形に対して第2の歪成分を有し、
前記信号変換装置が出力した前記1bitパルス列から得られる出力信号と、前記入力信号とに基づいて、前記1bitパルス列が有する前記第1の歪成分と前記第2の歪成分とを時間軸に対して非対称にする非対称成分を取得する取得工程と、
前記非対称成分に基づいて歪補償を行う前記歪補償装置に、前記取得工程で取得した非対称成分を記憶させる記憶工程と、
を含み、
前記入力信号は変調された上で前記信号変換装置によって1bitパルス列に変換され、
前記取得工程は、前記出力信号を復調した出力ベースバンド信号と、変調前の前記入力信号である入力ベースバンド信号との差分を前記非対称成分として取得する
歪補償装置の製造方法。 - 前記取得工程は、前記1bitパルス列の帯域において前記入力信号の信号成分を含む信号帯域を含んだ所定帯域幅から、前記所定帯域幅の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記一部の帯域ごとに前記非対称成分を取得し、
前記バンドパスフィルタの中心周波数を調整しつつ、前記一部の帯域ごとに前記非対称成分を取得することで、前記所定帯域幅の全域から前記非対称成分を取得する請求項1に記載の歪補償装置の製造方法。 - 前記取得工程は、前記1bitパルス列の帯域の内の一部の帯域成分を取得可能なバンドパスフィルタを用いて前記1bitパルス列の帯域の内の一部の帯域に含まれる信号成分を取得することで、前記一部の帯域に含まれる非対称成分を取得し、
前記一部の帯域に含まれる非対称成分に基づいて、前記一部の帯域外に含まれる非対称成分を推定する請求項1に記載の歪補償装置の製造方法。 - 前記一部の帯域外に含まれる非対称成分の推定は、前記一部の帯域に含まれる非対称成分と、前記一部の帯域に含まれる信号成分とを用いた時間領域の畳み込み処理を利用する請求項3に記載の歪補償装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099858A JP6458354B2 (ja) | 2014-05-13 | 2014-05-13 | 歪補償装置の製造方法 |
US15/307,489 US9887704B2 (en) | 2014-05-13 | 2015-02-26 | Method of manufacturing distortion compensation apparatus |
PCT/JP2015/055528 WO2015174119A1 (ja) | 2014-05-13 | 2015-02-26 | 歪補償装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099858A JP6458354B2 (ja) | 2014-05-13 | 2014-05-13 | 歪補償装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216606A true JP2015216606A (ja) | 2015-12-03 |
JP6458354B2 JP6458354B2 (ja) | 2019-01-30 |
Family
ID=54479666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099858A Active JP6458354B2 (ja) | 2014-05-13 | 2014-05-13 | 歪補償装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9887704B2 (ja) |
JP (1) | JP6458354B2 (ja) |
WO (1) | WO2015174119A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016203782A1 (ja) * | 2015-06-16 | 2016-12-22 | 住友電気工業株式会社 | 送受信装置及び送受信方法 |
JP2019047494A (ja) * | 2017-08-30 | 2019-03-22 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パッド非対称補償 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110376A (ja) * | 2001-09-28 | 2003-04-11 | Sony Corp | 信号増幅装置 |
JP2004015364A (ja) * | 2002-06-06 | 2004-01-15 | Fujitsu Ltd | 歪補償機能を有する送信装置及び歪補償タイミング調整方法 |
JP2013081108A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Ind Ltd | 増幅装置、デジタル信号処理装置、及び無線通信装置 |
JP2014042209A (ja) * | 2012-08-23 | 2014-03-06 | Sumitomo Electric Ind Ltd | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4334040C2 (de) * | 1993-10-06 | 1996-07-11 | Klippel Wolfgang | Schaltungsanordnung zur selbständigen Korrektur des Übertragungsverhaltens von elektrodynamischen Schallsendern ohne zusätzlichen mechanischen oder akustischen Sensor |
US6426926B1 (en) * | 2000-08-29 | 2002-07-30 | Oak Technology, Inc. | Apparatus and method for asymmetry control |
CN100586026C (zh) * | 2001-09-28 | 2010-01-27 | 索尼株式会社 | △-∑调制装置和信号放大设备 |
KR20050023841A (ko) * | 2003-09-03 | 2005-03-10 | 삼성전자주식회사 | 비선형 왜곡 저감 방법 및 장치 |
JP3897118B2 (ja) * | 2003-10-31 | 2007-03-22 | 株式会社日立製作所 | 情報再生方法及び情報再生装置 |
CN101189792B (zh) * | 2005-03-09 | 2010-07-14 | 富士通株式会社 | 失真补偿装置 |
US8477581B1 (en) * | 2007-04-17 | 2013-07-02 | Marvell International Ltd. | Asymmetry compensation system |
KR100861920B1 (ko) * | 2007-05-10 | 2008-10-09 | 삼성전자주식회사 | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 |
US7626519B2 (en) * | 2007-05-30 | 2009-12-01 | Texas Instruments Incorporated | Pulse-width modulation of pulse-code modulated signals at selectable or dynamically varying sample rates |
KR20110000020A (ko) * | 2009-06-26 | 2011-01-03 | 삼성전자주식회사 | 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치 |
EP2387095B1 (en) * | 2010-05-12 | 2016-12-14 | Hittite Microwave LLC | Combline filter |
JP5915459B2 (ja) | 2012-02-20 | 2016-05-11 | 住友電気工業株式会社 | 信号変換方法、信号送信方法、信号変換装置、及び送信機 |
US20150103945A1 (en) * | 2012-06-05 | 2015-04-16 | Sumitomo Electric Industries, Ltd. | Signal conversion device and transmitter |
WO2013182901A1 (en) * | 2012-06-07 | 2013-12-12 | Actiwave Ab | Non-linear control of loudspeakers |
-
2014
- 2014-05-13 JP JP2014099858A patent/JP6458354B2/ja active Active
-
2015
- 2015-02-26 US US15/307,489 patent/US9887704B2/en not_active Expired - Fee Related
- 2015-02-26 WO PCT/JP2015/055528 patent/WO2015174119A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110376A (ja) * | 2001-09-28 | 2003-04-11 | Sony Corp | 信号増幅装置 |
JP2004015364A (ja) * | 2002-06-06 | 2004-01-15 | Fujitsu Ltd | 歪補償機能を有する送信装置及び歪補償タイミング調整方法 |
JP2013081108A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Ind Ltd | 増幅装置、デジタル信号処理装置、及び無線通信装置 |
JP2014042209A (ja) * | 2012-08-23 | 2014-03-06 | Sumitomo Electric Ind Ltd | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 |
Non-Patent Citations (2)
Title |
---|
前畠 貴,亀田 卓,末松憲治: "1ビットデジタルRFにおける非対称成分推定法の提案", 電子情報通信学会技術研究報告, vol. 114, no. 44, JPN6015014375, 15 May 2014 (2014-05-15), JP, pages 103 - 109, ISSN: 0003903563 * |
前畠 貴,戸谷一幸,亀田 卓,末松憲治: "フィードフォワード型歪補償によるバンドパスΔΣ変調器の開発", 電子情報通信学会技術研究報告, vol. 112, no. 240, JPN6015014374, 10 October 2012 (2012-10-10), JP, pages 165 - 172, ISSN: 0003903562 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016203782A1 (ja) * | 2015-06-16 | 2016-12-22 | 住友電気工業株式会社 | 送受信装置及び送受信方法 |
JP2019047494A (ja) * | 2017-08-30 | 2019-03-22 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パッド非対称補償 |
JP7197307B2 (ja) | 2017-08-30 | 2022-12-27 | インフィネオン テクノロジーズ アーゲー | パッド非対称補償 |
Also Published As
Publication number | Publication date |
---|---|
WO2015174119A1 (ja) | 2015-11-19 |
US20170063391A1 (en) | 2017-03-02 |
US9887704B2 (en) | 2018-02-06 |
JP6458354B2 (ja) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541840B2 (en) | Systems and methods for adaptively-tuned digital self-interference cancellation | |
JP4206090B2 (ja) | 送信機および送信方法 | |
US9667299B2 (en) | Systems and methods for non-linear digital self-interference cancellation | |
KR20070030187A (ko) | 디지털 선형화 시스템 | |
JP4081526B2 (ja) | 信号をサンプリングおよび/または再構成するためのサンプリング方法、再構成方法および機器 | |
US8825415B2 (en) | Methods and apparatuses for estimation and compensation on nonlinearity errors | |
JP5915459B2 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
JP2014176097A (ja) | 全デジタル送信器ノイズ補正 | |
KR20140031795A (ko) | 자기 공명 신호들의 송신을 위한 어레인지먼트 | |
EP2894823B1 (en) | Coefficient estimation for digital IQ calibration | |
JP6458354B2 (ja) | 歪補償装置の製造方法 | |
JP6123497B2 (ja) | 歪補償装置および無線通信装置 | |
JP2018532305A (ja) | 超広帯域ダイレクトサンプリングトランシーバのためのシステム及び方法 | |
Mohr et al. | Analytical spectrum representation for physical waveform optimization requiring extreme fidelity | |
WO2014192574A1 (ja) | 送信回路 | |
WO2017139055A1 (en) | Devices and methods for pyramid stream encoding | |
JP7006689B2 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
JP5920109B2 (ja) | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 | |
WO2010006646A1 (en) | Device and method for blocking-signal reduction | |
US10615778B2 (en) | Crest factor reduction | |
Park et al. | Two-stage correction for wideband wireless signal generators with time-interleaved digital-to-analog-converters | |
US8750363B2 (en) | Methods and apparatus for weighted equalization | |
WO2013125522A1 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
Huang et al. | Type-based group delay equalization technique | |
JP5114870B2 (ja) | フィルタ回路、フィルタリング方法およびコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6458354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |