JP2019047494A - パッド非対称補償 - Google Patents
パッド非対称補償 Download PDFInfo
- Publication number
- JP2019047494A JP2019047494A JP2018159945A JP2018159945A JP2019047494A JP 2019047494 A JP2019047494 A JP 2019047494A JP 2018159945 A JP2018159945 A JP 2018159945A JP 2018159945 A JP2018159945 A JP 2018159945A JP 2019047494 A JP2019047494 A JP 2019047494A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pdm
- bit
- pac
- pdm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/384—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
を出力する(ステップ370)。
(IM<0.5×FSの場合) (式1)
及び
(IM≧0.5×FSの場合) (式2)
となる。ここで、IMは、入力信号の大きさであり、NREは、立ち上がりエッジの数であり、NFEは、立ち下がりエッジの数であり、TSは、クロック期間であり、TPは、観察時間であり、及びFSは、フルスケール値である。
(IM<0.5×FSの場合) (式3)
及び
(IM≧0.5×FSの場合) (式4)
となる。ここで、Δは、非対称係数である。Δは、正又は負であり得る。IMとNRE/NFEとの間の関係を線形化すると、プロセス・電圧・温度(PVT)に対してΔがほぼ一定であることから、利得係数(1+Δ)を補償することができる。
エッジの数=(線形係数)×(入力信号) (式5)
となる。
電圧オフセット=(エッジの数)×(非対称係数) (式6)、及び
電圧オフセット=(線形係数)×(入力信号)×(非対称係数) (式7)
110 デルタシグマ変調(DSM)回路
111 減算器
112 第1段積分器
113 第2段積分器
114 比較器
115 デジタル−デジタル変換器(DDC)
116 第1の乗算係数
117 第2の乗算係数
120 パッド非対称補償(PAC)回路
300 フローチャート
310 ステップ
320 ステップ
330 ステップ
340 ステップ
350 ステップ
360 ステップ
370 ステップ
380 ステップ
400 グラフ
500 グラフ
600 フローチャート
610 ステップ
620 ステップ
Claims (20)
- 2次以上を有するデルタシグマ変調回路であって、入力信号をパルス密度変調(PDM)信号に変調するように構成されたデルタシグマ変調回路と、
前記PDM信号の立ち上がり遷移又は立ち下がり遷移の数を最大化することにより、前記入力信号の大きさと、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数との間の関係を線形化し、且つ修正PDM信号を出力するように構成されたパッド非対称補償(PAC)回路と
を含み、線形化された前記関係は、前記PDM信号内のオフセットを補償するためのものである、変調器。 - 前記PAC回路は、前記修正PDM信号のパルス密度が前記未修正PDM信号のパルス密度と異ならないように、前記修正PDM信号を前記デルタシグマ変調回路にフィードバックするように構成されている、請求項1に記載の変調器。
- 前記PAC回路は、
前記入力信号がフルスケールの所定のパーセンテージより小さい場合、PDM信号の任意の2つの連続する1のビットを0及び1で置き換えること、及び
前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合、前記PDM信号の任意の2つの連続する0のビットを1及び0で置き換えること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化するように構成されている、請求項1に記載の変調器。 - 前記所定のパーセンテージは、50%である、請求項3に記載の変調器。
- 前記PAC回路は、
前記デルタシグマ変調回路からの前記PDM信号の以前のビットと現在のビットとを比較すること、
前記入力信号がフルスケールの所定のパーセンテージより小さい場合、且つ前記PDM信号の前記以前のビット及び前記現在のビットが両方とも1である場合、前記現在のビットを0で置き換えること、及び
前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合、且つ前記PDM信号の前記以前のビット及び前記現在のビットが両方とも0である場合、前記現在のビットを1で置き換えること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化するように構成されている、請求項1に記載の変調器。 - 前記所定のパーセンテージは、50%である、請求項5に記載の変調器。
- 前記PAC回路は、
PACフリップビットを、前記入力信号がフルスケールの所定のパーセンテージより小さい場合に1に設定し、且つ前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合に0に設定すること、
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の以前のビット及び現在のビットの両方と等しいかどうかを判定すること、
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の前記以前のビット及び前記現在のビットの両方と等しい場合、前記現在のビットの反転を出力すること、及び
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の前記以前のビット及び前記現在のビットの両方と等しくない場合、前記現在のビットを出力すること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化するように構成されている、請求項1に記載の変調器。 - 前記所定のパーセンテージは、50%である、請求項7に記載の変調器。
- 前記デルタシグマ変調回路は、
前記入力信号から前記修正PDM信号を減算し、且つ差信号又は誤差信号を出力するように構成された減算器と、
複数の積分器を含み、且つ所定期間にわたる前記減算信号に比例する積分信号を出力するように構成された積分回路と、
前記積分信号を閾値と比較し、且つ前記PDM信号を出力するように構成された比較器と
を含む、請求項1に記載の変調器。 - 前記デルタシグマ変調回路は、
前記比較器と前記減算器との間に結合され、且つ前記PDM信号をシングルビット信号からマルチビット信号に変換するように構成されたデジタル−デジタル変換器
を更に含む、請求項1に記載の変調器。 - 前記PDM信号内のオフセットは、線形化された前記関係に基づく線形係数を前記入力信号に乗じることによって補償される、請求項1に記載の変調器。
- 前記PDM信号内のオフセットは、線形化された前記関係に基づく線形係数を前記PDM信号又はその復調された信号に乗じることによって補償される、請求項1に記載の変調器。
- 2次以上を有するデルタシグマ変調回路により、入力信号をパルス密度変調(PDM)信号に変調することと、
パッド非対称補償(PAC)回路により、前記PDM信号の立ち上がり遷移又は立ち下がり遷移の数を最大化することにより、前記入力信号の大きさと、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数との間の関係を線形化し、且つ修正PDM信号を出力することと
を含み、線形化された前記関係は、前記PDM信号内のオフセットを補償するためのものである、変調方法。 - 前記修正PDM信号のパルス密度が前記未修正PDM信号のパルス密度と異ならないように、前記修正PDM信号を前記PAC回路の出力から前記デルタシグマ変調回路にフィードバックすることを更に含む、請求項13に記載の変調方法。
- 前記PAC回路により、
前記入力信号がフルスケールの所定のパーセンテージより小さい場合、PDM信号の任意の2つの連続する1のビットを0及び1で置き換えること、及び
前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合、前記PDM信号の任意の2つの連続する0のビットを1及び0で置き換えること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化することを更に含む、請求項13に記載の変調方法。 - 前記PAC回路により、
前記デルタシグマ変調回路からの前記PDM信号の以前のビットと現在のビットとを比較すること、
前記入力信号がフルスケールの所定のパーセンテージより小さい場合、且つ前記PDM信号の前記以前のビット及び前記現在のビットが両方とも1である場合、前記現在のビットを0で置き換えること、及び
前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合、且つ前記PDM信号の前記以前のビット及び前記現在のビットが両方とも0である場合、前記現在のビットを1で置き換えること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化することを更に含む、請求項13に記載の変調方法。 - 前記PAC回路により、
PACフリップビットを、前記入力信号がフルスケールの所定のパーセンテージより小さい場合に1に設定し、且つ前記入力信号がフルスケールの前記所定のパーセンテージ以上である場合に0に設定すること、
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の以前のビット及び現在のビットの両方と等しいかどうかを判定すること、
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の前記以前のビット及び前記現在のビットの両方と等しい場合、前記現在のビットの反転を出力すること、及び
前記PACフリップビットが前記デルタシグマ変調回路からの前記PDM信号の前記以前のビット及び前記現在のビットの両方と等しくない場合、前記現在のビットを出力すること
により、前記PDM信号の前記立ち上がり遷移又は立ち下がり遷移の数を最大化することを更に含む、請求項13に記載の変調方法。 - 前記変調することは、
減算器により、前記入力信号から前記修正PDM信号を減算し、且つ差信号又は誤差信号を出力すること、
複数の積分器を含む積分回路により、所定期間にわたる前記減算信号に比例する積分信号を生成すること、及び
比較器により、前記積分信号を閾値と比較し、且つ前記PDM信号を出力すること
を含む、請求項13に記載の変調方法。 - 前記変調することは、前記比較器と前記減算器との間に結合されたデジタル−デジタル変換器により、前記PDM信号をシングルビット信号からマルチビット信号に変換することを含む、請求項13に記載の変調方法。
- 前記線形化された関係に基づく線形係数を前記入力信号又は前記PDM信号若しくはその復調信号に乗じることにより、前記PDM信号内のオフセットを補償することを更に含む、請求項13に記載の変調方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/690,728 | 2017-08-30 | ||
US15/690,728 US10305506B2 (en) | 2017-08-30 | 2017-08-30 | Pad asymmetry compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047494A true JP2019047494A (ja) | 2019-03-22 |
JP7197307B2 JP7197307B2 (ja) | 2022-12-27 |
Family
ID=65321763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018159945A Active JP7197307B2 (ja) | 2017-08-30 | 2018-08-29 | パッド非対称補償 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10305506B2 (ja) |
JP (1) | JP7197307B2 (ja) |
DE (1) | DE102018119804A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11586272B2 (en) * | 2019-09-27 | 2023-02-21 | Qualcomm Incorporated | Power control based on performance modification through pulse modulation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303157A (ja) * | 2008-06-17 | 2009-12-24 | Asahi Kasei Electronics Co Ltd | デルタシグマ変調器 |
JP2013511894A (ja) * | 2009-11-18 | 2013-04-04 | クゥアルコム・インコーポレイテッド | デシメートされた係数(decimatedcoefficients)のフィルタリングを実行する他の回路またはアクティヴ雑音相殺回路における遅延技術 |
JP2015216606A (ja) * | 2014-05-13 | 2015-12-03 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
US20160211861A1 (en) * | 2015-01-16 | 2016-07-21 | Mediatek Inc. | System and method for measuring the dc-transfer characteristic of an analog-to-digital converter |
CN106526234A (zh) * | 2016-09-30 | 2017-03-22 | 中国科学院地质与地球物理研究所 | 一种基于sigma‑delta闭环控制的惯性传感器系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106255B1 (en) * | 2014-08-20 | 2015-08-11 | Maxim Integrated Products, Inc. | Digital technique for excess loop delay compensation in a continuous-time delta sigma modulator |
US9577662B2 (en) * | 2015-02-06 | 2017-02-21 | Broadcom Corporation | Method and apparatus for excess loop delay compensation in continuous-time sigma-delta analog-to-digital converters |
US9537497B2 (en) * | 2015-05-14 | 2017-01-03 | Mediatek Inc. | Continuous time delta sigma modulator, analog to digital converter and associated compensation method |
-
2017
- 2017-08-30 US US15/690,728 patent/US10305506B2/en active Active
-
2018
- 2018-08-15 DE DE102018119804.3A patent/DE102018119804A1/de active Pending
- 2018-08-29 JP JP2018159945A patent/JP7197307B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303157A (ja) * | 2008-06-17 | 2009-12-24 | Asahi Kasei Electronics Co Ltd | デルタシグマ変調器 |
JP2013511894A (ja) * | 2009-11-18 | 2013-04-04 | クゥアルコム・インコーポレイテッド | デシメートされた係数(decimatedcoefficients)のフィルタリングを実行する他の回路またはアクティヴ雑音相殺回路における遅延技術 |
JP2015216606A (ja) * | 2014-05-13 | 2015-12-03 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
US20160211861A1 (en) * | 2015-01-16 | 2016-07-21 | Mediatek Inc. | System and method for measuring the dc-transfer characteristic of an analog-to-digital converter |
CN106526234A (zh) * | 2016-09-30 | 2017-03-22 | 中国科学院地质与地球物理研究所 | 一种基于sigma‑delta闭环控制的惯性传感器系统 |
Also Published As
Publication number | Publication date |
---|---|
DE102018119804A1 (de) | 2019-02-28 |
JP7197307B2 (ja) | 2022-12-27 |
US10305506B2 (en) | 2019-05-28 |
US20190068214A1 (en) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999710B2 (en) | Multistage chopper stabilized delta-sigma ADC with reduced offset | |
EP3324547A1 (en) | Delta-sigma modulator and method for enhancing stability of a delta-sigma modulator | |
JP5233882B2 (ja) | チョッパアンプ | |
CN103684471A (zh) | 三角积分调变器以及三角积分调变方法 | |
JP7197307B2 (ja) | パッド非対称補償 | |
Matic et al. | A method for the Schmitt-trigger propagation-delay compensation in asynchronous sigma–delta modulator | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
US10069509B2 (en) | Sigma delta modulator and signal conversion method thereof | |
US10014878B1 (en) | Metastability compensation | |
US9859916B1 (en) | Multistage noise shaping sigma-delta modulator | |
JPH01202930A (ja) | 信号積分器 | |
US7791517B2 (en) | Fully differential delta sigma modulator | |
TWI681640B (zh) | 三角積分調變器及相關的訊號處理方法 | |
US20090261902A1 (en) | Asynchronous Error Correction Circuit for Switching Amplifier | |
CN104796153B (zh) | 信号调制电路 | |
US20100194612A1 (en) | Switched-capacitor circuits, integration systems, and methods of operation thereof | |
JP6616485B2 (ja) | デルタシグマ変調器およびデルタシグマ変換器 | |
US20100241679A1 (en) | Signal conversion systems | |
JP3336576B2 (ja) | A/d変換器 | |
US10566993B2 (en) | Delta-sigma modulator and delta-sigma converter | |
JP2004007827A (ja) | A/d変換装置およびそのa/d変換方法 | |
JP2011097322A (ja) | 連続時間型多ビットδσadc回路 | |
Esslinger et al. | Feedback strategies in digitally controlled class-D amplifiers | |
Cao et al. | High resolution frequency-based delta-sigma modulator utilizing multi-phase quantizer | |
TWI420824B (zh) | 類比數位轉換裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7197307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |