JP5233882B2

JP5233882B2 - チョッパアンプ

Info

Publication number: JP5233882B2
Application number: JP2009163584A
Authority: JP
Inventors: 浩之伊藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2009-07-10
Filing date: 2009-07-10
Publication date: 2013-07-10
Anticipated expiration: 2029-07-10
Also published as: JP2011019156A

Description

本発明は，チョッパアンプに関する。

チョッパアンプは，直流から低周波の微弱信号増幅に用いられる演算増幅器である。オペアンプである演算増幅器は，それをＭＯＳトランジスタを用いて構成した場合に，ＭＯＳトランジスタのゲート酸化膜内のトラップに起因するノイズとしてフリッカノイズ（１／ｆノイズ）を有することが知られている。また，演算増幅器は，それを構成するトランジスタ対の例えば相互コンダクタンスｇｍなどの特性ばらつきや，負荷抵抗の抵抗値のばらつきなどに起因する出力電圧のオフセット電圧なども知られている。

チョッパアンプは，このようなフリッカノイズやオフセット電圧を除去することができる演算増幅器である。チョッパアンプは，入力信号を前段のチョッパ回路により所定の周波数にアップコンバートし，それを演算増幅器で増幅し，その後，後段のチョッパ回路により同じ所定の周波数でダウンコンバートする。これにより，演算増幅器で発生したノイズ成分は高い周波数帯域にシフトする。その出力をローパスフィルタ（ＬＰＦ）に通過させることで，高周波帯域のノイズ成分は除去できる。

このチョッパアンプについては，例えば，非特許文献１，特許文献１〜５に記載されている。

チョッパアンプは，前述のとおりフリッカノイズや出力オフセット電圧をアップコンバートするが，後段に接続されたＬＰＦでこれら高周波のノイズを十分に除去することは必ずしも容易ではなく，次数が高いＬＰＦなど急峻なフィルタ特性が要求される場合がある。しかし，そのようなフィルタは，回路規模が大きく消費電力も大きいためシステムのコスト増加を招く。

また，チョッパ回路に供給される所定周波数のチョッピング信号は，一般的にはクロック信号が用いられる。このチョッピング信号のデューティ比が５０％からずれていると，チョッピング信号のＤＣオフセット成分がチョッパ回路の動作をアンバランスにしてしまう。さらに，チョッピング回路を構成するトランジスタの製造ばらつきによっても，チョッピング回路の動作をアンバランスにしてしまう。かかるアンバランスな動作が出力信号にＤＣオフセットリークを発生させる。

特表2009-502057 (P2009-502057A) 公報特表2008-527915 (P2008-527915A) 公報特開平５−１７５７８７号公報特開平６−２４４７３２号公報特表2002-530916(P2002-530916A)公報

P. Godoy and J. L. Dawson, "Chopper Stabilization of Analog Multipliers, Variable Gain Amplifiers, and Mixers," IEEE Journal of Solid-State Circuits, Vol. 43, No. 10, pp. 2311-2321, Oct. 2008.

チョッパアンプのスプリアスを除去する方法として，チョッピング信号にランダム信号を使用して，スプリアスの周波数を分散させることが提案されている（非特許文献１，特許文献１，２など）。しかし，ランダム信号の周波数特性を入力信号の低い周波数帯域でスペクトルヌル（電力小またはゼロ）にしなければ，周波数分散されたスプリアスの雑音が，出力信号の周波数帯域に残る。ただし，入力信号の低い周波数帯域でスペクトルヌルのランダム信号を生成することは，高いコストをかける場合を除くと，必ずしも容易でない。

そこで，本発明の目的は，スプリアスを抑制することができるチョッパアンプを提供することにある。

チョッパアンプの第１の側面は，入力信号にチョッピング信号を乗算する第１のチョッパ回路と，前記第１のチョッパ回路の出力を増幅するオペアンプと，前記オペアンプの出力に前記チョッピング信号を乗算し出力信号を出力する第２のチョッパ回路と，パルス幅がランダムに変化する擬似ランダム信号を生成する擬似ランダム信号生成回路と，前記擬似ランダム信号の周波数スペクトラムがヌルになる第２の周波数(f2)，または当該第２の周波数(f2)と前記入力信号の周波数(fin)との和周波数（f2+fin）のいずれかである第１の周波数(f1)を有する第１の信号を前記擬似ランダム信号に乗算し，前記チョッピング信号を出力する乗算器とを有する。

第１の側面によれば，チョッパアンプの出力信号からスプリアスを抑制することができる。

チョッパアンプの構成と動作を説明する図である。チョッパアンプの等価回路と出力信号の周波数スペクトラムとを示す図である。チョッパアンプのチョッピングアンバランスを示す図である。チョッピング信号にランダム信号を使用した場合の出力信号の周波数スペクトラムを示す図である。第１の実施の形態におけるチョッパアンプの回路図である。第１の実施の形態におけるチョッパアンプの具体的な回路図である。排他的論理和回路２４の入力信号と出力信号の例を示す図である。第２の実施の形態におけるチョッパアンプの回路図である。第２の実施の形態における別のチョッパアンプの回路図である。ランダムチョッピング信号生成回路におけるランダム信号とチョッピング信号のDC電圧を示す図である。図８，図９のチョッパアンプにおける校正プロセスを説明する図である。第３の実施の形態におけるチョッパアンプの回路図である。一次のデルタシグマ変調器の回路図である。擬似ランダム信号生成回路に擬似乱数ビットシーケンス発生器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。擬似ランダム信号生成回路に擬似乱数ビットシーケンス発生器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。擬似ランダム信号生成回路に一次のデルタシグマ変調器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。擬似ランダム信号生成回路に一次のデルタシグマ変調器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。

以下，本実施の形態について図面を参照しながら説明する。

図１は，チョッパアンプの構成と動作を説明する図である。このチョッパアンプは，差動の入力信号Vin+，Vin-をチョッピング信号ｆｃでチョッピング（乗算）する前段のチョッパ回路CHP1と，チョッピングされた信号を増幅するオペアンプAMPと，オペアンプ出力Vamp+,Vamp-をチョッピング信号ｆｃでチョッピング（乗算）する後段のチョッパ回路CHP2とを有する。後段のチョッパ回路CHP2の出力信号Vout+,Vout-を図示しないローパスフィルタLPFを通過させてノイズを除去した出力信号を得ることができる。

図１中に示されるとおり，入力信号Vinは直流もしくは低周波数帯域にあるので，それを前段のチョッパ回路CHP1で周波数ｆｃによりアップコンバートし，それをオペアンプAMPで増幅する。このオペアンプAMPの出力Vampには必ずフリッカノイズ（１／ｆノイズ）と出力オフセットノイズが含まれる。しかし，後段のチョッパ回路CHP2により周波数ｆｃでチョッピングすることで，出力信号Voutは低周波数帯域に戻され，ノイズ成分は高い周波数帯域にアップコンバートされる。そこで，ローパスフィルタLPFを通過させることで，これらの高周波帯域のノイズ成分を除去することができる。

図２は，チョッパアンプの等価回路と出力信号の周波数スペクトラムとを示す図である。チョッパアンプは，図１で説明したとおり，前段のチョッパ回路CHP1と，オペアンプAMPと，後段のチョッパ回路CHP2とを有する。そして，前述のフリッカノイズ（１／ｆノイズ）と出力オフセットノイズとが図中Voffsetで示され，かかるノイズVoffsetは等価回路的に加算器１０によりオペアンプAMPの出力に加算される。そして，図中には，出力信号Voutの演算式が示されている。ｃ１，ｃ２は，チョッピング信号に，Aはオペアンプの増幅率に対応する。

図２には，シミュレーションにより求めた出力信号Voutの周波数スペクトラムの一例が示されている。これによれば，信号成分signalは低周波数帯域finに存在するが，高い周波数帯域には，前述したスプリアスSpurが特定の周波数で多く存在している。また，図２の例のように信号signalよりも高い電力を有するスプリアスspurが生じる場合があり，このスプリアスSpurをローパスフィルタLPFで効果的に除去するためには，複雑で大規模なフィルタ回路が要求される。

図３は，チョッパアンプのチョッピングアンバランスを示す図である。前述のとおり，チョッピング信号にDCオフセットが生じていた場合や，乗算器であるチョッパ回路のトランジスタの製造ばらつきに起因するチョッピング動作のアンバランスにより，出力信号にDCオフセットリークが発生する。図３（Ａ）は，あるチョッパアンプにおいてチョッピング動作が理想的な場合，つまりアンバランスが生じていない場合の出力信号の周波数スペクトラムである。信号成分Signalの低周波帯域には，DCオフセットリーク成分は生じていない。一方，図３（Ｂ）は，同じチョッパアンプにおいてチョッピング動作がアンバランスになっている場合の出力信号の周波数スペクトラムである。信号成分signalの低周波数帯域にDCオフセットリーク成分DC leakが発生している。このようなDCオフセットリーク成分は，信号成分signalと同じ周波数帯域のノイズとなり好ましくない。

図４は，チョッピング信号にランダム信号を使用した場合の出力信号の周波数スペクトラムを示す図である。ランダム信号は，例えば，擬似乱数ビットシーケンス生成回路や，デルタシグマ変調器などによって生成される。ランダム信号は，多数の周波数成分を有するので，チョッパ回路においてチョッピング信号としてランダム信号を乗算することで，出力信号に存在するスプリアスを特定の周波数ではなく広い周波数帯域に分散させることができる。

図４の周波数スペクトラムによれば，ノイズ成分Noiseは広い周波数帯域に分散されているので，図２に示した特性の周波数における大電力のスプリアスSpurのピークはなくなっている。ただし，分散されたノイズ成分は，信号成分Signalの低周波数帯域では必ずしも低くなく，またはスペクトルヌルになっていない。そのため，図4の信号をローパスフィルタLPFに通してもSN比はほとんど改善ない。これは，ランダム信号の周波数スペクトルのエンベロープが，そのまま出力信号の周波数スペクトルに表れるからである。信号成分の低周波数帯域においてランダム信号のエンベロープが低いことが望ましい。しかし，そのようなランダム信号を生成する回路が複雑且つ大規模になることは好ましくない。

図５は，第１の実施の形態におけるチョッパアンプの回路図である。このチョッパアンプは，入力信号Vinにチョッピング信号CPを乗算する第１のチョッパ回路CHP1と，第１のチョッパ回路の出力を増幅するオペアンプAMPと，オペアンプAMPの出力Vampにチョッピング信号CPを乗算し出力信号Voutを出力する第２のチョッパ回路CHP2とを有する。さらに，チョッパアンプは，ランダムチョッピング信号生成回路２０を有し，パルス幅がランダムに変化する擬似ランダム信号をチョッピング信号CPとして使用する。

そして，ランダムチョッピング信号生成回路２０は，図５中に破線で示されるとおり，パルス幅がランダムに変化する擬似ランダム信号２３を生成する擬似ランダム信号生成回路２２と，その擬似ランダム信号２３に第１の信号CLK１を乗算してチョッピング信号CPを出力する乗算器２４とを有する。この第１の信号CLK１は，擬似ランダム信号２３の周波数スペクトラムがヌルになる第２の周波数f2，または当該第２の周波数f2と前記入力信号の周波数finとの和f2+finのいずれかである第１の周波数f1を有する。

チョッピング信号CPの周波数スペクトラムは，図５中に示されているとおり，直流から低周波の微弱信号である入力信号Vinの周波数fin近傍で，電力がゼロまたは低下する特性を有する。その理由は，次の通りである。擬似ランダム信号生成回路は，例えば，擬似ランダムビットシーケンス生成回路やデルタシグマ変調器などで構成される。これらの擬似ランダム信号生成回路が生成する擬似ランダム信号の周波数スペクトラムは，図４のノイズ成分Noiseのエンベロープと同等であり，例えば，第２の周波数f2で電力がゼロまたは低下する周波数スペクトルがヌルになる。ただし，擬似ランダム信号生成回路がシンプルな回路構成の場合は，入力信号Vinの周波数finや低周波数（入力信号が直流なら周波数ゼロ）において，周波数スペクトラムがヌルになることはあまりない。

そこで，本実施の形態では，乗算器２４が，上記第２の周波数f2と同じ周波数f2，または第２の周波数f2と入力信号の周波数finとの和周波数（f2+fin）のいずれかである第１の周波数f1（＝f2 or f2+fin）を有する信号CLK1を，擬似ランダム信号２３に乗算する。その結果，乗算後のチョッピング信号CPの周波数スペクトルは，周波数f2−f1＝０，または周波数f2−f1＝finで，電力がゼロまたは小さくなるヌルを有することになる。図５中の周波数スペクトラムのNullに示されるとおりである。

すなわち，本実施の形態のランダムチョッピング信号生成回路２０は，構成が簡単で消費電力も小さい擬似ランダム信号生成回路２２により擬似ランダム信号２３を生成し，乗算器２４により第１の信号CLK1を乗算してチョッピング信号CPを生成する。その結果，チョッピング信号CPに図５中に示したように，入力信号の周波数fin近傍でスペクトラムヌルNullになる周波数スペクトラムを持たせることができる。擬似ランダム信号生成回路２２の周波数スペクトラムがNullになる第２の周波数f2が分かれば，その第２の周波数f2に合わせた第１の周波数f1（＝f2 or f2+fin）のクロック信号CLK１を生成すればよいだけである。

図６は，第１の実施の形態におけるチョッパアンプの具体的な回路図である。このチョッパアンプは，前段のチョッパ回路CHP1と，オペアンプAMPと，後段のチョッパ回路CHP2とを有する。チョッパ回路CHP1,CHP2は，例えば，図１に示したチョッパ回路と同様に，差動の入力信号Vin+, Vin-の極性をチョッピング信号CP+, CP-に応答して切り替える第１のスイッチ対SW1と第２のスイッチ対SW2とで構成される。第１のスイッチ対SW1が導通し第２のスイッチ対SW2が非導通になれば，差動入力信号は極性が反転せずに出力され，逆に，第１のスイッチ対SW1が非導通になり第２のスイッチ対SW2が導通になれば，差動入力信号は極性が反転して出力される。これらの第１，第２のスイッチ対が，チョッピング信号CP+, CP-によりそれぞれ逆相で制御される。

オペアンプAMPは，例えば，１対のトランジスタと，それにそれぞれ接続された１対の負荷抵抗と，１対のトランジスタに電流を供給する電流源とを有し，１対のトランジスタのゲートには差動入力信号が供給され，１対のトランジスタのドレインから増幅された差動出力信号が出力される。

図６のランダムチョッピング信号生成回路２０は，第２の周波数f2のクロック信号CLK2と制御信号CONTとに応じてHレベルとLレベルとがランダムに発生する擬似ランダム信号２３を生成する擬似ランダム信号生成回路２２と，擬似ランダム信号２３とクロック信号CLK1との排他的論理和を演算して出力する排他的論理和回路２４とを有する。図５の乗算器２４が，この排他的論理和回路２４で構成されている。この排他的論理和回路は，その構成が非常に単純であり低コストである。排他的論理和回路２４が出力する差動のチョッピング信号CP+, CP-が，チョッパ回路CHP1,CHP2に供給される。

擬似ランダム信号生成回路２２は，前述のとおり，第２の周波数f2のクロック信号CLK2に同期して擬似ランダム信号２３を生成する擬似ランダムビットシーケンス生成回路，または１次のデルタシグマ変調器である。これらの回路は，第２の周波数f2で周波数スペクトラムがヌルになる擬似ランダム信号を生成する。

図７は，排他的論理和回路２４の入力信号と出力信号の例を示す図である。クロック信号CLK１は，周期Tで１レベルと０レベルとを交互に発生する。図７の例では，１レベルの期間が0.6T,０レベルの期間が0.4Tである。つまり，デューティ比は６０％の例である。一方，擬似ランダム信号２３は，１レベルと０レベルとがランダムに発生し，それによりパルス幅がランダムに変化する信号である。そして，排他的論理和回路２４は，それらの信号CLK1,23のEORを演算して，チョッピング信号CPを出力する。

擬似ランダム信号２３とクロック信号CLK1との排他的論理和は，擬似ランダム信号２３に周波数1/T＝f1のクロック信号CLK1を乗算することと等価である。その結果，擬似ランダム信号２３の周波数スペクトルは，クロック信号CLK1の周波数だけダウンコンバートまたはアップコンバートされる。これにより，排他的論理和回路２４の出力信号では，その周波数スペクトルは，周波数f2-f1でヌルになる。

図６において，クロック信号CLK１の周波数f1は，第２のクロックCLK2の周波数f2の自然数倍n*f2，または第２のクロックCLK2の周波数f2の自然数倍n*f2と入力信号の周波数finとの和（n*f2＋fin）であってもよい。その場合は，図４中のスペクトルヌルの周波数nf2が，排他的論理和回路２４の乗算演算により周波数ゼロまたは入力信号の周波数finまでダウンコンバートされる。ただし，図４中の最も低いスペクトルヌルの周波数f2を，周波数ゼロまたは入力信号の周波数finまでダウンコンバートするのがより好ましい。

図８は，第２の実施の形態におけるチョッパアンプの回路図である。第１，第２のチョッパ回路CHP1,CHP2とオペアンプAMPとは，第１の実施の形態と同じである。また，ランダムチョッピング信号生成回路２０も，第１の実施の形態と同様に，擬似ランダム信号生成回路２２と，EOR回路からなる乗算器２４とを有する。

ただし，擬似ランダム信号生成回路２２は，例えば１次のデルタシグマ変調器であり，生成される擬似ランダム信号の１レベルと０レベルの発生確率は制御信号CONTに応じて変更可能である。例えば，制御信号CONTにより１レベルの確率を高くすることで，チョッピング信号CPのDC成分を上昇させることができ，逆に０レベルの確率を高くすることで，チョッピング信号CPのDC成分を低下させることができる。発生確率が５０％の場合は，DC成分は，１レベルの電圧の１／２になる。

さらに，図８のチョッパアンプは，出力信号Voutの直流成分を測定する直流測定回路３０と，その測定された直流成分をゼロにするように制御信号CONTを可変制御する制御回路３２とを有する。

前述したとおり，チョッピング信号CPにはDCオフセット成分が含まれる。さらに，チョッパ回路CHP1,CH2のトランジスタスイッチの特性ばらつきによっても，チョッピングされた出力信号にはDCオフセット成分が発生する。このようなチョッピング回路のアンバランスな動作により，図３（Ｂ）に示したとおり，チョッパアンプの出力Voutには，DCオフセットリーク成分が信号の周波数近傍に発生する。

そこで，第２の実施の形態では，直流測定回路３０と制御回路３２とにより，出力信号Voutの直流成分がゼロになるように，擬似ランダム信号生成回路を，制御信号CONTによりフィードバック制御する。かかるフィードバック制御によれば，単にチョッピング信号CPのデューティ比やスキューを調整するだけではなく，チョッパ回路のトランジスタのばらつきなどに起因するアンバランスをなくすようにすることができる。その意味するところは，チョッピング信号CPにわずかにDCオフセットを持たせることで，チョッパ回路のトランジスタの特性ばらつきによるアンバランスを打ち消すことができる。そのためには，上記のフィードバック制御が有効である。

図９は，第２の実施の形態における別のチョッパアンプの回路図である。図８の回路図と異なるところは，入力信号Vinの端子に，定電圧，例えばグランドGND，に接続するスイッチSW10を設けたことである。それ以外の構成は，図８と同じである。

このチョッパアンプでは，電源投入時などの校正プロセスにおいて，スイッチSW10が閉じられ，入力を一定電圧，例えばグランドGNDに固定する。したがって，出力信号Voutの適切なDCレベルを予測することができる。その上で，出力信号Voutの直流成分がゼロになる制御信号CONTを制御回路３２が検出する。この検出方法は，例えばバイナリーサーチ法などが利用できる。具体例は後述する。

図１０は，ランダムチョッピング信号生成回路におけるランダム信号とチョッピング信号のDC電圧を示す図である。図１０の横軸の制御ビットは制御信号CONTであり，縦軸のDC電圧は，信号のDC成分である。図７に示したとおり，擬似ランダム信号生成回路の制御信号CONTによりそのランダム信号２３の１レベルと０レベルの比率を変更することができる。この比率の変更により，ランダム信号２３のDC電圧は，図示されるとおり大きく変化する。その結果，第１のクロックCLK1により乗算されたチョッピング信号も，その傾きは小さくなるが，制御ビットに応じて微少な範囲ではあるが変化する。チョッピング信号の正相CP+は，ランダム信号２３と同じ傾きであり，チョッピング信号の逆相CP-は，ランダム信号２３と傾きが逆になる。

図１０の例では，８ビットの制御ビットCONTが０の場合は，ランダム信号の０レベルが１００％となりDC電圧は０Vになる。一方，制御ビットCONTが２５５の場合は，ランダム信号の１レベルが１００％となりDC電圧は１２００ｍVになる。そして，制御ビットCONTが１２７の場合は，ランダム信号の０レベルと１レベルの比率が５０％になり，DC電圧は０レベルの０Vと１レベルの１２００ｍVとの中間の６００ｍVになる。

図１１は，図８，図９のチョッパアンプにおける校正プロセスを説明する図である。この例では，前述のバイナリーサーチ法により出力信号Voutの直流成分３１がゼロになる制御信号CONTが探索される。図１１の横軸は制御ビットCONT，縦軸は出力信号Voutの直流成分３１である。この例では，８ビットの制御ビットCONTを０から２５５まで変化させると，直流成分はプラスの電圧からマイナスの電圧まで変化している。

そこで，入力電圧をグランド電圧に接続した状態で，制御回路３２は，バイナリーサーチ法により直流成分３１がゼロになる制御ビットCONTを探索する。まず，工程S1では，制御回路３２が制御ビットCONT=127に設定して直流測定回路３０の測定結果をチェックする。図１１の例では，測定された直流電圧が基準値０より高い正であったため，工程S2では，制御回路３２が制御ビットCONTを+64してCONT=191に設定して直流測定回路３０の測定結果をチェックする。この測定結果は直流電圧が基準値０より低い負である。そこで，工程S3では，制御回路３２が制御ビットCONTを-32してCONT=159に設定して直流測定回路３０の測定結果をチェックする。この測定結果は直流電圧が基準値０より高い正である。そこで，工程S4では，制御回路３２が制御ビットCONTを-16してCONT=143に設定して測定結果をチェックする。以下同様にして，制御回路３２は制御ビットをCONT=151,155と変更し，CONT=155で測定結果が基準値０と一致することを検出する。

以上で校正プロセスが終了する。その後の通常動作では，制御ビットCONT=155が維持されて，チョッパアンプの出力電圧にはDCオフセットリーク成分が含まれない。

図１２は，第３の実施の形態におけるチョッパアンプの回路図である。図中，各信号の周波数スペクトラム４０〜４７が示されている。このチョッパアンプは，第２の実施の形態と同様に，前段のチョッパ回路CHP1と，オペアンプAMPと，後段のチョッパ回路CHP2とを有する。さらに，チョッパ回路CHP1,CHP2に与えられるチョッパ信号CP+, CP-は，図５と同様に，擬似ランダム信号生成回路２２と乗算器２４とで構成されたランダムチョッパ信号生成回路により生成される。この擬似ランダム信号生成回路２２は，たとえば，一次のデルタシグマ変調器であり，制御信号CONTに応じて擬似ランダム信号２３の１レベルと０レベルの比率を制御可能な回路である。

さらに，チョッパアンプは，チョッパアンプ出力Voutを入力するローパスフィルタLPFと，その出力をアナログデジタル変換するアナログデジタル変換回路ADCと，そのデジタル出力のうち直流成分のビット３１を入力しそれに応じて制御信号CONTを設定するデコーダDECとを有する。アナログデジタル変換回路ADCは，直流成分のビットを生成するので，図８，９の直流測定回路３０に対応する。また，デコーダDECは，図８，９の制御回路３２に対応する。

図１３は，一次のデルタシグマ変調器の回路図である。このデルタシグマ変調器は，加減算器５０と，積分回路５２と，比較器からなる量子化回路５４と，遅延回路５６とを有する。これらの回路は，クロックCLK2に同期して動作する。量子化回路５４は，入力値を基準値と比較してその大小関係に応じて１レベルまたは０レベルの擬似ランダム信号２３を出力する。そして，量子化誤差が遅延回路５６を経由して入力側にフィードバックされ，入力信号に加算される。そして，制御信号CONTの値に応じた比率の１レベルまたは０レベルの擬似ランダム信号２３が生成される。

図１２に戻り，クロック信号CLK1は，周波数スペクトラム４０に示されるとおり，周波数ｆ１を有する。また，擬似ランダム信号生成回路２２は，クロックCLK2と制御ビットCONTに応じて擬似ランダム信号２３を生成する。この擬似ランダム信号２３は，ランダムな信号であるため，周波数スペクトラム４１に示されるとおり，広い周波数に分散されている。また，擬似ランダム信号２３は，クロック信号CLK2の周波数f2で電力が小さくなるヌルを有する周波数特性を有する。ただし，擬似ランダム信号２３は，チョッパアンプの入力信号Vinの周波数である低い周波数では電力が大きい。

そこで，ＥＯＲ回路２４は，擬似ランダム信号２３と,周波数f1＝f2 or f2+finの第１のクロックCLK1との排他的論理和を演算し，正相のチョッピング信号CP+と逆相のチョッピング信号CP-とを出力する。その結果，チョッピング信号の周波数スペクトラム４２に示されるとおり，そのエンベロープは，周波数f2-f1でヌルになる。

チョッパアンプへの入力信号Vinは直流または低周波の周波数finを有する。周波数スペクトラム４３に示されるとおりである。前段のチョッパ回路CHP1は，入力信号Vinにチョッピング信号CP+, CP-を乗算する。これにより入力信号Vinはアップコンバートされる。ただし，チョッピング信号CP+, CP-の周波数スペクトラム４２は，分散された周波数成分を有するので，アップコンバートされた信号は，周波数スペクトラム４４に示されるとおり，チョッピング信号に対応した周波数特性を有する。

オペアンプAMPは，チョッパ回路CHP1の出力を増幅して出力信号Vampを出力する。この信号Vampには，周波数スペクトラム４５に示されるとおり，フリッカノイズ１／ｆが混在している。そして，後段のチョッパ回路CHP2は，出力信号Vampにチョッピング信号が乗算され，信号成分はダウンコンバートされ，フリッカノイズは分散された多数の周波数にアップコンバートされる。つまり，多くの周波数に分散されたランダムなチョッピング信号が乗算されたことで，乗算後の信号は，フリッカノイズなどのスプリアスが広い周波数帯域に分散される。

その結果，周波数スペクトル４６に示されるとおり，出力信号Voutには，入力信号の周波数finには増幅された出力信号Voutが生成され，フリッカノイズなどのスプリアスは多くの周波数に分散され，図２のような特定の周波数で高い電力を持つスプリアスは形成されない。さらに，この雑音成分は，周波数f1-f2では電力が低いヌルになる特性を有する。そのため，出力信号Voutに対するSN比は改善される。

出力信号Voutは，ローパスフィルタLPFにより高い周波数帯域は除去される。周波数スペクトラム４７に示すとおりである。このローパスフィルタLPFは必ずしも次数が高いものである必要はなく，構成が簡単なフィルタであっても，高い周波数の雑音を十分に低下させることができる。特定の周波数で高い電力を持つスプリアスが存在しないからである。

ローパスフィルタを通過したアナログ出力信号は，アナログデジタル変換器ADCでデジタル信号に変換される。このデジタル信号には，符号ビットと共に直流成分を示すビットも含まれる。この符号と直流成分を示す信号が，測定された直流成分３１として制御回路であるデコーダDECに供給される。

デコーダDECは，前述したとおり，直流成分３１がゼロになる制御信号CONTを探索する。この探索プロセスでは，入力信号Vinは一定電圧またはグランド電圧にされる。

図１４，図１５は，擬似ランダム信号生成回路に擬似乱数ビットシーケンス発生器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。シミュレーション結果である。図１４の例では，第１のクロック信号CLK1の周波数ｆ１と，擬似乱数ビットシーケンス発生器のクロック信号CLK2の周波数ｆ２（１０MHz）とを等しくしている。その結果，周波数０でスペクトラムヌルNullが形成され，出力信号signalの周波数帯域での雑音の電力は低くなっている。

図の例では，第１のクロック信号CLK1の周波数ｆ１が，擬似乱数ビットシーケンス発生器のクロック信号CLK2の周波数ｆ２（１０MHz）と入力信号の周波数finとの和に等しくなっている。その結果，雑音成分は，周波数finでスペクトラムヌルNullが形成され，出力信号signalの周波数帯域での雑音の電力は低くなっている。

図１６，図１７は，擬似ランダム信号生成回路に一次のデルタシグマ変調器を用いた場合のチョッパアンプ出力の周波数スペクトラムを示す図である。図１６（Ａ）は，第１のクロック信号CLK1の周波数ｆ１と，デルタシグマ変調器２４のクロック信号CLK2の周波数ｆ２（１０MHz）とを等しくした場合の周波数スペクトラムである。周波数０のところにスペクトラムヌルNullが存在している。

図１６（Ｂ），（Ｃ）も，ｆ１＝ｆ２の場合の周波数スペクトラムであるが，それぞれ制御信号CONT1, CONT2の例である。つまり，制御信号が異なっている。また，横軸の周波数が０〜20MHzと図１６（Ａ）よりも狭くなっている。なお図１６（Ｃ）の制御信号CONT2は，図１６（Ａ）の例と同じである。よって，図１６（Ａ）と（Ｃ）とは同じ周波数スペクトラムである。図１６（Ｂ），（Ｃ）を比較するとわかるとおり，制御信号CONTが異なっていても，周波数０付近の雑音のエンベロープはほとんど同じである。

図１７の例は，f1=f2+finの場合の周波数スペクトラムである。信号の周波数finのところにスペクトラムヌルが発生している。つまり，図１６に比較すると，信号Signalの周波数付近の雑音フロアがより広い周波数帯域にわたって低くなっている。

以上のシミュレーション結果から理解されるとおり，本実施の形態のチョッパアンプによれば，特定の周波数で高くなるスプリアスをなくすことができるとともに，チョッパアンプにより増幅される信号の周波数帯域において，雑音の電力を低くすることができる。さらに，フィードバックループにより，出力信号のDCオフセットリーク成分を除去することができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
入力信号にチョッピング信号を乗算する第１のチョッパ回路と，
前記第１のチョッパ回路の出力を増幅するオペアンプと，
前記オペアンプの出力に前記チョッピング信号を乗算し出力信号を出力する第２のチョッパ回路と，
パルス幅がランダムに変化する擬似ランダム信号を生成する擬似ランダム信号生成回路と，
前記擬似ランダム信号の周波数スペクトラムがヌルになる第２の周波数(f2)，または当該第２の周波数(f2)と前記入力信号の周波数(fin)との和周波数（f2+fin）のいずれかである第１の周波数(f1)を有する第１の信号を前記擬似ランダム信号に乗算し，前記チョッピング信号を出力する乗算器とを有するチョッパアンプ。

（付記２）
付記１において，
前記第１の信号は前記第１の周波数を有する第１のクロック信号（CLK1）であり，
前記乗算器は，前記擬似ランダム信号と前記第１のクロック信号とを入力しそれらの排他的論理和信号を前記チョッピング信号として出力する排他的論理和回路であるチョッパアンプ。

（付記３）
付記２において，
前記擬似ランダム信号生成回路は，第２のクロック（CLK2）に基づいて前記擬似ランダム信号を生成する擬似乱数ビットシーケンス発生器またはデルタシグマ変調器であり，
前記第１のクロック信号の周波数(f1)は前記第２のクロック（CLK2）の周波数の自然数倍であるチョッパアンプ。

（付記４）
付記２において，
前記擬似ランダム信号生成回路は，第２のクロック（CLK2）に基づいて前記擬似ランダム信号を生成する擬似乱数ビットシーケンス発生器またはデルタシグマ変調器であり，
前記第１のクロック信号の周波数(f1)は前記第２のクロック（CLK2）の周波数の自然数倍と前記入力信号の周波数との和であるチョッパアンプ。

（付記５）
付記１において，
さらに，前記第２のチョッパ回路が出力する前記出力信号の直流成分を測定する直流成分測定ユニットと，
前記直流成分測定ユニットが測定した前記直流成分をゼロにするように前記擬似ランダム信号生成回路に制御信号を供給する制御ユニットとを有し，
前記擬似ランダム信号生成回路は，前記制御信号に応じて前記擬似ランダム信号の直流成分を変更するチョッパアンプ。

（付記６）
付記５において，
前記擬似ランダム信号生成回路は，クロックに同期して入力信号を量子化し量子化の誤差を前記入力信号に加算または減算して更に量子化するデルタシグマ変調器であり，前記制御信号は前記デルタシグマ変調器の入力信号として入力されるチョッパアンプ。

（付記７）
入力信号にチョッピング信号を乗算する第１のチョッパ回路と，
前記第１のチョッパ回路の出力を増幅するオペアンプと，
前記オペアンプの出力に前記チョッピング信号を乗算し出力信号を出力する第２のチョッパ回路と，
パルス幅がランダムに変化する擬似ランダム信号を生成する擬似ランダム信号生成回路とを有し，
前記擬似ランダム信号が前記チョッピング信号として前記第１，第２のチョッパ回路に供給され，
さらに，前記第２のチョッパ回路が出力する前記出力信号の直流成分を測定する直流成分測定ユニットと，
前記直流成分測定ユニットが測定した前記直流成分をゼロにするように前記擬似ランダム信号生成回路に制御信号を供給する制御ユニットとを有し，
前記擬似ランダム信号生成回路は，前記制御信号に応じて前記擬似ランダム信号の直流成分を変更するチョッパアンプ。

（付記８）
付記７において，
前記擬似ランダム信号生成回路は，クロックに同期して入力信号を量子化し量子化の誤差を前記入力信号に加算または減算して更に量子化するデルタシグマ変調器であり，前記制御信号は前記デルタシグマ変調器の入力信号として入力されるチョッパアンプ。

CHP1：前段のチョッパ回路 CPH2:後段のチョッパ回路
AMP:オペアンプ２０：ランダムチョッピング信号生成回路
２２：擬似ランダム信号生成回路２３：擬似ランダム信号
２４：乗算器 CLK1:第１の信号
CLK2：擬似ランダム信号生成回路のクロック信号
f1：CLK1の周波数 f2：CLK2の周波数
Vin:入力信号 fin：入力信号の周波数
Vout：出力信号 CONT:制御信号，制御ビット

Claims

入力信号にチョッピング信号を乗算する第１のチョッパ回路と，
前記第１のチョッパ回路の出力を増幅するオペアンプと，
前記オペアンプの出力に前記チョッピング信号を乗算し出力信号を出力する第２のチョッパ回路と，
パルス幅がランダムに変化する擬似ランダム信号を生成する擬似ランダム信号生成回路と，
前記擬似ランダム信号の周波数スペクトラムがヌルになる第２の周波数，または当該第２の周波数と前記入力信号の周波数との和周波数のいずれかである第１の周波数を有する第１の信号を前記擬似ランダム信号に乗算し，前記チョッピング信号を出力する乗算器とを有するチョッパアンプ。
請求項１において，
前記第１の信号は前記第１の周波数を有する第１のクロック信号であり，
前記乗算器は，前記擬似ランダム信号と前記第１のクロック信号とを入力しそれらの排他的論理和信号を前記チョッピング信号として出力する排他的論理和回路であるチョッパアンプ。
請求項１において，
さらに，前記第２のチョッパ回路が出力する前記出力信号の直流成分を測定する直流成分測定ユニットと，
前記直流成分測定ユニットが測定した前記直流成分をゼロにするように前記擬似ランダム信号生成回路に制御信号を供給する制御ユニットとを有し，
前記擬似ランダム信号生成回路は，前記制御信号に応じて前記擬似ランダム信号の直流成分を変更するチョッパアンプ。
請求項３において，
前記擬似ランダム信号生成回路は，クロックに同期して入力信号を量子化し量子化の誤差を前記入力信号に加算または減算して更に量子化するデルタシグマ変調器であり，前記制御信号は前記デルタシグマ変調器の入力信号として入力されるチョッパアンプ。
入力信号にチョッピング信号を乗算する第１のチョッパ回路と，
前記第１のチョッパ回路の出力を増幅するオペアンプと，
前記オペアンプの出力に前記チョッピング信号を乗算し出力信号を出力する第２のチョッパ回路と，
パルス幅がランダムに変化する擬似ランダム信号を生成する擬似ランダム信号生成回路とを有し，
前記擬似ランダム信号が前記チョッピング信号として前記第１，第２のチョッパ回路に供給され，
さらに，前記第２のチョッパ回路が出力する前記出力信号の直流成分を測定する直流成分測定ユニットと，
前記直流成分測定ユニットが測定した前記直流成分をゼロにするように前記擬似ランダム信号生成回路に制御信号を供給する制御ユニットとを有し，
前記擬似ランダム信号生成回路は，前記制御信号に応じて前記擬似ランダム信号の直流成分を変更するチョッパアンプ。