JPWO2007011012A1 - 電力増幅装置 - Google Patents

電力増幅装置 Download PDF

Info

Publication number
JPWO2007011012A1
JPWO2007011012A1 JP2007526061A JP2007526061A JPWO2007011012A1 JP WO2007011012 A1 JPWO2007011012 A1 JP WO2007011012A1 JP 2007526061 A JP2007526061 A JP 2007526061A JP 2007526061 A JP2007526061 A JP 2007526061A JP WO2007011012 A1 JPWO2007011012 A1 JP WO2007011012A1
Authority
JP
Japan
Prior art keywords
signal
class
pulse width
clock
width modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007526061A
Other languages
English (en)
Other versions
JP4688225B2 (ja
Inventor
吉田　実
実 吉田
博幸 石原
博幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2007526061A priority Critical patent/JP4688225B2/ja
Publication of JPWO2007011012A1 publication Critical patent/JPWO2007011012A1/ja
Application granted granted Critical
Publication of JP4688225B2 publication Critical patent/JP4688225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/342—Pulse code modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Abstract

スイッチング処理が施される際に生じる非線形歪みを的確に防止するとともに、高周波数に適用可能であり、かつ、小型化が可能なＤ級電力増幅装置を提供することにある。Ｄ級電力増幅装置１００は、スイッチング処理が為される前のＰＷＭ信号と当該スイッチング処理が為された後のＰＷＭ信号との誤差信号を算出し、算出された誤差信号の変化に応じてクロック周波数が変化するクロック信号を発生させるようになっており、発生させたクロック信号に基づいて、ＰＣＭ信号に対してパルス幅変調を施すようになっている。

Description

本発明は、非線形歪み補正を行う電力増幅装置の技術分野に属する。
近年、ミニコンポと呼ばれるスピーカ、アンプ、ＣＤプレーヤなどが一体化されたステレオシステムにおいて、２チャンネル再生だけでなく、５．１チャンネルの再生できる仕様が求められている。その一方で、当該ミニコンポにおいては、デザイン的な問題から小型化が要求され、各回路の小型化が必要とされてきており、特に、増幅装置、特に筐体が大型でかつ重量が大きくなりがちな電力増幅装置の小型化が要求されている。
最近では、このような電力増幅装置の小型化の要求から、例えば、ＰＣＭ（Pulse Code Modulation）信号などの電力増幅装置に入力した信号について、パルス幅変調（ＰＷＭ：Pulse Width Modulation）やパルス密度変調（ＰＤＭ：Pulse Density Modulation）などの変調処理を施してデジタル変調信号に変換した後に信号の増幅を行い、増幅された信号を、ローパスフィルタを介してアナログ信号として出力するＤ級電力増幅方式を用いた電力増幅装置が普及している。
このＤ級電力増幅方式を用いた電力増幅装置（以下、「Ｄ級電力増幅装置」という。）では、入力信号をもとに生成されたデジタル変調信号に基づいて、ローパスフィルタの前段に位置する増幅部分の出力段におけるスイッチング素子をＯＮ／ＯＦＦすることにより、信号の増幅を行うので理論的には１００％の電力効率が得られるようになっており、このような高効率によって電力増幅装置の小型化が図れるようになっている。
従来、このようなＤ級電力増幅方式を用いた電力増幅装置としては、基準信号に基づいて入力されるパルス信号のエッジの幅調整を行い、非線形歪みを補正するものが知られている。
具体的には、この電力増幅装置は、スイッチング素子における非線形歪みを補正するために、基準信号として所定の台形波信号を生成し、スライスレベルを変化させることによって入力されるパルス信号のエッジの幅調整を行い、負帰還制御を行うようになっている（例えば、特許文献１）。
特表２００１−５１７３９３号公報（国際公開ＷＯ９８／４４６２６号パンフレット）
しかしながら、従来のＤ級電力増幅装置であっては、パルス信号のエッジの幅調整を的確に補正するためには、基準信号としての高精度の台形波信号を生成する必要があり、当該高精度の台形波信号を生成するためには、当該生成回路の規模が大きくなり、電力増幅装置の小型化に影響を与える場合がある。
また、このＤ級電力増幅装置であっては、スライスレベルに基づいて、エッジ幅の調整を行うので、生成された台形波におけるエッジの傾きに依存する。従って、このＤ級電力増幅装置は、クロック周波数が高周波数になると、エッジの傾きが急峻となり、生成される台形波が矩形波に近くなるため、エッジ幅の補正に関して十分な補正量を確保することができない。
本発明は、上記の課題の一例を解決するものとして、スイッチング処理が施される際に生じる非線形歪みを的確に防止するとともに、高周波数に適用可能であり、かつ、小型化が可能なＤ級電力増幅装置を提供することにある。
上記の課題を解決するために、請求項１に記載の発明は、音信号をパルス変調し、当該パルス変調された音信号を増幅してスピーカに出力するＤ級電力増幅装置であって、デジタル信号である音信号を受信する受信手段と、受信された音信号をパルス変調し、パルス幅変調信号を生成する第１生成手段と、前記生成されたパルス幅変調信号に従って電源電圧をスイッチングし、当該パルス幅変調信号の信号レベルを増幅して拡声信号を生成する第２生成手段と、前記生成されたパルス幅変調信号と前記拡声信号との誤差を検出する検出手段と、前記検出された誤差信号に応じて変化するクロック周波数にて形成されるクロック信号を発生させる発生手段と、を備え、前記第１生成手段が、前記発生手段にて発生されたクロック信号に基づいて、前記受信された音信号から前記パルス幅変調信号を生成する構成を有している。
本願に係るＤ級電力増幅装置の第１実施形態における構成を示すブロック図である。 第１実施形態における検出された誤差信号の電圧値に対応する第２クロック信号生成部にて生成されるクロック信号のクロック周波数範囲を示すグラフである。 第１実施形態の第２クロック信号の生成過程において誤差信号が「０」より大きいときの各部における信号波形を示す図である。 第１実施形態の第２クロック信号の生成過程において誤差信号が「０」より小さいときの各部における信号波形を示す図である。 第１実施形態のパルス幅変調の動作において、誤差信号が「０」より大きいときの各部におけるタイミングチャートである。 第１実施形態のパルス幅変調の動作において、誤差信号が「０」より小さいときの各部におけるタイミングチャートである。 本願に係るＤ級電力増幅装置の第１実施形態における構成を示すブロック図のその他の例である。 第１実施形態における検出された誤差信号の電圧値に対応する第２クロック信号生成部にて生成されるクロック信号のクロック周波数範囲を示すグラフのその他の例である。 本願に係るＤ級電力増幅装置の第２実施形態における構成を示すブロック図である。 第２実施形態の第２クロック信号の生成過程において誤差信号が「０」より大きいときの各部における信号波形を示す図である。 第２実施形態の第２クロック信号の生成過程において誤差信号が「０」より小さいときの各部における信号波形を示す図である。 第２実施形態のパルス幅変調の動作において、誤差信号が「０」より大きいときの各部におけるタイミングチャートである。 第２実施形態のパルス幅変調の動作において、誤差信号が「０」より小さいときの各部におけるタイミングチャートである。 本願に係るＤ級電力増幅装置の第２実施形態における構成を示すブロック図のその他の例である。 本願に係るＤ級電力増幅装置の第３実施形態における構成を示すブロック図である。 第３実施形態における非同期回路における信号波形の例を示す図である。 本願に係るＤ級電力増幅装置の第３実施形態における構成を示すブロック図のその他の例である。
符号の説明
１００、２００、３００ … Ｄ級電力増幅装置
１０１ … オーバーサンプリング処理部
１０２ … ノイズシェーピング回路
１０３ … 第１クロック信号発生部
１０４、２１１ … バッファ
１０５、３１１、３１２ … 出力制御部
１０６、２１０ … ＰＣＭ／ＰＷＭ変換部
１０７ … スイッチング増幅回路
１０８ … 第１ＬＰＦ
１０９ … 増幅器
１１０ … 第２ＬＰＦ
１１１ … 誤差信号算出部
１１２ … 積分器
１１３ … 電圧検出部
１１４ … リミッタ回路
１１５ … 第２クロック信号発生部
１１６ … 波形成形回路
３１０ … 非同期回路
ＳＰ … スピーカ
次に、本願に好適な実施の形態について、図面に基づいて説明する。
なお、以下に説明する実施形態は、ＣＤ（Compact Disc）等のデジタル信号にて記録された記録媒体から読み出されたＰＣＭ信号が入力され、当該入力されたＰＣＭ信号の信号レベルを増幅してスピーカに出力するＤ級増幅装置において、本願のＤ級電力増幅装置を適用した場合の実施形態である。また、以下の説明では、１ｃｈのＤ級電力増幅装置を用いているが、ステレオ、５．１ｃｈまたは７．１ｃｈのマルチチャンネルのスピーカを拡声するＤ級電力増幅装置においても適用可能である。
〔第１実施形態〕
初めに、図１〜図８を用いて Ｄ級電力増幅装置の第１実施形態について説明する。
まず、図１および図２を用いて本実施形態におけるＤ級電力増幅装置の構成について説明する。なお、図１は、本実施形態のＤ級電力増幅装置の構成を示すブロック図であり、図２は、本実施形態における検出された誤差信号の電圧値に対応する第２クロック信号生成部にて生成されるクロック信号のクロック周波数範囲を示すグラフである。また、以下の説明では、Single Sided PWM方式における適用例について説明する。
本実施形態のＤ級電力増幅装置１００は、所定のクロック信号に基づいて入力されたＰＣＭ信号に対してパルス幅変調を施し、ＰＷＭ信号を生成するようになっており、当該生成されたＰＷＭ信号に従って電源電圧のスイッチングを行う処理（以下、「スイッチング処理」という。）を実行して信号レベルが増幅されたＰＷＭ信号をスピーカに出力するようになっている。
特に、本実施形態のＤ級電力増幅装置１００は、後述するようにスイッチング処理が為される前のＰＷＭ信号と当該スイッチング処理が為された後のＰＷＭ信号との誤差信号を算出し、算出された誤差信号の変化に応じてクロック周波数が変化するクロック信号を発生させるようになっている。そして、このＤ級電力増幅装置１００は、スイッチング処理が施される際に生じる非線形歪みを補正するために、発生させたクロック信号に基づいて、ＰＣＭ信号に対してパルス幅変調を施すようになっている。
このＤ級電力増幅装置１００は、入力されたＰＣＭ信号に対して前処理としてオーバーサンプリング処理およびノイズシェーピンク処理を行うオーバーサンプリング処理部１０１およびノイズシェーピング回路１０２と、オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２を動作させるためのクロック信号（以下、「第１クロック信号」という。）を発生させる第１クロック信号発生部１０３と、前処理されたＰＣＭ信号を一時的に記憶するバッファ１０４と、バッファ１０４に記憶されたＰＣＭ信号の出力制御を行う出力制御部１０５と、出力制御されたＰＣＭ信号に対してパルス幅変調を行い、ＰＷＭ信号を生成するＰＣＭ／ＰＷＭ変換部１０６と、を有している。
また、このＤ級電力増幅装置１００は、生成されたＰＷＭ信号に基づいてスイッチング処理を行い、当該ＰＷＭ信号の信号レベルをｋ倍に増幅するスイッチング増幅回路１０７と、信号レベルが増幅されたＰＷＭ信号に対してフィルタ処理を行い、拡声信号を生成する第１ローパスフィルタ（以下、「第１ＬＰＦ」という。）１０８と、拡声信号の信号レベルを１／ｋ倍する増幅器１０９と、ＰＣＭ／ＰＷＭ変換部１０６から出力されたＰＷＭ信号に対して上述の第１ローパスフィルタと同様のフィルタ処理を行う第２ローパスフィルタ（以下、「第２ＬＰＦ」という。）１１０と、１／ｋ倍された拡声信号と第２ローパスフィルタから出力されたＰＷＭ信号との誤差信号を算出する誤差信号算出部１１１と、を有している。
さらに、このＤ級電力増幅装置１００は、算出された誤差信号の直流電圧化（ＤＣ化）、すなわち、平均化を行う積分器１１２と、直流電圧化された誤差信号の電圧値を検出する電圧検出部１１３と、検出された電圧値にリミッタ処理を施すリミッタ回路１１４と、リミッタ処理された電圧値の変化に応じてクロック周波数が変化するクロック信号（以下、「第２クロック信号」という。）を発生させる第２クロック信号発生部１１５と、生成された第２クロック信号の波形を整形する波形整形回路１１６と、を有している。
なお、例えば、本実施形態のバッファ１０４は、本発明の受信手段、第１生成手段および記憶手段を構成し、出力制御部１０５は、本発明の第１生成手段および制御手段を構成する。また、本実施形態のＰＣＭ／ＰＷＭ変換部１０６は、本発明の第１生成手段およびパルス幅変調信号生成手段を構成し、スイッチング増幅回路１０７は、本発明の第２生成手段を構成する。さらに、例えば、本実施形態の誤差信号算出部１１１は、本発明の検出手段を構成し、第２クロック信号発生部１１５は、本発明の発生手段を構成する。
オーバーサンプリング処理部１０１には、入力端子Ｔを介してＰＣＭ信号が入力されるようになっており、このオーバーサンプリング処理部１０１は、第１クロック信号発生部１０３にて生成された第１クロック信号に基づいて、入力されたＰＣＭ信号に対してオーバーサンプリング処理を行い、当該オーバーサンプリング処理が為されたＰＣＭ信号をノイズシェーピング回路１０２に出力するようになっている。
例えば、本実施形態のオーバーサンプリング処理部１０１は、４倍または８倍など、入力されたＰＣＭ信号に対して当該ＰＣＭ信号のサンプリング周波数より所定倍数のサンプリング周波数によりサンプリングする処理を実行するようになっている。
ノイズシェーピング回路１０２には、オーバーサンプリングされたＰＣＭ信号が入力されるようになっており、このノイズシェーピング回路１０２は、第１クロック信号発生部１０３にて生成された第１クロック信号に基づいて、入力されたＰＣＭ信号から量子化ビット数を所定のビット数（Ｎビット）に減らし、量子化雑音を高周波数帯域にシフトさせるノイズシェーピンク処理を施すようになっている。また、このノイズシェーピング回路１０２は、ノイズシェーピンク処理が施されたＰＣＭ信号をバッファ１０４に書き込むようになっている。
第１クロック信号発生部１０３は、予め定められた一定のクロック周波数に基づいて第１クロック信号を生成し、当該生成された第１クロック信号をオーバーサンプリング処理部１０１およびノイズシェーピング回路１０２に出力するとともに、バッファ１０４に出力するようになっている。
バッファ１０４は、予め定められた記憶容量を有し、オーバーサンプリング処理およびノイズシェーピンク処理が施されたＰＣＭ信号が一時的に記憶されるようになっている。また、このバッファ１０４においては、入出力のタイミング制御が独立的に行われてＰＣＭ信号の書き込みおよび読み出しが行われるようになっており、このバッファ１０４は、入出力のそれぞれの書き込みタイミングおよび読み出しタイミングの相違による時間差を吸収するようになっている。
具体的には、このバッファ１０４には、第１クロック信号に基づいてノイズシェーピング回路１０２から出力されたＰＣＭ信号が順次書き込まれるようになっており、このバッファ１０４は、出力制御部１０５の制御の下、後述するように、所定のタイミング、すなわち、第２クロック信号に基づいて生成されるクロック信号に基づいて、記憶されたＰＣＭ信号をＰＣＭ／ＰＷＭ変換部１０６に出力するようになっている。
なお、このバッファ１０４における書き込みレートは、一定になっている。また、本実施形態のバッファ１０４における記憶容量は、後述するスイッチング増幅回路１０７におけるスイッチング周波数の変動幅以上の時間的長さを吸収することができる容量であることが好適である。
出力制御部１０５は、波形整形回路１１６から出力された第２クロック信号を（Ｎ／２Ｎ）倍にする分周回路を有し、入力された第２クロック信号の周期を（Ｎ／２Ｎ）倍し、当該周期が（Ｎ／２Ｎ）倍された第２クロック信号に基づいて、バッファ１０４からＰＣＭ／ＰＷＭ変換部１０６に記憶されたＰＣＭ信号を出力させるようになっている。
なお、「Ｎ」は、ノイズシェーピング回路１０２から出力されるＰＣＭ信号のビット数を示す。また、本実施形態では、ＰＣＭ／ＰＷＭ変換部１０６の時間分解能は、ＰＣＭ信号に比べて（２Ｎ）倍になるため、後述するＰＣＭ／ＰＷＭ変換部１０６において用いる第２クロック信号の（Ｎ／２Ｎ）倍のタイミングにて読み出すようになっている。
ＰＣＭ／ＰＷＭ変換部１０６には、所定のタイミングにて読み出され、かつ、所定の前処理が施されたＰＣＭ信号が入力されるようになっており、このＰＣＭ／ＰＷＭ変換部１０６は、第２クロック信号に基づいて、入力されたＰＣＭ信号に対してパルス幅変調を行い、ＰＷＭ信号を生成してスイッチング増幅回路１０７および第２ＬＰＦ１１０に出力するようになっている。
具体的には、本実施形態では、第２クロック信号が誤差信号に基づいて変化するようになっており、ＰＣＭ／ＰＷＭ変換部１０６は、変化された第２クロック信号に基づいて、入力されたＰＣＭ信号に対してパルス幅変調を行うようになっている。
スイッチング増幅回路１０７には、パルス幅変調されたＰＷＭ信号が入力されるようになっている。このスイッチング増幅回路１０７は、例えば、ＭＯＳ（Metal Oxide Semiconductor）型トランジスタであって、電界効果型トランジスタ（以下、「ＦＥＴ：Field Effect Transistor」という。）ＦＥＴと、スピーカを駆動するための駆動電圧を印加するための直流電源と、を有し、入力されたＰＷＭ信号のスイッチング制御などの所定の制御を行い、ＰＷＭ信号の信号レベルをｋ倍に、すなわち、所定の信号レベルに増幅するようになっている。そして、このスイッチング増幅回路１０７は、当該増幅されたＰＷＭ信号を第１ＬＰＦ１０８に出力するようになっている。
なお、本実施形態では、スイッチング増幅回路１０７において、ＦＥＴに代えてバイポーラトランジスタを用いてでもよい。
第１ＬＰＦ１０８には、所定のレベルに増幅されたＰＷＭ信号が入力されるようになっており、この第１ＬＰＦ１０８は、高域雑音を除去するために入力されたＰＷＭ信号に対して高域遮断処理を施して拡声信号を生成し、当該生成された拡声信号をスピーカおよび増幅器１０９に出力するようになっている。
増幅器１０９には、第１ＬＰＦ１０８にて生成された拡声信号が入力されるようになっており、この増幅器１０９は、誤差信号を算出する際に一方の信号、すなわち、ＰＣＭ／ＰＷＭ変換部１０６から出力されたＰＷＭ信号との整合性を図るために入力された拡声信号の信号レベルを（１／ｋ）倍に増幅し、当該信号レベルが（１／ｋ）倍に増幅された拡声信号を誤差信号算出部１１１に出力するようになっている。
第２ＬＰＦ１１０には、ＰＣＭ／ＰＷＭ変換部１０６から出力されたＰＷＭ信号が入力されるようになっており、この第２ＬＰＦ１１０は、誤差信号を算出する際に他方の信号、すなわち、拡声信号との整合性を図るために入力されたＰＷＭ信号に対して第１ＬＰＦ１０８と同様の高域遮断処理を施し、当該高域遮断処理が施された信号を誤差信号算出部１１１に出力するようになっている。
誤差信号算出部１１１には、信号レベルが（１／ｋ）倍された拡声信号と第２ＬＰＦ１１０から出力された信号とが入力されるようになっており、この誤差信号算出部１１１は、入力された各信号に基づいて誤差信号を算出し、当該算出された誤差信号を積分器１１２に出力するようになっている。
具体的には、本実施形態の誤差信号算出部１１１は、減算器から構成され、信号レベルが（１／ｋ）倍された拡声信号から第２ＬＰＦ１１０から出力された信号を減算し、誤差信号を生成するようになっている。
積分器１１２には、誤差信号生成部にて生成された誤差信号が入力されるようになっており、この積分器１１２は、入力された誤差信号に対して積分演算して直流電圧値化（ＤＣ値化）、すなわち、当該入力された誤差信号を平均化して電圧検出部１１３およびリミッタ回路１１４に出力するようになっている。
例えば、この積分器１１２は、（式１）に示すオーバーサンプリングされたＰＣＭ信号のサンプリング周期（ＦＰＷＭ）以下であって、（式２）を満たす時定数τの低いローパスフィルタから構成されるようになっている。ただし、以下の式において、Ｆｓは、ＰＣＭ信号のサンプリング周波数を示す。
（数１）
ＦＰＷＭ ＝ Ｆｓ×オーバーサンプリング数 ・・・・（式１）
（数２）
τ ≧ １／（Ｆｓ×オーバーサンプリング数×（２Ｎ−１））・・・・（式２）
電圧検出部１１３には、積分器１１２にてＤＣ値化された誤差信号が入力されるようになっており、この電圧検出部１１３は、入力された誤差信号の電圧値を検出し、検出された電圧値に基づいてリミッタ回路１１４における出力を制御するようになっている。
リミッタ回路１１４には、積分器１１２から出力された平均化された誤差信号と、電圧検出部１１３から出力された電圧値と、が入力されるようになっており、このリミッタ回路１１４は、電圧検出部１１３にて検出された電圧値に基づいて定められた上限の電圧値（以下、「上限電圧値」という。）以上、および、予め定められた下限の電圧値（以下、「下限電圧値」という。）以下の電圧値が誤差信号として積分器１１２から入力された際には、上限電圧値または下限電圧値を出力するようになっている。
なお、本実施形態では、後述するように、第２クロック信号発生部１１５にて生成されるクロック信号におけるクロック周波数の変動範囲を予め定めるようになっており、この変動範囲に属するクロック周波数にて形成されるクロック信号を発生させるように、電圧検出部１１３にて検出された電圧値に基づいて、リミッタ回路１１４における上限値と下限値の閾値を適宜定めるようになっている。
また、リミッタ回路１１４は、予め定められた上限電圧値および下限電圧値に基づいて、入力された誤差信号に対して制限を行い、所定の電圧値を出力するようにしてもよい。この場合には、上述の電圧検出部１１３は不要となる。
第２クロック信号発生部１１５には、リミッタ回路１１４から出力された電圧値が入力されるようになっており、この第２クロック信号発生部１１５は、ＰＣＭ／ＰＷＭ変換部１０６にて生成されるＰＷＭ信号のパルス幅を伸縮させるために、入力された電圧値に応じて所定のクロック周波数を発生させ、当該発生させたクロック周波数にて形成される第２クロック信号を波形成形回路１１６に出力するようになっている。
具体的には、この第２クロック信号発生部１１５は、リミッタ回路１１４にて上限電圧値および下限電圧値にて予め所定の周波数範囲に属するクロック周波数にて形成されるクロック信号を発生させるようになっている。
例えば、図２に示すように、第２クロック信号発生部１１５は、下限周波数Ｆｌ１から上限周波数Ｆｌ２までの周波数範囲内にてクロック周波数を発生させるようになっており、誤差信号における電圧値が「０」以上の場合には、発生させるクロック周波数を高くし、当該誤差信号における電圧値が「０」以下の場合には、発生させるクロック周波数を低くするようになっている。
また、例えば、本実施形態において、第２クロック信号発生部１１５は、（式１）に基づいて（式３）のように算出された中心周波数Ｆｃを有する変動範囲にてクロック周波数を発生させるようになっている。ただし、（式３）におけるＮは、ノイズシェーピング回路１０２における出力ビット数を示す。
（数３）
Ｆｃ＝ＦＰＷＭ × （２N） ・・・・（式３）
なお、この上限周波数Ｆｌ２は、スイッチング増幅回路１０７における動作不良を防止するために、クロック周波数Ｆｌ２にて形成される第２クロック信号に基づいて変調されたＰＷＭ信号のパルス幅が、当該スイッチング増幅回路１０７で使用しているデバイスが追従可能な最小のパルス幅より大きくなるように、当該クロック周波数Ｆｌ２を予め定めるようになっている。また、下限周波数Ｆｌ１は、動作する際の中心となる中心周波数ｆｃと上限周波数ｆｌ２の偏差、すなわち、｜ｆｌ２−ｆｃ｜以上を満たすように、当該中心周波数ｆｃに対して周波数軸対象となるように予め定めるようになっている。このように第２クロック信号を構成することにより、安定性の高い構成が可能となっている。
波形整形回路１１６には、第２クロック信号発生部１１５にて生成された第２クロック信号が入力されるようになっており、この波形整形回路１１６は、入力された第２クロック信号の波形を正弦波から矩形波に変換し、当該矩形波に変換された第２クロック信号をＰＣＭ／ＰＷＭ変換部１０６および出力制御部１０５に出力するようになっている。
次に、図３〜図６を用いて本実施形態における第２クロック信号の生成過程およびパルス幅変調の動作について説明する。
なお、図３は、本実施形態の第２クロック信号の生成過程において誤差信号が「０」より大きいときの各部における信号波形を示す図であり、図４は、本実施形態の第２クロック信号の生成過程において誤差信号が「０」より小さいときの各部における信号波形を示す図である。
また、図５は、本実施形態のパルス幅変調の動作において、誤差信号が「０」より大きいときの各部におけるタイミングチャートであり、図６は、本実施形態のパルス幅変調の動作において、誤差信号が「０」より小さいときの各部におけるタイミングチャートである。
以下の説明において、Ｄ級電力増幅器１００において増幅される再生信号が４ｂｉｔで「０１０１」のＰＣＭ値を有するＰＣＭ信号として入力されるものとし、誤差信号が「０」より大きい場合と「０」より小さい場合に分けて説明する。
また、ノイズシェーピング回路１０２における出力ビット数を４ｂｉｔとし、第１クロック信号のクロック周波数を４Ｈｚとする。なお、上述したように、当該各条件からＰＷＭステップ数は、「１６」となり、第２クロック信号のクロック周波数の中心周波数は、１６Ｈｚとなる。
本実施形態において、図３（ａ）に示す再生信号を拡声する場合に、スイッチング増幅回路１０７における増幅率を「１」とすると、当該スイッチング増幅部などの各部における所定の処理に基づいて、スピーカには、図３（ｂ）に示す雑音成分を含む拡声信号が出力される。
この場合において、誤差信号算出部１１１は、図３（ｃ）に示す誤差信号（＞「０」）を検出すると、積分器１１２は、当該誤差信号に基づいて図３（ｄ）に示す信号を出力し、リミッタ回路１１４は、上述のように決定された上限電圧値および下限電圧値に基づいて、図３（ｅ）に示す信号を出力する。そして、第２クロック信号発生部１１５は、図３（ｅ）の信号に基づいて、図３（ｆ）に示すように、クロック周波数が可変される正弦波のクロック信号を生成し、波形整形回路１１６に出力する。なお、波形整形回路１１６では、上述のように、この正弦波のクロック信号を矩形波に整形する。
また、誤差信号算出部１１１は、図４（ａ）に示す誤差信号（＜「０」）を検出すると、積分器１１２は、当該誤差信号に基づいて図４（ｂ）に示す信号を出力し、リミッタ回路１１４は、上述のように決定された上限電圧値および下限電圧値に基づいて、図４（ｃ）に示す信号を出力する。そして、第２クロック信号発生部１１５は、図４（ｃ）の信号に基づいて、図４（ｄ）に示すように、クロック周波数が可変される正弦波のクロック信号を生成し、波形整形回路１１６に出力する。なお、波形整形回路１１６では、上述のように、この正弦波のクロック信号を矩形波に整形する。
一方、上述のように、４ｂｉｔで「０１０１」のＰＣＭ値を有するＰＣＭ信号が入力端子に入力され、図５（ａ）に示す第１クロック信号に基づいて、オーバーサンプリング処理およびノイズシェーピング処理が施されると、図５（ｂ）に示すＰＣＭ信号がバッファ１０４に書き込まれる。
そして、バッファ１０４に書き込まれたＰＣＭ信号は、上述のように、算出された誤差信号（＞「０」）に基づいて生成され、図５（ｃ）に示すクロック周波数が可変する（Ｎ／２Ｎ）倍された第２クロック信号を用いて、バッファ１０４から図５（ｄ）に示すＰＣＭ信号として読み出されると、当該読み出されたＰＣＭ信号は、図５（ｅ）に示すクロック周波数が可変する第２クロック信号に基づいて、図５（ｆ）に示すＰＷＭ信号に変換される。
また、バッファ１０４に書き込まれたＰＣＭ信号は、上述のように、算出された誤差信号（＜「０」）に基づいて生成され、図６（ａ）に示すクロック周波数が可変する（Ｎ／２Ｎ）倍された第２クロック信号を用いて、バッファ１０４から図６（ｂ）に示すＰＣＭ信号として読み出されると、当該読み出されたＰＣＭ信号は、図６（ｃ）に示すクロック周波数が可変する第２クロック信号に基づいて、図６（ｄ）に示すＰＷＭ信号に変換される。
このように、本実施形態では、誤差信号に基づいて第２クロック信号のクロック周波数を可変させることができるので、当該クロック周波数が可変にされた第２クロック信号に基づいて、バッファ１０４からの出力制御およびＰＣＭ／ＰＷＭ変換を行い、スイッチング増幅回路１０７にて増幅されるＰＷＭ信号のパルス幅を可変させることができるようになっている。このため、本実施形態では、スイッチング増幅回路１０７にてスイッチング処理が施される際に生じる非線形歪み、すなわち、当該スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができるとともに、ＰＷＭ信号のパルス幅を可変にするための精度の高い専用の回路も必要なく、回路規模も小さくすることができるようになっている。また、本実施形態では、第２クロック信号のクロック周波数が変動するため、当該クロック周波数に基づく高周波雑音の発生も低減させることができるようになっている。
以上により、本実施形態のＤ級電力増幅装置１００は、ＰＣＭ信号をパルス変調し、当該パルス変調されたＰＷＭ信号を増幅してスピーカに出力するＤ級電力増幅装置１００であって、デジタル信号であるＰＣＭ信号を受信するバッファ１０４と、受信されたＰＣＭ信号をパルス変調し、ＰＷＭ信号を生成するＰＣＭ／ＰＷＭ変換部１０６と、生成されたＰＷＭ信号に従って電源電圧をスイッチングし、当該ＰＷＭ信号の信号レベルを増幅して拡声信号を生成するスイッチング増幅回路１０７と、生成されたＰＷＭ信号と拡声信号との誤差を検出する誤差信号算出部１１１と、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させる第２クロック信号発生部１１５と、を備え、ＰＣＭ／ＰＷＭ変換部１０６が、第２クロック信号発生部１１５にて発生された第２クロック信号に基づいて、受信されたＰＣＭ信号からＰＷＭ信号を生成する構成を有している。
この構成により、本実施形態のＤ級電力増幅装置１００は、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させ、当該発生された第２クロック信号を用いて、受信されたＰＣＭ信号からＰＷＭ信号を生成する。
したがって、本実施形態のＤ級電力増幅装置１００は、発生された第２クロック信号を用いて、受信されたＰＣＭ信号からＰＷＭ信号を生成することができ、スイッチング増幅回路１０７にて増幅されるＰＷＭ信号のパルス幅を可変させることができるので、スイッチング増幅回路１０７にてスイッチング処理が施される際に生じる非線形歪み、すなわち、当該スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができるとともに、ＰＷＭ信号のパルス幅を可変にするための精度の高い専用の回路も必要なく、回路規模も小さくすることができる。
そして、本実施形態のＤ級電力増幅装置１００は、第２クロック信号のクロック周波数が変動するため、当該クロック周波数に基づく不要輻射などの高周波雑音の発生も低減させることができるので、当該高周波雑音に近接するラジオ放送、例えば、５００ｋＨｚ〜１６００ｋＨｚなどの放送波を受信する際などのＥＭＩ対策（Electro Magnetic Interference）も有効になる。
また、本実施形態のＤ級電力増幅装置１００は、信号レベルが増幅されたＰＷＭ信号に対して平滑化して拡声信号を生成する場合に、誤差信号算出部１１１が、生成されたＰＷＭ信号に対して平滑化しつつ、拡声信号との誤差を検出するので、的確に第２クロック信号を発生させることができるので、的確にＰＣＭ信号に対してパルス幅変調を行うことができ、スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができる。
また、本実施形態のＤ級電力増幅装置１００は、検出された誤差信号の平均値を算出する積分器１１２を有し、算出された平均値に応じて異なるクロック周波数にて形成される第２クロック信号を発生させる構成を有している。
この構成により、本実施形態のＤ級電力増幅装置１００は、的確に第２クロック信号を発生させることができ、波形が規定レベルを一時的に上回るオーバーシュートおよび波形が規定レベルを一時的に下回るアンダーシュートなどの波形歪み成分までの追従を防ぐことができるので、的確にＰＣＭ信号に対してパルス幅変調を行うことができ、スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができる。
また、本実施形態のＤ級電力増幅装置１００は、リミッタ回路１１４によって予め定められた周波数範囲に属する第２クロック信号を発生させるので、安定して第２クロック信号を発生させることができ、的確にＰＣＭ信号に対してパルス幅変調を行うことができる。
なお、本実施形態では、誤差信号算出部は、（１／ｋ）倍された拡声信号とＰＣＭ／ＰＷＭ変換部１０６から出力されたＰＷＭ信号において第２ＬＰＦ１１０にて平滑化処理を施した信号とに基づいて誤差信号を算出するようになっているが、図７に示すように、（１／ｋ）倍されたスイッチング増幅回路１０７にて増幅されたＰＷＭ信号とＰＣＭ／ＰＷＭ変換部１０６から出力されたＰＷＭ信号とに基づいて誤差信号を算出してもよい。この場合には、上述と同様に、誤差信号に入力される各信号の整合性を図ることができるので、上述と同様の効果を得ることができる。
また、本実施形態では、オーバーサンプリング処理部１０１およびノイズシューピング回路には、同一のクロック周波数を有する第１クロック信号を用いているが、各部における同期が取れていれば、異なるクロック信号を用いていてもよい。
また、本実施形態では、リミッタ回路１１４を設け、電圧検出部１１３において検出された電圧値に対して上限電圧値および下限電圧値に基づいて第２クロック信号発生部１１５に入力される電圧値の制御を行うようになっているが、当該リミッタ回路１１４を設けず、図８に示すように、検出された電圧値の値を保持させつつ、第２クロック信号発生部１１５に入力するようにしてもよい。
また、本実施形態ではPWM変調方式としてSingle Sided PWM方式を例にして説明しているが、（式１）から（式３）におけるＮを（Ｎ＋１）に置き換え、本実施形態の出力制御部１０５における分周比をＮ／（２（Ｎ＋１））にすることによってDouble Sided PWM方式に適用することも可能である。
また、本実施形態では、シングルエンド構成、すなわち、２値ＰＷＭ変調に適用するようになっているが、勿論、３値ＰＷＭ変調に適用するようにしてもよい。この場合に、本実施形態の構成を各ＰＷＭ信号毎に適用すればよい。
また、本実施形態のオーバーサンプリング処理部１０１およびノイズシェーピング回路１０２は、第１クロック信号発生部１０３にて発生された第１クロック信号に基づいて動作するようになっているが、各オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２において、分周回路を設け、分周された第１クロック信号に基づいて動作するようにしてもよい。
〔第２実施形態〕
次に、図９〜図１４を用いて Ｄ級電力増幅装置の第２実施形態について説明する。
本実施形態では、第１実施形態においてバッファに記憶されたＰＣＭ信号を、クロック周波数が所定倍された第２クロック信号に基づいてＰＷＭ信号を生成している点に代えて、所定のクロック周波数を有するクロック信号にてＰＷＭ信号を生成してバッファに書き込み、第２クロック信号に基づいて当該書き込まれたＰＷＭ信号を読み出している点に特徴がある。その他の点は、第１実施形態と同様であり、同一の部材には同一の符号を付してその説明を省略する。なお、以下の説明では、Single Sided PWM方式における適用例について説明する。
まず、図９を用いて本実施形態におけるＤ級電力増幅装置の構成について説明する。
なお、図９は、本実施形態のＤ級電力増幅装置の構成を示すブロック図である。
このＤ級電力増幅装置２００は、図９に示すように、オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２と、ノイズシェーピング処理されたＰＣＭ信号に対してパルス幅変調を行い、ＰＷＭ信号を生成するＰＣＭ／ＰＷＭ変換部２１０と、オーバーサンプリング処理部１０１、ノイズシェーピング回路１０２およびＰＣＭ／ＰＷＭ変換部２１０を動作させるための第１クロック信号を発生させる第１クロック信号発生部１０３と、生成されたＰＷＭ信号を一時的に記憶するバッファ２１１と、を有している。
また、このＤ級電力増幅装置２００は、第１実施形態と同様に、スイッチング増幅回路１０７と、第１ＬＰＦ１０８と、増幅器１０９と、第２ＬＰＦ１１０と、誤差信号算出部１１１と、積分器１１２と、電圧検出部１１３と、リミッタ回路１１４と、第２クロック信号発生部１１５と、波形整形回路１１６と、を有している。
なお、例えば、本実施形態のバッファ２１１は、本発明の受信手段、第１生成手段、記憶手段および制御手段を構成する。また、本実施形態のＰＣＭ／ＰＷＭ変換部２１０は、本発明の受信手段、第１生成手段およびパルス幅変調信号生成手段を構成し、増幅回路は、本発明の第２生成手段を構成する。さらに、例えば、本実施形態の誤差信号算出部１１１は、本発明の検出手段を構成し、第２クロック信号発生部１１５は、本発明の発生手段を構成する。
ＰＣＭ／ＰＷＭ変換部２１０には、ノイズシェーピング回路１０２から出力された所定の前処理が施されたＰＣＭ信号が入力されるようになっており、このＰＣＭ／ＰＷＭ変換部２１０は、第１クロック信号に基づいて、入力されたＰＣＭ信号に対してパルス幅変調を行い、ＰＷＭ信号を生成してバッファ２１１に出力するようになっている。
バッファ２１１は、予め定められた記憶容量を有し、オーバーサンプリング処理およびノイズシェーピンク処理が施されたＰＣＭ信号が一時的に記憶されるようになっている。
また、このバッファ２１１においては、入出力のタイミング制御が独立的に行われてＰＷＭ信号の書き込みおよび読み出しが行われるようになっており、このバッファ２１１は、入出力のそれぞれの書き込みタイミングおよび読み出しタイミングの相違により、記憶されているＰＷＭ信号のパルス幅を可変させるようになっている。
具体的には、このバッファ２１１には、第１クロック信号に基づいてＰＣＭ／ＰＷＭ変換部２１０から出力されたＰＷＭ信号が順次書き込まれるようになっており、このバッファ２１１は、所定のタイミング、すなわち、出力制御回路１１６から出力された第２クロック信号に基づいて記憶されたＰＷＭ信号を第２クロック信号に基づいてスイッチング増幅回路１０７および第２ＬＰＦ１１０に出力するようになっている。
なお、このバッファ２１１における書き込みレートは、一定になっている。また、第１クロック信号発生部１０３は、ＰＣＭ／ＰＷＭ変換部２１０に第１クロック信号を出力する他は、第１実施形態と同様の構成を有している。
次に、図１０〜図１３を用いて本実施形態における第２クロック信号の生成過程およびパルス幅変調の動作について説明する。
なお、図１０は、本実施形態の第２クロック信号の生成過程において誤差信号が「０」より大きいときの各部における信号波形を示す図であり、図１１は、本実施形態の第２クロック信号の生成過程において誤差信号が「０」より小さいときの各部における信号波形を示す図である。
また、図１２は、本実施形態のパルス幅変調の動作において、誤差信号が「０」より大きいときの各部におけるタイミングチャートであり、図１３は、本実施形態のパルス幅変調の動作において、誤差信号が「０」より小さいときの各部におけるタイミングチャートである。
以下の説明において、第１実施形態と同様に、Ｄ級電力増幅器１０９において増幅される再生信号が４ｂｉｔで「０１０１」のＰＣＭ値を有するＰＣＭ信号として入力されるものとし、誤差信号が「０」より大きい場合と「０」より小さい場合に分けて説明する。
また、ノイズシェーピング回路１０２における出力ビット数を４ｂｉｔとし、第１クロック信号のクロック周波数を２．５Ｈｚとする。なお、上述したように、当該各条件からＰＷＭステップ数は、「１６」となり、第２クロック信号のクロック周波数の中心周波数は、１０Ｈｚとなる。
本実施形態において、第１実施形態と同様の再生信号を拡声する場合に、スイッチング増幅回路１０７における増幅率を「１」とすると、当該スイッチング増幅部などの各部における所定の処理に基づいて、スピーカには、第１実施形態と同様に雑音成分を含む拡声信号が出力される。
この場合において、誤差信号算出部１１１は、図１０（ａ）に示す誤差信号（＞「０」）を検出すると、積分器１１２は、当該誤差信号に基づいて図１０（ｂ）に示す信号を出力し、リミッタ回路１１４は、第１実施形態と同様に、決定された上限電圧値および下限電圧値に基づいて、図１０（ｃ）に示す信号を出力する。そして、第２クロック信号発生部１１５は、図１０（ｃ）の信号に基づいて、図１０（ｄ）に示すように、クロック周波数が可変される正弦波のクロック信号を生成し、波形整形回路１１６に出力する。なお、波形整形回路１１６では、上述のように、この正弦波のクロック信号を矩形波に整形する。
また、誤差信号算出部１１１は、図１１（ａ）に示す誤差信号（＜「０」）を検出すると、積分器１１２は、当該誤差信号に基づいて図１１（ｂ）に示す信号を出力し、リミッタ回路１１４は、上述のように決定された上限電圧値および下限電圧値に基づいて、図１１（ｃ）に示す信号を出力する。そして、第２クロック信号発生部１１５は、図１１（ｃ）の信号に基づいて、図１１（ｄ）に示すように、クロック周波数が可変される正弦波のクロック信号を生成し、波形整形回路１１６に出力する。なお、波形整形回路１１６では、上述のように、この正弦波のクロック信号を矩形波に整形する。
一方、第１実施形態と同様に、４ｂｉｔで「０１０１」のＰＣＭ値を有するＰＣＭ信号が入力端子に入力され、図１２（ａ）に示す第１クロック信号に基づいて、ＰＷＭ信号が生成されると、図１２（ｂ）に示すＰＷＭ信号がバッファ２１１に書き込まれる。
そして、バッファ２１１に書き込まれたＰＷＭ信号は、第１実施形態と同様に、算出された誤差信号（＞「０」）に基づいて生成され、図１２（ｃ）に示すクロック周波数を有する第２クロック信号を用いてバッファ２１１から読み出されると、図１２（ｄ）に示すＰＷＭ信号がスイッチング増幅回路１０７に出力される。
また、バッファ２１１に書き込まれたＰＷＭ信号は、第１実施形態と同様に、算出された誤差信号（＜「０」）に基づいて生成され、図１３（ｃ）に示すクロック周波数を有する第２クロック信号を用いてバッファ２１１から読み出されると、図１２（ｄ）に示すＰＷＭ信号がスイッチング増幅回路１０７に出力される。
このように、本実施形態では、誤差信号に基づいて第２クロック信号のクロック周波数を可変させることができるので、バッファ２１１からの出力されるＰＷＭ信号のパルス幅を可変させることができるようになっている。このため、本実施形態では、第１実施形態と同様に、スイッチング増幅回路１０７にてスイッチング処理が施される際に生じる非線形歪み、すなわち、当該スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができるとともに、ＰＷＭ信号のパルス幅を可変にするための精度の高い専用の回路も必要なく、回路規模も小さくすることができる。また、本実施形態では、第２クロック信号のクロック周波数が変動するため、当該クロック周波数に基づく高周波雑音の発生も低減させることができるようになっている。
以上により、本実施形態のＤ級電力増幅装置２００は、ＰＣＭ信号をパルス変調し、当該パルス変調されたＰＷＭ信号を増幅してスピーカに出力するＤ級電力増幅装置２００であって、デジタル信号であるＰＣＭ信号を受信するとともに、受信されたＰＣＭ信号をパルス変調し、ＰＷＭ信号を生成するＰＣＭ／ＰＷＭ変換部２１０およびバッファ２１１と、生成されたＰＷＭ信号に従って電源電圧をスイッチングし、当該ＰＷＭ信号の信号レベルを増幅して拡声信号を生成するスイッチング増幅回路１０７と、生成されたＰＷＭ信号と拡声信号との誤差を検出する誤差信号算出部１１１と、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させる第２クロック信号発生部１１５と、を備え、ＰＣＭ／ＰＷＭ変換部２１０およびバッファ２１１は、第２クロック信号発生部１１５にて発生された第２クロック信号に基づいて、受信されたＰＣＭ信号からＰＷＭ信号を生成する構成を有している。
この構成により、本実施形態のＤ級電力増幅装置２００は、第１実施形態と同様に、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させ、当該発生された第２クロック信号を用いて、ＰＣＭ信号からＰＷＭ信号を生成する。
したがって、本実施形態のＤ級電力増幅装置２００は、発生された第２クロック信号を用いて、受信されたＰＣＭ信号からＰＷＭ信号を生成することができ、スイッチング増幅回路１０７にて増幅されるＰＷＭ信号のパルス幅を可変させることができるので、スイッチング増幅回路１０７にてスイッチング処理が施される際に生じる非線形歪み、すなわち、当該スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができるとともに、ＰＷＭ信号のパルス幅を可変にするための精度の高い専用の回路も必要なく、回路規模も小さくすることができる。
そして、本実施形態のＤ級電力増幅装置２００は、第２クロック信号のクロック周波数が変動するため、当該クロック周波数に基づく不要輻射などの高周波雑音の発生も低減させることができるので、当該高周波雑音に近接するラジオ放送、例えば、５００ｋＨｚ〜１６００ｋＨｚなどの放送波を受信する際などのＥＭＩ対策も有効になる。
なお、本実施形態では、誤差信号算出部は、（１／ｋ）倍された拡声信号とバッファ２１１から出力されたＰＷＭ信号において第２ＬＰＦ１１０にて平滑化処理を施した信号とに基づいて誤差信号を算出するようになっているが、図１４に示すように、（１／ｋ）倍されたスイッチング増幅回路１０７にて増幅されたＰＷＭ信号バッファ２１１から出力されたＰＷＭ信号とに基づいて誤差信号を算出してもよい。この場合には、上述と同様に、誤差信号に入力される各信号の整合性を図ることができるので、上述と同様の効果を得ることができる。
また、本実施形態では、オーバーサンプリング処理部１０１およびノイズシューピング回路には、同一のクロック周波数を有する第１クロック信号を用いているが、各部における同期が取れていれば、異なるクロック信号を用いていてもよい。
また、本実施形態では、リミッタ回路１１４を設け、電圧検出部１１３において検出された電圧値に対して上限電圧値および下限電圧値に基づいて第２クロック信号発生部１１５に入力される電圧値の制御を行うようになっているが、当該リミッタ回路１１４を設けず、検出された電圧値の値を保持させつつ、第２クロック信号発生部１１５に入力するようにしてもよい。
また、本実施形態では、シングルエンド構成、すなわち、２値ＰＷＭ変調に適用するようになっているが、勿論、３値ＰＷＭ変調に適用するようにしてもよい。この場合に、本実施形態の構成を各ＰＷＭ信号毎に適用すればよい。
また、本実施形態のオーバーサンプリング処理部１０１およびノイズシェーピング回路１０２は、第１クロック信号発生部１０３にて発生された第１クロック信号に基づいて動作するようになっているが、各オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２において、分周回路を設け、分周された第１クロック信号に基づいて動作するようにしてもよい。特に、本実施形態では、ＰＣＭ信号およびＰＷＭ信号の信号処理を行う際に第１クロック信号を用いているため、分周回路が必要となる。ただし、この場合において、PWM変調方式としてSingle Sided PWM方式を用いる場合には、第１実施形態の（式１）から（式３）における分周比を用い、PWM変調方式としてDouble Sided PWM方式を用いる場合には、（式１）から（式３）におけるＮを（Ｎ＋１）に置き換えた分周比、すなわち、Ｎ／（２（Ｎ＋１））を用いるようになっている。
〔第３実施形態〕
次に、図１５〜図１７を用いて Ｄ級電力増幅装置の第３実施形態について説明する。
本実施形態では、第１実施形態においてバッファに代えて非同期回路を用いる点に特徴があり、その他の点は、第１実施形態と同様であり、同一の部材には同一の符号を付してその説明を省略する。
まず、図１５および図１６を用いて本実施形態におけるＤ級電力増幅装置の構成について説明する。なお、図１５は、本実施形態のＤ級電力増幅装置の構成を示すブロック図であり、図１６は、本実施形態における非同期回路における信号波形の例を示す図である。なお、以下の説明では、Single Sided PWM方式における適用例について説明する。
このＤ級電力増幅装置３００は、図１５に示すように、オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２と、第１クロック信号発生部１０３と、前処理されたＰＣＭ信号のタイミングおよびパルス幅を変更する非同期回路３１０と、非同期回路３１０のタイミングを制御する出力制御部３１１と、ＰＣＭ／ＰＷＭ変換部３１２と、を有している。
また、このＤ級電力増幅装置３００は、第１実施形態と同様に、スイッチング増幅回路１０７と、第１ＬＰＦ１０８と、増幅器１０９と、第２ＬＰＦ１１０と、誤差信号算出部１１１と、積分器１１２と、電圧検出部１１３と、リミッタ回路１１４と、第２クロック信号発生部１１５と、波形整形回路１１６と、を有している。
出力制御部３１１は、第１実施形態と同様に、波形整形回路１１６から出力された第２クロック信号を（Ｎ／２Ｎ）倍にする分周回路を有し、第１クロック信号と、入力された第２クロック信号を（Ｎ／２Ｎ）倍し、当該（Ｎ／２Ｎ）倍された第２クロック信号と、に基づいて、非同期回路３１０を制御するようになっている。
非同期回路３１０は、例えば、Ｄ（Delay）フリップフロップまたはラッチにて構成さ
れ、図１６に示すように、出力制御部３１１の制御の下、ノイズシェーピング回路１０２から出力されたＰＣＭ信号の同期を再度取り直してＰＣＭ／ＰＷＭ変換部３１２に出力するようになっている。
なお、図１６は、非同期回路３１０におけるスイッチング周期において、入力されたＰＣＭ信号、第１クロック信号、出力側ＰＣＭ信号および（Ｎ／２Ｎ）倍された第２クロック信号の幅が異なることを示している。ただし、ＭＳＢ（Most Significan Digit）は、
最上位ビットを示し、ＬＳＢ（Least Significant Bit）は、最下位ビットを示す。また
、非同期回路３１０における書き込みレートは一定となっている。
以上により、本実施形態のＤ級電力増幅装置３００は、ＰＣＭ信号をパルス変調し、当該パルス変調されたＰＷＭ信号を増幅してスピーカに出力するＤ級電力増幅装置３００であって、デジタル信号であるＰＣＭ信号を受信する非同期回路３１０と、受信されたＰＣＭ信号をパルス変調し、ＰＷＭ信号を生成するＰＣＭ／ＰＷＭ変換部３１２と、生成されたＰＷＭ信号に従って電源電圧をスイッチングし、当該ＰＷＭ信号の信号レベルを増幅して拡声信号を生成するスイッチング増幅回路１０７と、生成されたＰＷＭ信号と拡声信号との誤差を検出する誤差信号算出部１１１と、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させる第２クロック信号発生部１１５と、を備え、ＰＣＭ／ＰＷＭ変換部３１２が、第２クロック信号発生部１１５にて発生された第２クロック信号に基づいて、受信されたＰＣＭ信号からＰＷＭ信号を生成する構成を有している。
この構成により、本実施形態のＤ級電力増幅装置３００は、第１実施形態と同様に、検出された誤差信号に応じて変化するクロック周波数にて形成される第２クロック信号を発生させ、当該発生された第２クロック信号を用いて、受信されたＰＣＭ信号からＰＷＭ信号を生成する。
したがって、本実施形態のＤ級電力増幅装置３００は、発生された第２クロック信号を用いて、受信されたＰＣＭ信号からＰＷＭ信号を生成することができ、スイッチング増幅回路１０７にて増幅されるＰＷＭ信号のパルス幅を可変させることができるので、スイッチング増幅回路１０７にてスイッチング処理が施される際に生じる非線形歪み、すなわち、当該スイッチング増幅回路１０７にて直流電源のオン・オフの切り換えにより発生する非線形な歪みを的確に防止することができるとともに、ＰＷＭ信号のパルス幅を可変にするための精度の高い専用の回路も必要なく、回路規模も小さくすることができる。
そして、本実施形態のＤ級電力増幅装置３００は、第２クロック信号のクロック周波数が変動するため、当該クロック周波数に基づく不要輻射などの高周波雑音の発生も低減させることができるので、当該高周波雑音に近接するラジオ放送、例えば、５００ｋＨｚ〜１６００ｋＨｚなどの放送波を受信する際などのＥＭＩ対策も有効になる。
なお、本実施形態では、誤差信号算出部は、（１／ｋ）倍された拡声信号とＰＣＭ／ＰＷＭ変換部３１２から出力されたＰＷＭ信号において第２ＬＰＦ１１０にて平滑化処理を施した信号とに基づいて誤差信号を算出するようになっているが、図１７に示すように、（１／ｋ）倍されたスイッチング増幅回路１０７にて増幅されたＰＷＭ信号とＰＣＭ／ＰＷＭ変換部３１２から出力されたＰＷＭ信号とに基づいて誤差信号を算出してもよい。この場合には、上述と同様に、誤差信号に入力される各信号の整合性を図ることができるので、上述と同様の効果を得ることができる。
また、本実施形態では、オーバーサンプリング処理部１０１およびノイズシューピング回路には、同一のクロック周波数を有する第１クロック信号を用いているが、各部における同期が取れていれば、異なるクロック信号を用いていてもよい。
また、本実施形態では、リミッタ回路１１４を設け、電圧検出部１１３において検出された電圧値に対して上限電圧値および下限電圧値に基づいて第２クロック信号発生部１１５に入力される電圧値の制御を行うようになっているが、当該リミッタ回路１１４を設けず、第１実施形態と同様に、検出された電圧値の値を保持させつつ、第２クロック信号発生部１１５に入力するようにしてもよい。
また、本実施形態ではPWM変調方式としてSingle Sided PWM方式を例にして説明しているが、第１実施形態と同様に、（式１）から（式３）におけるＮを（Ｎ＋１）に置き換え、本実施形態の出力制御部３１１における分周比をＮ／（２（Ｎ＋１））にすることによってDouble Sided PWM方式に適用することも可能である。
また、本実施形態では、シングルエンド構成、すなわち、２値ＰＷＭ変調に適用するようになっているが、勿論、３値ＰＷＭ変調に適用するようにしてもよい。この場合に、本実施形態の構成を各ＰＷＭ信号毎に適用すればよい。
また、本実施形態のオーバーサンプリング処理部１０１およびノイズシェーピング回路１０２は、第１クロック信号発生部１０３にて発生された第１クロック信号に基づいて動作するようになっているが、各オーバーサンプリング処理部１０１およびノイズシェーピング回路１０２において、分周回路を設け、分周された第１クロック信号に基づいて動作するようにしてもよい。

Claims (7)

  1. 音信号をパルス変調し、当該パルス変調された音信号を増幅してスピーカに出力するＤ級電力増幅装置であって、
    デジタル信号である音信号を受信する受信手段と、
    受信された音信号をパルス変調し、パルス幅変調信号を生成する第１生成手段と、
    前記生成されたパルス幅変調信号に従って電源電圧をスイッチングし、当該パルス幅変調信号の信号レベルを増幅して拡声信号を生成する第２生成手段と、
    前記生成されたパルス幅変調信号と前記拡声信号との誤差を検出する検出手段と、
    前記検出された誤差信号に応じて変化するクロック周波数にて形成されるクロック信号を発生させる発生手段と、
    を備え、
    前記第１生成手段が、前記発生手段にて発生されたクロック信号に基づいて、前記受信された音信号から前記パルス幅変調信号を生成することを特徴とするＤ級電力増幅装置。
  2. 請求項１に記載のＤ級電力増幅装置において、
    前記第１生成手段が、前記発生手段にて発生されたクロック信号に基づいて、前記受信された音信号をパルス幅変調し、前記パルス幅変調信号を生成することを特徴とするＤ級電力増幅装置。
  3. 請求項２に記載のＤ級電力増幅装置において、
    前記第１生成手段が、
    前記受信された音信号が一時的に記憶される記憶手段と、
    前記発生手段にて発生されたクロック信号に基づいて、前記記憶された音信号を出力する出力制御を行う制御手段と、
    前記出力制御された音信号をパルス幅変調し、前記発生手段にて発生されたクロック信号に基づいて、前記パルス幅変調信号を生成するパルス幅変調信号生成手段と、
    を更に有することを特徴とするＤ級電力増幅装置。
  4. 請求項１に記載のＤ級電力増幅装置において、
    前記第１生成手段が、
    前記受信された音信号を所定の基準信号に基づいてパルス変調し、パルス幅変調信号を生成するパルス幅変調信号生成手段と、
    前記生成されたパルス幅変調信号が一時的に記憶される記憶手段と、
    前記発生手段にて発生されたクロック信号に基づいて、前記記憶されたパルス幅変調信号の出力制御を行い、前記第２生成手段および前記検出手段に出力する制御手段と、
    を有することを特徴とするＤ級電力増幅装置。
  5. 請求項１乃至４の何れか一項に記載のＤ級電力増幅装置おいて、
    前記第２生成手段が、前記信号レベルが増幅されたパルス幅変調信号に対して平滑化して前記拡声信号を生成する場合に、
    前記検出手段が、前記生成されたパルス幅変調信号に対して平滑化しつつ、前記拡声信号との誤差を検出することを特徴とするＤ級電力増幅器。
  6. 請求項１乃至５の何れか一項に記載のＤ級電力増幅装置において、
    前記発生手段が、前記検出された誤差信号の平均値を算出し、算出された平均値に応じて変化するクロック周波数にて形成されるクロック信号を発生させることを特徴とするＤ級電力増幅器。
  7. 請求項１乃至６の何れか一項に記載のＤ級電力増幅装置において、 前記発生手段が、予め定められた周波数範囲に属するクロック信号を発生させることを特徴とするＤ級電力増幅器。
JP2007526061A 2005-07-21 2006-07-21 電力増幅装置 Expired - Fee Related JP4688225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007526061A JP4688225B2 (ja) 2005-07-21 2006-07-21 電力増幅装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005211400 2005-07-21
JP2005211400 2005-07-21
JP2007526061A JP4688225B2 (ja) 2005-07-21 2006-07-21 電力増幅装置
PCT/JP2006/314452 WO2007011012A1 (ja) 2005-07-21 2006-07-21 電力増幅装置

Publications (2)

Publication Number Publication Date
JPWO2007011012A1 true JPWO2007011012A1 (ja) 2009-02-05
JP4688225B2 JP4688225B2 (ja) 2011-05-25

Family

ID=37668883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526061A Expired - Fee Related JP4688225B2 (ja) 2005-07-21 2006-07-21 電力増幅装置

Country Status (2)

Country Link
JP (1) JP4688225B2 (ja)
WO (1) WO2007011012A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555423B1 (en) 2010-03-31 2014-03-12 Panasonic Corporation Digital amplifier

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152269A (ja) * 1992-11-05 1994-05-31 Fujitsu Ten Ltd スイッチングアンプ
JP2001517393A (ja) * 1997-04-02 2001-10-02 ニールセン，カールステン パルス変調信号の強化されたパワー増幅用パルス基準制御方法
JP2002506308A (ja) * 1998-03-03 2002-02-26 トカタ・テクノロジー・アンパルトセルスカブ 増幅器の非線形性を補償する方法、増幅器と、および該方法並びに該増幅器の使用方法
US20020097091A1 (en) * 2000-07-12 2002-07-25 Hideto Takagishi Class D audio amplifier
JP2003032054A (ja) * 2001-07-03 2003-01-31 Kyokuko Tsujin Kofun Yugenkoshi 低ひずみ電力増幅方法及びそのシステム
JP2003110376A (ja) * 2001-09-28 2003-04-11 Sony Corp 信号増幅装置
WO2004034577A1 (en) * 2002-10-10 2004-04-22 Dmb Technology Co., Ltd. Digital audio amplifier including phase lead-lag compensator for increasing self-oscillation frequency

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191250A (ja) * 2005-01-05 2006-07-20 Nagoya Institute Of Technology 増幅器およびボリューム機能付き増幅器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152269A (ja) * 1992-11-05 1994-05-31 Fujitsu Ten Ltd スイッチングアンプ
JP2001517393A (ja) * 1997-04-02 2001-10-02 ニールセン，カールステン パルス変調信号の強化されたパワー増幅用パルス基準制御方法
JP2002506308A (ja) * 1998-03-03 2002-02-26 トカタ・テクノロジー・アンパルトセルスカブ 増幅器の非線形性を補償する方法、増幅器と、および該方法並びに該増幅器の使用方法
US20020097091A1 (en) * 2000-07-12 2002-07-25 Hideto Takagishi Class D audio amplifier
JP2003032054A (ja) * 2001-07-03 2003-01-31 Kyokuko Tsujin Kofun Yugenkoshi 低ひずみ電力増幅方法及びそのシステム
JP2003110376A (ja) * 2001-09-28 2003-04-11 Sony Corp 信号増幅装置
WO2004034577A1 (en) * 2002-10-10 2004-04-22 Dmb Technology Co., Ltd. Digital audio amplifier including phase lead-lag compensator for increasing self-oscillation frequency

Also Published As

Publication number Publication date
WO2007011012A1 (ja) 2007-01-25
JP4688225B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
EP2269301B1 (en) System and method of reducing power consumption for audio playback
EP2262279B1 (en) Signal processing apparatus and signal processing method for loudspeaker motional feedback
US20040028242A1 (en) Audio reproducing apparatus and method
EP3229371B1 (en) Audio amplifier system
KR100750127B1 (ko) Ｄ급 앰프에서 오디오 볼륨 제어 장치 및 그 방법
US20060282185A1 (en) Device and method for signal processing
US8866544B2 (en) Class D pulse width modulator with dual feedback
US7378903B2 (en) System and method for minimizing DC offset in outputs of audio power amplifiers
US9124226B2 (en) Method of outputting audio signal and audio signal output apparatus using the method
JP4564912B2 (ja) 信号再生装置
JP4688225B2 (ja) 電力増幅装置
EP0821357A2 (en) AGC circuit of disk storage apparatus
JP4688175B2 (ja) Ｄ級電力増幅装置
JP4363416B2 (ja) 振幅変調回路
US20220191074A1 (en) Signal processing device, signal processing method, and program
WO2019060565A1 (en) DIGITAL-ANALOG CONVERTER AND AMPLIFIER FOR LISTENING HELMET
JP2002162985A (ja) 音声再生装置および方法
JP2011199758A (ja) 音声出力回路及び信号出力方法
KR20020053264A (ko) 디지탈/아날로그 변환기를 이용한 음량조절장치 및 그 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees