JP2001517393A - パルス変調信号の強化されたパワー増幅用パルス基準制御方法 - Google Patents

Abstract

(57)【要約】 パルス変調信号のパワー増幅に導入される非直線性およびノイズのあらゆるソースを是正するために、パルス変調器とパワー・スイッチング増幅ステージとの間に補正ユニットが用いられる。補正ユニットは、エラー処理ブロックによって提供されるエラー情報に基づいて個々のパルス・エッジに連続的な遅延を導入することにより補償効果が得られるように制御される。本発明の好ましい一実施形態は、制御入力信号ｖ_eの関数として個々のパルス・エッジの遅延を制御する手段を備えた補正ユニットと、補償機能を備えた状態フィード・バック・ブロックＡと、最適化されたエラー推定値が得られるようにパルス化された基準ｖ_rを修正する基準整形ブロックＲと、エラー信号を生成する差分ブロックと、このエラーを整形するための補償装置Ｃとを備える。本発明は、高効率、高性能でかつシステムが余り複雑にならないようにパワー・スイッチング・ステージおよびフィルタに導入される非直線性およびノイズの効率的な補償を伴った、デジタルからアナログへの実用的なパワー変換の実施を可能にする。デジタルからオーディオへの直接パワー変換およびデジタル領域から制御される改良された一般的直流−直流または直流−交流パワー変換システムに応用される。

Description

【発明の詳細な説明】 パルス変調信号の強化されたパワー増幅用パルス基準制御方法 技術分野 本発明はパワー・スイッチング・ステージによるパルス変調信号のパワー増幅 に関する。本発明は、デジタル信号からアナログパワーへの改善された直接変換 に有利に使用可能である。応用例はデジタル・オーディオパワーの直接変換およ びデジタル領域から制御される一般的直流−直流または直流−交流パワー変換シ ステムである。 背景 パワー・スイッチング・ステージに基づいたパワー増幅の利点についてはよく 知られている。効率が高いことは幾つかの利点を提供する。すなわち、最小重量 と最小体積、より高いパワー・ハンドリング能力、および、改善された信頼性で ある。スイッチング・パワー増幅における基本的要素は変調器、パワー・スイッ チング・ステージ、および変調された信号を再構成するための復調フィルタであ る。パワー・スイッチング・ステージの非直線性は、パワー・スイッチング・ス テージによる後続するパワー変換全体を通じて変調器の性能を維持することの重 大な障害となる。この問題は基本的なものであり、アナログＰＷＭとしてアナロ グ変調を使用すること、または、直接的なデジタルＰＣＭ−ＰＷＭ変換としてデ ジタル変調を使用することと無関係である。 従来の技術においては、一般に、この種の非理想的動作の補償は、種々のフィ ード・バック制御方法を用いて試みられた。米国特許第４７２４３９６号および 米国特許第５５２１５４９号が、特定の用途としてオーディオ・パワー増幅を用 いたこの方法の例を開示している。ただし、線形フィード・バック制御方法は低 い周波数のアナログ基準を必要とする。個別のＤ／Ａコンバータを一切必要とし ないという点でパワー変換を簡略化するためには、デジタル・ソースからのより 直接的なパワー変換が望ましい。さらに、アナログ変調回路と搬送波生成器が不 要である。国際特許出願ＷＯ９２／１１６９９号および国際特許出願ＷＯ９７／ ３７４３３号は、デジタル・デジタルパワー増幅のためのデジタルＰＣＭ−ＰＷ Ｍ変換に改良された方法を開示している。実際には、これらのシステムは実施が 容易でない。というのは、パワー・スイッチング変換に含まれる基本的エラー・ ソースの補償措置がとられていないからである。デジタル・ソースを参照基準と するデジタル・フィード・バック制御の応用例は、フィード・バック経路にアナ ログ−デジタル・コンバータが必要であるという点で複雑である。このため通常 のフィード・バック制御は非実用的である。 国際特許出願公告ＥＰ７５８１６４は、局部的にパワー・スイッチング・ステ ージを使用するフィード・バック方法を開示している。この場合には、パワー・ ステージ出力がフィード・バックされ、パルス幅変調入力と合計される。結果と して得られる信号はパワー・スイッチング・ステージを駆動するために用いられ る。ただし、補償効果は限られ、すべてのエラー・ソースに向けた改良を制御す ることは困難である。 結論として、非直線性のあらゆるソースおよびパワー・スイッチング増幅ステ ージにおけるノイズを除去するための簡単かつ効果的な手段を組み込んだパルス 変調信号の一般的パワー増幅に関する発明は従来技術では一切存在しない。 したがって、本発明の主目的は、パルス変調された信号の改善されたパワー増 幅を可能にすることにある。その際、出力までの後続のすべてのエレメントを通 じて変調器の性能を維持できるように、パワー・ステージおよび復調フィルタに 関係するすべてのエラー・ソースが除去される。本発明の他の目的は、パワース テージの非直線性、電源の変動、および、あらゆる他の非理想的要素の影響を受 けない、実用的なデジタルＰＣＭ−パワー変換システムを提供することにある。 発明の概要 請求項１と２によれば、本発明の諸目的は、パルス変調器とパワー・スイッチ ング増幅ステージとの間に補正ユニットを導入することによって達成される。補 正ユニットは、パルス・エッジにおけるパルス幅調整による補償を提供する。結 果として得られるパワー・スイッチング・ステージ出力が、歪み、ノイズ、その 他のあらゆる望ましくない寄与要因を含まないように、幅調整は「事前変形」効 果を持つように制御される。 請求項３によれば、本発明の好ましい一実施態様は、補正ユニットにおけるパ ルス幅調整がエラー信号入力の関数である点で独特である。これは、結果として 得られる制御システムが線形であり、したがって、システムの設計および最適化 が簡略化され、性能の改善が制御可能である点で有利である。 請求項４によれば、パルス基準制御システムは、以下の基本エレメントを備え る。 ＊ パルス変調信号を受け取る入力端子。 ＊ 制御入力によって制御される個別のパルスのエッジの遅延を補正するための 手段を備えた補正ユニット。 ＊ 補償を用いる状態フィード・バック。 ＊ 最適エラー推定が得られるようにパルス化された基準入力を修正する基準− 整形ブロック。 ＊ エラー信号を生成する差分ブロックおよびこのエラーを整形する補償装置。 本発明は、補正ユニットに含まれる制御機能の実現に関して種々の実施態様を 含む。請求項６ないし１０によれば、本発明は、オーディオ・パワー増幅に適す る改善されたデジタル−アナログ・パワー変換に関して種々の有利な実施態様を 含む。 本発明はパルス変調入力信号の改善された増幅のための根本的に新規な制御方 法である。本発明はアナログまたはデジタル領域において変調されたあらゆるパ ルス変調入力と共に使用可能であり、かつ品質が制御可能なパルス化パワー信号 が必要とされるあらゆる負荷にフィードすることができるので、その応用範囲は 非常に広い。最後に、本発明の原理は、パワー変換に際して導入されるあらゆる 妨害に関係なく、出力が入力の定数倍となるように、パルス化された基準の完全 な再現を実現することができる。 図面の簡単な説明 次に示す図面を参照して、本発明についてさらに説明する。 第１図は、当技術分野で周知のアナログまたはデジタル入力に基づくパワー増 幅の原理を示す。 第２図はデジタル・パルス変調に基づくパワー変換の方法を示す。この手法は 当技術分野で周知である。 第３図は本発明の一般的なモデルを示す。 第４図は、パワーステージからの状態フィード・バックに基づく二重入力パル ス基準制御方法に関する本発明の好ましい実施形態を示す。 第５図は、パルス・エッジ遅延エラー補正方法に関する本発明の種々の実施形 態を示す。 第６図は、パルスの両縁に操作を加えることにより好都合な線形制御関数を実 施するエッジ遅延補正ユニットの実装に関する本発明の好ましい一実施形態の原 理を示す。 第７図は、両側エッジ遅延補正ユニットの好ましい一実装のシステム・ブロッ ク図を示す。 第８図はオーディオ用デジタル−パワー変換システムに関する本発明の有利な 応用例を示す。この場合、基準整形ブロックＲは１であり、フィード・バック・ ブロックＡは一定減衰特性を有する。 第９図は第８図に示す本発明の有利な応用例の線形モデルを示す。このモデル はこの応用例に適した補償装置を定義する。 第１０図は、オーディオ用デジタル−パワー変換システムに関する本発明のさ らに他の有利な実施形態を示す。この場合、基準整形ブロックおよびフィード・ バック・ブロックはエラー推定を改善するための一次特性を有する。 第１１図は、オーディオ用デジタルーパワー変換システムに関する本発明のさ らに他の有利な実施形態を示す。この場合、エラー補正に広域フィード・バック ・ソースが用いられる。 第１２図は第８図の好ましい実施形態の好ましい一設計手法の制御ループ特性 を示す。 第１３図は第８図の好ましい実施形態の好ましい設計方法の閉ループ・システ ム特性を示す。 第１４図は、パワー・スイッチング・ステージにおける決定論的パルス・タイ ミング・エラー・ソースを対象とするエラー補正のシミュレーションの結果を示 す。本発明のこの実施形態の例は歪みを大幅に軽減する。 第１５図は電源変動の影響のシミュレーションを示す。本発明の代表的な実施 形態は、このエラーソースに起因する相互変調を除去する。 詳細な説明 本発明をよく理解するにはパルス変調信号をパワーレベルまで増幅する場合の 基本的な物理的限界について検討することが望ましい。殆どの問題は、変調器か らくるパルスの増幅を受け持つパワー・スイッチング・ステージに関係する。エ ラー・ソースをパルス・タイミング・エラー（ＰＴＥ）とパルス振幅エラー（Ｐ ＡＥ）に分割することが望ましい。パルス・タイミング・エラーの原因を次に示 す。 ＊ ターン・オフおよびターン・オンからパワー・スイッチング・ステージの出 力における実際の遷移までの遅延は、ターン・オンとターン・オフの場合で異な る。この種の遅延はパワースイッチの物理的性質およびこの種のスイッチを駆動 するハードウェアにおける種々のパラメータに依存する。 ＊ ターン・オフとスイッチング間隔におけるその次のターン・オンとの間の遅 延。 ＊ 理論的に要求される無限に速いスイッチングとは違って有限な立上り時間お よび立下り時間。 パルス振幅エラー（ＰＡＥ）の主要原因を次に示す。 ＊ パワー・スイッチング・ステージへ給電する電源からのノイズ。あらゆる電 源リプルまたはノイズは変調済みオーディオ信号と相互変調する。パワー・スイ ッチング・ステージの電源除去比（ＰＳＲＲ）は０ｄＢである。 ＊ パワースイッチの有限なインピーダンス。 ＊ 結果として得られるパルス・パワー信号の高周波共振遷移。 非理想的変調および非理想的復調に関する追加のエラー・ソースがある。復調 フィルタ・エラーはさらなる歪みを導入することもあり得る。磁気コア材料が理 想通りでないためである。また、フィルタは全出力インピーダンスを増大する。 したがって、負荷インピーダンスが変化すれば周波数応答に歪を生じる。 第１図は当技術分野で周知のアナログ・パルス変調技法に基づくパワー増幅を 実現する方法を示す。変調器出力はパワー・スイッチング・ステージに供給され 、そのステージの出力は復調されて、負荷に供給される。アナログ入力を基準と する線形制御システムは、前述のエラーの影響が最小限になるように、パワー変 換に含まれるエラーを最小限にする働きをする。デジタル入力は、制御システム への入力として働くアナログ入力を生成するために別のＤ／Ａコンバータを必要 とする。第２図は、同様に従来技術で周知のデジタル・パルス変調技法を用いた デジタルからアナログへの直接パワー変換に必要な簡略化された望ましいシステ ムを示す。デジタル基準源と比較できるようにするためにはアナログ／デジタル ・コンバータが必要となるので、エラー・フィード・バック制御の適用は複雑で ある。このため性能と複雑さが損なわれ、非実用的である。 本発明の新規な原理を第３図の全体ブロック図に示す。変調器は、補償された パルス信号ｖ_cを生成するために、パルス変調信号ｖ_rを補正するまたは「事前変 形」する補正ユニットに供給され、その結果として、後続のパワー変換および復 調に含まれる非理想的な挙動が除かれる。これは、各パルス・エッジにおけるパ ルス・エッジ遅延によって実施され、その遅延は補正ユニットに供給される入力 制御信号ｖ_eによって制御される。この方法を今後、パルス・エッジ遅延エラー 補正（ＰＥＤＥＣ）と称する。 本発明はパルス変調入力信号の改善された増幅のための根本的に新規な制御方 法である。本発明は、アナログまたはデジタル領域で変調されたあらゆるパルス 変調入力に使用可能であり、かつ品質が制御可能なパルス化されたパワー信号が 必要なあらゆる負荷に供給できるという点で応用範囲が広い。本発明は次に示す ２つの基本的な事実に依拠している。 ＊ パルス変調器が非常に高品質のパルス化された波形を生成可能であり、この 種の波形は制御システム用の基準として使用可能である。 ＊ パワー・スイッチング変換に含まれるすべてのエラー・ソース（ＰＡＥまた はＰＴＥ）はパルス幅調整（パルス再タイミング）によって補正可能であり、す べてのエラーソースを完全に除去するにはごく僅かなパルス・エッジの幅調整だ けが必要である。 エッジ補正は、第５図に概念的に示すように、片側または両側エッジ補正を用 いて実施可能である。片側エッジ補正と両側エッジ補正のどちらを選択するかは 変調方法のタイプには無関係である。エッジ制御は両方とも効率的な補正を可能 にし、さらに、実施戦略が簡単である。次に、本発明のこの形態においては両側 エッジ補正に焦点を絞って説明する。 本発明の好ましい一実施形態を第４図に示す。二重入力パルス基準フィード・ バック制御システムは以下のものを備える。 ＊ パルス変調基準信号ｖ，が供給される入力端子。 ＊ 個別パルス・エッジの遅延を制御し、補正された出力パルス信号ｖ。を生成 する手段を備えた補正ユニット（ＰＥＤＥＣユニット）。 ＊ パワー・ステージ・ブロックからの補償を含む状態フィード・バック・ブロ ックＡ。 ＊ 任意装備の基準整形ブロックＲ。 ＊ エラー情報を引き出すための減算ユニット。 ＊ 前記エラーを整形し、整形されたエラーｖ_eを補正ユニットに供給する補償 装置Ｃ。 補正ユニットは種々の線形方法および非線形方法により実現可能である。ＰＥ ＤＥＣユニットの実現に関する本発明の特に有利な実施形態について以下に記述 する。ＰＥＤＥＣユニットへの制御エラー信号ｖ_eで、各スイッチング・サイク ルの後で、制御信号入力ｖ_eに比例するパルス幅Δｔ_wの有効な変化を実現するの が有利なことが実証されている。 単一スイッチング・サイクル内におる平均化により、パルス幅の増分Δｔ_wとＰ とができる。以下では話を簡単にするために、ＰＥＤＥＣユニット出力パルスのここで、ｄは現スイッチング・サイクル内のデューティ・サイクルであり、ｔ_s はスイッチング期間である。したがって、次式が成立する。 （１）と（３）を組み合わせることにより、次に示す線形制御関数が得られる。 この好ましい線形制御関数は、コントローラの設計を簡略化し、たとえば、非線 形制御関数を用いるのに比べて、制御可能な特性の改善を図ることができる点で 有利である。 本発明の好ましい一実施形態は、（４）式を実現する両側補正ユニットの実装 が簡単である点で独特である。この方法を第６図に示す。線形制御関数は基準信 号ｖ_rの積分によって実現され、その結果として信号ｖ_iが生成される。修正され た基準信号と制御信号ｖ_eとの間の比較により、パルス・エッジが幅調整される 。第６図から次式が得られる。 ここで、（＾）は、ＰＥＤＥＣユニットを通過した後の、補正済み変数を示す。 すべてのパルス振幅が１に正規化されるものと仮定する。この好ましい実施例に おいて、ｋ_wは（１）に定義されるように、次式で表される。 両側エッジ補正の提案された実施例では、次の等価制御利得が得られる。 第７図は、両側エッジ補正方法の好ましい実施例を示す。この方法は非常に簡単 で、直接的である。 この好ましい解決方法で最適の制御を得るには、パルスはある最小幅でなけれ ばならない。最適性能を得るための最小パルス幅は、変調指数Ｍおよびスイッチ ング期間ｔ_sと次に示す関係がある。 パルス幅および最大変調指数Ｍ_maxに関するこの制限条件は基本的な限界を意 味しない。というのは、補正がこの限界を超えてもなお部分的に作用するからで ある。一般に、制限付き補正範囲だけが必要とされるので、ｔ₀はｔ_sより１桁又 はそれ以下であることが好ましい。 本発明は、本発明の応用例、特に、デジタルからアナログへのパワー変換に関 して幾つかの実施形態を含む。好ましい一実施形態を第８図のシステムに示す。 ＰＥＤＥＣを当技術分野で周知の高性能デジタル・パルス幅変調方法（ＰＣＭ− ＰＷＭ方法）の１つと組み合わせて用いることにより、信号は、主音声経路全体 を通じて、デジタルまたはパルス化された状態のままである。このシステムでは デジタル変調器によって排他的に制御されるので、アナログ・パルス変調用の一 切のアナログ変調器または搬送波生成器を必要としない。本発明のこの特定の実 施形態において、状態フィード・バックはパワー・スイッチング・ステージ出力 ｖ_pからの電圧フィード・バックである。フィード・バック経路補償装置は単な る減衰であり、補償装置ブロックＣ（ｓ）は線形フィルタである。この特定の実 施形態の簡単なコントローラ構造にもかかわらず、本システムは、システム性能 の非常に強力かつ柔軟な制御を導入する。 好ましい線形制御関数は性能最適化に大きい融通性を与える。ＰＥＤＥＣ制御 システム設計の一例について次に規定する。補償装置は、第９図に示すように、 システムの線形モデルで定義される。ＰＥＤＥＣユニットはその等価線形利得で 置き換え、得られたシステムを、ＰＥＤＥＣに基づくデジタルパワー変換システ ムのもつ二重入力特性を強調するように書き直してある。指定された補償装置は 、性能を種々の特性に対して最適化するために充分な融通性を提供する。結果と して得られるループ伝達関数はシステム・モデルから直接誘導される。 パワーステージ利得Ｋ_Pに影響を及ぼすノイズ、歪み、または、電源変動として のすべての非理想的効果は、感度関数Ｓ（ｓ）＝（１＋Ｌ（ｓ））^-1によって軽 減される。実際のループ整形はループ帯域幅と所望の感度関数との間の折衷であ る。さらなる考慮事項は、システム・パラメータの不確定性に対する安定性およ び堅固性である。これらの態様間の魅力的な折衷をもたらす正規化された１組の システム・パラメータを表１に示す。補償装置直流利得Ｋ_Cは所要ループ帯域幅 を生成するように最適化される。標的帯域幅の６〜８倍の帯域幅が、効率とエラ ー補正能力との間の良好な折衷である。第１２図に、各構成要素と結果として得 られるループ伝達関数に関するボード・プロットを示す。 表１：周波数正規化済みパラメータの例 本システムの利得はＡブロックによって制御され、所与の実施形態の例に対し て、ＰＥＤＥＣ制御システムは標的帯域幅内においてシステム利得が一定である ように強制する。これによって、システム利得と周波数応答が共に安定化する。 第９図における本発明のこの一実施形態の例の線形モデルによれば、結果として 得られるシステム応答は２つの寄与要因から成る。というのは、この基準がルー プ内で２つの入力をもつからである。システム伝達関数を次に示す。 Ｋ＝Ｋ_Pである特別な（ただし異常ではない）場合に、システム伝達関数は次式 のように一定である。一般的な場合では、次の通りである。 第１３図に、閉システムに関して結果として得られるボード・プロットを示す。 これはループ応答および復調フィルタを含む全システム応答を形成する２つの寄 与要因から成る。ループの一定利得特性はＫ＝Ｋ_Pから生じる。復調フィルタは システムの応答を排他的に決定する。 上記の実施形態の例のパラメータは単に説明のためのものにすぎず、他のルー プ伝達関数利得／帯域幅の折衷等によって他の種々のシステム特性を考えること ができる。 やはり高品質のデジタルパワー変換に適した他の有利な実施形態も第１０図お よび第１１図に示す。これらの代替実施形態は異なる補償装置および基準整形ブ ロックを使用することを特徴とする。第１０図に示す実施形態は、基準整形ブロ ックＲ（ｓ）およびフィード・バック補償装置Ａの両方において一次特性に基づ くことが好ましい。基準およびフィード・バック信号両方の復調における利点は 制御システム内およびフィード・バック補償装置に関するより低い帯域幅要件内 でノイズが最小化されることである。第１１図における実施形態は、広域フィー ド・バック・ソースに基づき、したがって、たとえば復調フィルタ・エラーがル ープ内に含まれ、やはり補正されるようになる。これには、最適エラー指定用の 二次基準整形器が必要である。 パルス・タイミング・エラー（ＰＴＥ）に対する補正効果を第１４図に示す。 ここで、開ループ・システム用のＴＨＤおよび３つのＰＥＤＥＣコントローラ構 成は最悪ケースの信号周波数において調査済みである。明らかに、このコントロ ーラはこの特定のエラー・ソースの影響をかなり軽減する。さらに、補償装置利 得Ｋ_Cを調節することことによって改善を制御することができる。特定の状況に おいて、歪みは２０ｄＢから３０ｄＢ程度軽減される。第１５図は苛酷な電源変 動が１０Ｖ_PPである場合におけるＰＡＥの調査結果を示す。上図は電源と信号の 間の明瞭な相互変調を示す。下図は、たとえばその時間領域内で相互変調が一切 現れないように、ＰＥＤＥＣコントローラがこの影響をどの程度除去するかを示 す。相互変調歪みは、感度関数によって理論的に予測されるように、開ループの 場合に較べて４０ｄＢ以上も低下する。 以上、本発明をその例示的実施形態に関して記述したが、本発明の趣旨および 範囲から逸脱することなしに、前述その他種々の変更、省略、および追加を行う ことが可能であることを理解されたい。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ 【要約の続き】 ー変換およびデジタル領域から制御される改良された一 般的直流−直流または直流−交流パワー変換システムに 応用される。

Claims (1)

1. 【特許請求の範囲】 １．パルス変調信号のパワー増幅の際に導入される非直線性およびノイズのあ らゆるソースに関して補正する方法であって、パルス変調器とパワー・スイッチ ング増幅ステージとの間に補正ユニットを導入し、その補正ユニットがパルス・ エッジにおいて連続的な遅延を導入し、補償効果を持つように制御されることを 特徴とする方法。 ２．入ってくるパルス変調信号の立上がりエッジまたは立下がりエッジまたは 両方のエッジにおいてパルス・エッジ遅延補正が行われることを特徴とする請求 項１記載のシステム。 ３．前記補正があらゆるスイッチング・サイクルにおける効果的なパルス幅変 更Δｔ_wによって実施され、全体的な直線関係Δｔ_w＝ｋ_w・ｖ_eが確立されるよう に前記補正ユニットに対するエラー信号ｖ_cの直線制御関数として前記補正が制 御されることを特徴とする請求項１ないし２に記載のシステム。 ４．前記システムが、 パルス変調信号を受け取る入力と、 個々のパルス・エッジの遅延を制御する手段を備えた補正ユニットと、 パワーステージ・ブロックからの補償を用いる状態フィード・バック・ブロッ クと、 任意装備の基準整形ブロックと、 エラー情報を引き出すための減算ユニットと、 前記エラーを整形し、前記整形済みエラーを補正ユニットに供給する補償装置 と を有することを特徴とする請求項１ないし３に記載の方法。 ５．両側エッジ補正の実施が、前記補正ユニット内におけるｖ_iとエラー信号 ｖ_eとの比較がΔｔ_w＝ｋ_w・ｖ_eの形の直線制御関数を実現するように新規信号ｖ_i を生成するためのパルス化された基準信号の積分によって実現されることを特 徴とする請求項４記載の方法。 ６．前記基準入力がパルス幅変調によって変調される請求項１ないし５に記載 の方法の使用。 ７．改良された一般的デジタルＰＣＭ−アナログパワー変換システムを実現す るために請求項１ないし５に記載の方法の使用。 ８．前記状態フィード・バックが局部的パワー・スイッチング出力電圧ｖ_pで あり、基準整形ブロックが１であることを特徴とする請求項４ないし７に記載の システム。 ９．前記状態フィード・バックが局部的パワー・スイッチング出力であり、フ ィード・バック補償が一次フィルタであり、基準整形ブロックが一次システムを 同等に実現することを特徴とする請求項４ないし７に記載のパワー増幅器。 １０．前記状態フィード・バックが広域的パワー・スイッチング出力であり、 基準整形ブロックが二次フィルタであり、フィード・バック経路補償が一定減衰 であることを特徴とする請求項４ないし７に記載のパワー増幅器。 １１．前記パワー・スイッチング・ステージ出力がパワー・スイッチング・ス テージからのパルスを直接用いて拡声器その他の負荷を直接駆動することを特徴 とする請求項１ないし１０に記載のパワー増幅器。