JP4097700B2 - Pcm信号のupwm信号への変換方法 - Google Patents
Pcm信号のupwm信号への変換方法 Download PDFInfo
- Publication number
- JP4097700B2 JP4097700B2 JP53484097A JP53484097A JP4097700B2 JP 4097700 B2 JP4097700 B2 JP 4097700B2 JP 53484097 A JP53484097 A JP 53484097A JP 53484097 A JP53484097 A JP 53484097A JP 4097700 B2 JP4097700 B2 JP 4097700B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- upwm
- pcm
- linear
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 238000012546 transfer Methods 0.000 claims description 33
- 238000012937 correction Methods 0.000 claims description 24
- 238000013139 quantization Methods 0.000 claims description 19
- 238000007493 shaping process Methods 0.000 claims description 12
- 238000012986 modification Methods 0.000 claims description 9
- 230000004048 modification Effects 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 238000012886 linear function Methods 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 33
- 238000005070 sampling Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 9
- 230000001364 causal effect Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 108700027089 Hirudo medicinalis macrolin Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Dc Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
Description
デジタル信号のパルス幅変調信号へのこのような変換はD級型の電力増幅器に関連して有利に使用することができる。音声信号がパルス符号変調されるコンパクトディスクプレーヤ等のデジタル音源に関して、パルス符号変調をパルス幅変調へ変換すればD級増幅器の接続に極めて適したものとなる。D級増幅器には本質的に非常に効率が高いという利点があり、それは極めて高い出力電力を維持しながら軽量に構成できることを意味し、D級増幅器に対して95%もの効率を達成することができる。さらに、デジタル音源とD級増幅器の接続によりアナログ信号処理を回避することができ、それは信号処理における利点である。
したがって、パルス符号変調信号内の情報を変換により変えることなく、パルス符号変調信号をパルス幅変調信号へ変換できることが望ましい。
パルス符号変調信号のパルス幅変調信号への変換は非線形性であることが永年知られている。
コンパクトディスクプレーヤ等のデジタル音源を、入力信号としてパルス幅変調信号が供給される増幅器に関連して使用する場合に基本的に必要となる、この非線形性を修正するためのいくつかの方法が提案されてきている。
不可避的な非線形性の他にも、パルス符号変調信号のパルス幅変調信号への変換により雑音が発生し、デジタル音源からのオリジナル情報を正確に再生する場合にはそれも修正しなければならない。
この雑音が発生するのはPWM信号が望ましくはデジタル信号として形成されるためであり、それは全てのレベル切替えが周波数の限定されたビットクロックと同期的に行われることを意味する。したがって、UPWM信号はデジタル回路により形成できなければならず、それにより粗い量子化にしたがって雑音が生じる。
パルス符号変調信号がパルス幅変調信号へ変換される場合に生じるエラー源を解消する方法の例として、
オーバサンプリングを使用することが含まれ、それはパルス符号変調に使用されるパルス幅変調信号の発生におけるサンプリング定理に従って必要とされるものよりも切替え周波数が著しく高いことを意味する。しかしながら、オーバサンプリングが強すぎると不可避的に雑音を生成するため、実用上は望ましくない。宿主として問題が生じるのは高速で切り替えられるD級出力段である。
前記したように、量子化雑音とも呼ばれる雑音は高周波の量子化雑音が増幅され低周波雑音は除去されるいわゆるノイズシェーピングを使用して低減することができるが、量子化雑音と非線形パルス幅変調の相互作用によりいわゆる相互変調雑音が生じ、相互変調雑音(IM雑音)と呼ばれる新しいエラー源がノイズシェーピングにより発生され、それはノイズシェーピングの有利な効果が低減されることを意味する。
公開された国際特許出願第WO92/15153号には、相互変調雑音だけでなく非線形性および決定論的歪みを修正する方法が開示されている。この文献には決定論的歪みおよび相互変調雑音を抑制するための帰還に使用する、パラメータの決定に使用される、ルックアップテーブルを含む複数の複素回路が記載されている。しかしながら、実際上16−24ビットのパルス符号変調信号に関して、容易に実現できそうもない、著しく広範なルックアップテーブルを使用する必要がある。
公開された国際特許出願第WO92/11699号には、自然にサンプリングされるPWMの模倣に基づいた等化法が開示されている。この方法はいわゆる擬似対称一様パルス幅変調が使用される場合に発生する雑音だけでなく、不可避的に発生する相互変調雑音にも効果がない。さらに、この方法はあらゆるUPWM形式(例えば、両側、対称)に関して応用することができない。
本発明の開始点として、パルス符号変調からパルス幅変調への変換過程の非線形性の新しくより良いモデル化方法、したがって予測方法、を提供することが望ましい。
後述するように、一般的に静止非線形性フィルタからなりそれに線形時不変フィルタが続くいわゆるハマースタインフィルタを使用することが、パルス符号変調からパルス幅変調への変換において生じるいくつかのエラー源の修正に極めて適切であることが判っている。
これらのエラー源の中で、特に下記の4つが本発明に関して興味深い。
1.パルス幅情報の時間離散化による量子化雑音。
2.量子化およびノイズシェーピングによる一様パルス幅変調により生成される相互変調雑音。
3.擬似対称一様パルス幅変調を使用することによる雑音。
4.決定論的高調波歪み。
したがって、各々が前記エラー源1−4に向けられるある修正回路を設けることが望ましい。
後述するように、エラー源1−3は単純な帰還回路により修正され、エラー源4は信号フィードフォワードにより修正される。
本発明の目的はパルス符号変調からパルス幅変調への変換において生じるエラーの修正に使用する方法を提供して、それに関して不可避的に生じる非線形性および雑音を最小限に抑えることである。
この目的はPCMからUPWMへの変換における既知の非線形性に対するモデル回路を設計することにより達成され、前記モデル回路はPCM信号を各多項式成分へ分割する並列接続ハマースタインフィルタにより形成され、前記各多項式成分は下記の伝達関数を有する冪(power)lに関連する線形時不変フィルタにより濾波され、
それに続いて濾波された成分がz=ejωにより加算され、ここに、ω=2πf/fsは正規化された角周波数を表し、fsはサンプリング周波数でありailは冪lおよび時間インデクスlに関連するフィルタ係数を表す。
それによりパルス符号変調からパルス幅変調への変換における非線形性は、複雑なテーブルベースメモリを使用せずにモデル化できることが保証される。したがって、替わりに、ハマースタインフィルタからなる単純な回路により実現できる方法が使用される。
請求項2に記載されているように、非線形多項式成分をパルス符号変調信号のテイラー展開により求められれば役に立つ。
請求項3に記載されているように、UPWM後縁変調において下記の伝達関数が得られるようにフィルタの係数が求められれば役に立つ。
請求項4に従って、UPWM前縁変調において下記の伝達関数が得られるようにフィルタの係数が求められれば役に立つ。
この方法に従って、さらに、UPWM両側対称変調において下記の伝達関数が得られるようにフィルタ係数が求められれば役に立つ。
請求項5に従ったモデルに関して、両側対称一様パルス幅変調を使用すればより線形な過程が得られることがお判りであろう。
本発明はPCM信号のUPWM信号への変換における非線形性および雑音の修正回路にも関連している。
この回路はPCM信号が複数の並列接続されたハマースタインフィルタへ送られ、そこでPCM信号は各多項式成分へ分割され各々が、PCM−UPWM変換により生じる非線形寄与を等化するようにされている、伝達関数B1(ω)を有する冪lに属する線形フィルタにより濾波され前記B1(ω)は濾波された成分がそれに従って総和ユニットへ送られる請求項1に従った回路モデルの知識に基づいて近似されることを特徴としている。
それにより単純に実現され、安定性の問題を生じることのない信号フィードフォワードだけに基づく回路が提供される。
回路を最適に実現するには、1次成分の後に時間遅延回路を挿入するのが有利である。
前記したように、PCM信号の離散化において不可避的に生じる雑音を除去するのに、請求項9に従ってノイズシェーパーの入力に、PCM信号を受信する他に請求項1に従った2つのUPWMモデルの出力信号間の差から引き出される帰還信号を受信して減算するようにされた、総和ユニットを関連させれば役に立ち、第1のハマースタインフィルタである第1のモデルへの入力信号はPCM信号により形成され、第2のハマースタインフィルタである第2のモデルへの入力信号はノイズシェーパーの出力信号により形成される。
請求項11に記載されているように、PCM信号はその非線形部が時間インデクスkに関連する変調パルスに対する選択された対称性形式とパルス幅のダイナミックな表示である発生器信号g(k)により形成され、その線形部が伝達関数C(ω)を有する時不変フィルタであるハマースタインフィルタからの帰還による擬似対称変調の使用に関連して修正することができる。
発生器信号g(k)が次式で与えられれば有利であり、
g(k)=s(k)(x(k)+1)
ここに、(x(k)+1)は時間インデクスkにおけるパルス幅を表し、s(k)は半ビット周期Tbで表される時間インデクスkにおけるパルスの対称変調に対する時間偏移を表し、C(ω)は下記の伝達関数により近似され、
C(ω)=jω(Tb/2ΔT)
ここに、Tbはビットクロックのサイクル時間であり、ΔTはUPWM信号のサイクル時間を表す。
最後に、本発明は使用方法にも関連している。この使用方法は請求項13に明記されている。
本発明には、いかなる時にもアナログ計算回路が使用されないデジタル増幅器の構造が可能であるという利点がある。
前記したように、本発明により全面的にハマースタインフィルタに基づく回路が提供され、それは本質的に非線形回路とそれに続く線形時不変フィルタにより構成される。したがって、本発明に従った方法の原理を応用することにより、デジタル信号処理に関して不可避的に生じる相互変調雑音だけでなく非線形性を修正することもできる回路を構成することができる。要約すれば、アナログ信号処理の無いA/D,D/Aコンバータを使用しない純粋にデジタルな増幅器を構成できるようになる。
次に、図面に示す本発明の実施例について本発明の詳細な説明を行い、ここに、
図1は一様パルス幅変調器、UPWM変調器、を示し、
図2は後縁変調による一様サンプリングの原理を示し、
図3は前縁変調による一様サンプリングの原理を示し、
図4は両側変調による一様サンプリングの原理を示し、
図5は本発明の原理のモデルを示し、
図6はハマースタインフィルタに関連する本発明の原理を示し、
図7は本発明によるUPWM等化回路のモデルを示し、
図8は図7に対応する実現可能な回路を示し、
図9は既知のノイズシェーパーの構造を示し、
図10は相互変調雑音の生成モデルを示し、
図11はノイズシェーパーの相互変調修正回路の原理を示し、
図12は実現可能な相互変調雑音修正回路を示し、
図13は擬似対称雑音の発生する様子を示し、
図14は擬似対称雑音の帰還修正回路を示し、
図15は完全なPCMからUPWMへの変換システムのブロック図を示し、
図16は本発明によるフィードフォワード回路の第1の実施例を示し、
図17は本発明によるフィードフォワード回路の第2の実施例を示し、
図18は本発明の修正回路の効果を示し、
図19はD級出力段に接続される本発明によるデジタル増幅器を示す。
図1に一様型構造のパルス幅変調器の原理をアナログビルディングブロックにより示す。この回路はその入力に2つの信号の和を受信する比較器ユニツト1からなり、前記信号の一方はのこぎり波/三角波発生器3から発生され、前記信号の他方はサンプルホールドユニット2から到来し、その入力はサンプルホールド回路を介して比較器1の他方の入力へ送られる例えば音声信号Aを受信する。さらに、この回路は同期化ユニット4を含み、のこぎり波/三角波発生器3はサンプルホールドユニット2と同期化することができる。次に、この回路の基本的な動作モードを図2から図4に関連して説明する。
図2はのこぎり波がE点に達する度に入力信号がサンプリングされるいわゆる後縁変調の例を示す。サンプルホールドユニット2からの信号は総和ユニット5においてのこぎり波信号へ加算され、のこぎり波信号の値がサンプルホールドユニット2からの信号よりも低い限り比較器ユニット1の出力にはパルスが生じ、のこぎり波信号の値が信号Dを越えれば“ロー”である信号が比較器ユニット1の入力に生じる。
図3はのこぎり波の形状が図2とは異なり、いわゆる前縁変調が行われる。前縁変調を使用する場合、図1の回路の動作モードは後縁変調を使用する場合と同じとなる。
最後に、図4に回路3が三角波を発生するいわゆる両側変調を示す。図からお判りのように、信号B2が信号Dよりも低い値であればパルスが生じる。図2および図3の変調形式に関して、パルスの2つのエッジが共にサンプルホールドユニット2からサンプリングされる値の関数として偏移されるようにパルスが発生されるということができる。
本発明の原理を例示するために、図5のモデルを参照する。UPWMコンバータ(一様パルス幅変調)において、離散時間デジタル信号x(k)は時間連続信号y(t)へ変換される。時間離散(PCM)信号x(k)は図1のサンプルホールドユニット2の出力信号に対応する。引き続くパルス幅変調の結果、すなわち時間連続信号y(t)、が発生されx(k)の各サンプルにより持続時間ΔTのサンプリング時間間隔内でy(t)のコースが決定される。このUPWM変換は振幅入力が時間領域(パルス幅)内へイメージされる非線形過程である。この非線形性をデジタルに修正するには、UPWMにより発生される時間連続信号y(t)を表す等価離散時間信号y(k)を形成するモデルを作る必要がある。サンプリング定理に従って、それは帯域制限(y(t)のローパス濾波)により達成され、前記信号は帯域制限された後で離散時間信号x(k)と同期してサンプリングされる。それにより、時間離散形式でUPWM変換の出力信号を表す時間離散信号y(k)が得られる。
パルス応答h(t)により与えられる図5の理想的なローパスフィルタ7は、fgよりも小さい一定の正の値を有する実伝達関数を有し、fgはサンプリング周波数の1/2である、すなわちfg=fs/2。このフィルタによりサンプリング周波数が観察されることが保証される。
得られる信号y(k)のテイラー展開により、図6に示すようにy(k)は信号モデルにより形成できることが判る(付録A)。入力信号x(k)はx1(k)の形式の多項式成分へ分割され、その各々が線形時不変(LTI)フィルタA1(z)により濾波される。次に、それは総和されてy(k)が得られる。
したがって、図6のモデルは有限のサブモデルにより構成され、それらは一乗へのたたみ込みからなり伝達関数A1(z)を有する関連する離散時間線形時不変(LTI)フィルタ9が続く静止非線形性8からなっている。このサブモデルはハマースタインモデルのクラスに属する。
前記エラーモデルに関して、一般的に周波数によって決まる歪み成分が生じることが判る。付録Aにおいて、さまざまなUPWM形式に属する直接伝達関数が引き出される。歪みは周波数と共に増大することがすべてのUPWM形式に共通している。
UPWMの非線形性により、UPWMユニットの前で入力信号にある種の“アンチ歪み”を与えてこのユニットが等化されることが望ましい。
それはPCM−UPWMモデルとは逆でなければならない新しいハマースタインベース非線形フィルタを使用して行われる。その結果、修正信号のフィードフォワードしか行われず−それはフィードバックのような安定度問題が無いことを意味する。
このようなシステムは図7に示すような外観を有することができる。図はUPWMモデル内の歪みをハマースタイン型の非線形プレフィルタによりどのように等化しようとするのかを示している。したがって、図7のシステムは前記したように図6のハマースタインモデルによりモデル化することができるUPWM変換の前に挿入される。
開始点として、UPWM過程(図6にモデル化されている)は非線形性の符号が逆転される等化フィルタの使用を直接可能とする程線形であるものとする。しかしながら、それにより完全なシステムの全体が線形とはならない。その理由は“アンチ歪み成分”の供給自体がUPWMユニットの非線形性によりさらに高次の歪みを発生するという副作用を有するためである。これらの歪み成分は以後“偽(false)”と呼ばれる。例えば、入力信号自体とB2(z)により定義される2次寄与との和により3次偽積(false products)が形成される(UPWM部内のx2非線形性により)。
偽寄与の問題は偽成分も修正されるようにB1(z)を修正することにより解決することができる。この手順はB2(z)=A2(z)を設定することにより開始される(ここに、A2(z)は関連する変調形式に対して与えられる−付録C参照)。次に、偽3次成分のサイズが計算され、結果は全ての3次寄与が中和されるようにB3(z)内に含まれる。次に、偽4次成分のサイズが求められ(すなわち、1次+3次)および(2次+2次)、それはB4(z)の選択内に含まれる。中央オーダーよりも上で、偽成分のサイズは許容レベルまで降下しており、過程は停止される。付録Cには1=4までのB1(ω)の正確な公式によりこの過程が詳細に記載されている。フィードフォワードされる修正回路の誘導は直接UPWMモデルの知識を条件としている。
これまで因果性フィルタ、すなわち実世界では実現できないフィルタ、のあるモデルだけで本発明を説明してきた。もちろん、フィルタB1(z)(全てがLTI)は一般的に非因果性(acausal)モデルを表すA1(z)とは対照的に因果性(causal)に実現できなければならない。
PCM信号の後に挿入する実際の回路は当然図7に基づいたものとすることができる。使用するフィルタ10は因果性(すなわち、実現可能)であると共に一般的に非因果性伝達関数(例えば、全てが純粋に実もしくは虚である付録Aの公式(m),(n)および(r)により与えられる)を近似できなければならない。回路全体を通して遅延を許容することにより近似を著しく改善することができ、それは全ての分岐が例えばKサンプルの純粋遅延を含むように行うことができる。したがって、B1(z)=1である線形分岐はz領域内に伝達関数z-Kを有する純粋なデジタルKサンプル遅延13により置換される。それを図8に示す。次に、例えば2K+1の係数を有するFIR(有限インパルス応答)型のフィルタ10B1(z)により非線形分岐を実現することができる。それ自体の近似については付録Bを参照されたい。
PCM信号の一様パルス幅変調がデジタル回路により実施される場合には、パルス幅変調信号は時間離散信号であることが必要である。それは実際上パルスエッジがクロック信号(周波数fbのビットクロックとも呼ばれる)と同期していることを意味する。したがって、達成出来るパルス幅はビットクロック周期Tbの整数倍へ離散化される。ビットクロックはサンプリング時間間隔ΔT=1/fsがビットクロック周期の整数に対応する、すなわちΔT=N・Tb、ように選択されNは考えられるパルス幅数である。したがって、片側変調に対してはビットクロック周波数をfb=N・fsとする必要があり、Nはパルス幅数である。しかしながら、両側対称UPWMを形成するには、対称性の必要条件によりfb=2N・fsのビットクロック周波数が必要である。すなわち、ビットクロック周波数を2倍にする必要がある。
パルス幅の離散化によりPCMからUPWMへの変換システムの容易に達成可能な精度が低下する。不正確さは量子化雑音の形状であり、PCM信号は離散数の振幅レベルへ丸めなければならない(量子化)。例えば、16ビットPCM信号が十分な精度で変換される場合には、fb=216・fsのビットクロック周波数が必要である。このようなビットクロック周波数は実際上達成することができない。したがって、必要なビットクロック周波数を低減するために、従来技術ではUPWM変換のすぐ前でいわゆるノイズシェーパーが使用される。オーバサンプリングと組み合わせると、ノイズシェーパーは可聴範囲よりも高い周波数における量子化雑音は増加するが可聴範囲内の量子化雑音を抑制することができる。
図9に量子化器19から供給される不可避的な量子化雑音を修正するようにされる通常のノイズシェーパーを示す。ノイズシェーパーにはパルス符号変調からパルス幅変調への変換において存在する非線形性の修正は含まれないことがお判りであろう。
従来、ノイズシェーピングには量子化器19の出力をその入力から減じることにより量子化器からの瞬時量子化エラーを見つけだすことが含まれている。この量子化エラーはノイズシェーピングフィルタF(z)により濾波され、21、量子化器の入力へ加えられる、20。しかしながら、ノイズシェーピングフィルタは1サンプルの遅延後しか応答しない、すなわち1サンプル後に送られる修正信号により所与の時間におけるエラー修正が試みられる。
ノイズシェーパーはエラーが入力へ戻されて減じられる帰還システムと考えることができる。したがって、瞬時帰還は不可能であるため、帰還分岐は少なくとも1サンプルの遅延を含んでいなければならない。つまり、パルス応答f(n)のノイズシェーピングフィルタF(z)は因果性であって特に下記の条件を満たさなければならない。
(1) n<1に対して f(n)=0
さらに、ノイズシェーピングフィルタは可聴周波数範囲内で、考えられる最善のエラー帰還を提供しなければならない。このようなフィルタは次のサンプリング時間におけるエラーを予測しようとするため、予測器と呼ばれる。したがって、良好なノイズシェーピングフィルタは可聴範囲内でF(z)≡1である予測近似である。付録Bに予測近似の例が示されている。
ノイズシェーパーの動作モードは入力信号がスペクトル整形されたある量子化雑音を受信しそれが超音波範囲内の雑音量を増すことにより可聴周波数範囲内で抑制されることを意味する。残念ながら、付加された雑音は後の非線形UPWM変換との相互作用により、いわゆる相互変調雑音(IM雑音)を形成するため可聴範囲内の雑音が増加する。
IM雑音はUPWM過程のすぐ前にノイズシェーパーを挿入することにより生じる付加雑音寄与として定義することができる。ノイズシェーパーの入力および出力の両方がUPWMモデルを介して別々に送られ次に減じられる場合には、IM雑音を表すエラー信号は分離される。それを図10に示し、2つのハマースタインPCMモデルは図6に対応する。
しかしながら、UPWMモデルは一般的に非因果性であるため、IM雑音を表すエラー信号e(k)は容易に帰還することはできない。帰還分岐はノイズシェーパーと同様に少なくとも1サンプルの遅延を含んでいなければならない(条件(1))。
図11にハマースタインUPWMモデル23,24は予測LTIフィルタに基づいており、予測されたエラー信号がノイズシェーパー19の入力において減じられるIM雑音の帰還システムを示す。IM雑音の抑制は帰還により達成される。
両方の予測モデルが同じであれば、予測されたIM雑音信号には信号関連成分は含まれず純粋なIM雑音だけが含まれる(信号関連成分は変化せずにノイズシェーパーを通過しなんら寄与しない)。システムは高調波歪みを付加したり除去したりせず、関連するIM雑音を抑制するだけである。それにより、帰還修正とそれに続くノイズシェーパーによるIM修正を同時に使用することができる。帰還されるシステムの安定性により、出来るだけ多くの修正がフィードフォワード回路内で行われるのは利点である。
両方のモデル内の線形、時不変信号処理(LTI)を結合できるため、UPWM過程の予測モデルの構造により図11は単純化することができる。したがって、システムは図12に示すように単純化され、LTIブロック27は使用する変調形式(付録Aの(m),(n)および(r)参照)に対応する伝達関数A1(ω)への予測近似である。それは予測子
の近似が可聴周波数範囲に関して最適化されており、
は条件(1)と同様に少なくとも1サシプルの遅延を含むことを意味するものと考えるべきである。したがって、次のサンプリングタイムまで帰還は作動しない。付録Bにこのような予測近似の例が示されている。
図12の予測UPWMモデル内の線形分岐(1=1に対する)は、IM雑音に寄与しないため除去されることがお判りであろう。
前記したように、両側対称UPWMを使用するには片側変調に対して2倍ビットクロック周波数が必要である。このような状況により、ビットクロック周波数を2倍にしないいわゆる擬似対称変調を使用することが提案されている。図13は擬似対称UPWMの形成例を示す。偶数のビットクロック周期の幅を有するパルスは対称的に形成することができるが、奇数長のパルスは非対称的にしか配置できない。図13に示すように、前縁非対称性もしくは後縁非対称性をここに含めることができる。
図13から、前縁もしくは後縁非対称性を有する奇数パルスが、それぞれ、前方もしくは後方へ半ビットクロック周期だけ偏移されると、対称変調に対するエラーは解消されることが容易にお判りであろう。
したがって、擬似対称性により、エラー信号はパルスを半ビットクロック周期だけ偏移させることによりエラーとして表現することができる。
擬似対称UPWMのエラーのモデルを作るために、最初に非対称性の形式を示す補助量sが定義される。
すなわち、量sは半ビットクロック周期で表したパルスの時間偏移を示し、時間偏移はs・Tb/2である。
時間偏移および非時間偏移信号間の差は下記の伝達関数で表すことができる、
すなわち、1次微分器である。すなわち、エラースペクトルは周波数に比例する。
次に等価エラー信号e(k)をモデル化することができ(図14)発生器シーケンスg(k)は線形フィルタにより濾波される。長いパルスの時間偏移はパルスの短い持続時間よりも大きなエラーを生じるため、エラー信号の絶対サイズはパルスの持続時間に直接比例する。したがって、発生器シーケンスg(k)は非対称性の場合は得られるパルスの持続時間に比例し、そうでなければゼロでなければならない。信号x(k)+1はこの性質を有する。さらに、発生器シーケンスの符号は得られるパルスがどの形式の非対称性を有するかを表示することができる。したがって、発生器シーケンスg(k)は次式により定義され、
(4) g(k)=s(k)(x(k)+1)
ここに、パルス幅変調器発生器15から発生される信号s(k)は非対称性の形式(時間偏移)をサンプル毎にダイナミックに表示する。
図14に示すように、エラー信号e(k)は(3)から引き出される下記のLTI伝達関数を有する微分器フィルタにより発生器シーケンスg(k)を濾波して形成され、
(5) C(ω)=jω(Tb/2ΔT)
ここに、Tbはビットクロックのサイクル時間でありΔTはサンプリング時間である。
対称形式s(k)の従属性は伝達関数(3)から発生器シーケンス(4)へ偏移されている。したがって、図14に示す微分器フィルタ14はLTIであるためエラーモデル、図14、はハマースタインモデルであり、発生器シーケンスはx(k)のメモリレス非線形処理により形成されるようにすることができる。一定のTb/(2ΔT)はビットクロックにより与えられる時間解像度に応じてエラーe(k)を校正する。
したがって、モデル化されたエラー信号e(k)は完全対称UPWMから擬似対称的に異なる加法的エラー寄与となる。エラー信号は伝達関数jωにより周波数に比例するスペクトルを有する雑音の形式である。
擬似対称雑音の帰還したがって抑制に使用される図14のエラーモデルに対して、jωLTIフィルタは予測近似により置換する必要がある。予測近似については再度付録Bを参照されたい。
図15は前記したさまざまなタイプの修正回路を、完全なパルス符号変調対パルス幅変調システムへどのように結合できるかを示すブロック図である。図15において、u(k)はフィードフォワード等化ユニット28へ送られるオーバサンプルされた音声信号を表す。次に、回路29内のIM雑音および回路30内の擬似対称雑音の両方に対する帰還修正を提供されるノイズシェーパー19により振幅離散化信号が形成される。次に、パルス幅変調ユニット31がパルス幅変調信号y(t)へ変換され、それはfbの周波数でビットクロックに同期して切り替えられる。
いずれの場合でも図15の全ての修正ブロックを使用する必要はないことがお判りであろう。
図13に関して説明した擬似対称パルス幅変調が使用されない場合には、回路30内の修正は省かなければならない。場合によっては、回路29内のIM修正も余分となり省けることがある。
図16は片側後縁変調を修正するための図8のフィードフォワード修正回路の実施例を示す。K=1サンプル(B1(z)=z-1)の総遅延が選択され、3次以内の修正しか含まれない。付録Cの(H)式および付録Aの(m)から、次式が得られる。
B2(ω)=−A2(ω)=jω/4
したがって、G(ω)=jωおよびK=1に対して付録Bのテーブル2により下記の近似が得られる。
B2(z)≒1/4(1/2−1/2z-2)=(1−z-2)/8
したがって、付録Aの(m)式および付録Cの(L)式から
B3(ω)=A3(ω)=−ω2/24
となる。
したがって、G(ω)=−ω2およびK=1に対してテーブル2により下記の近似が得られる。
B3(z)≒(1−2z-1+z-2)/24
B2(z)およびB3(z)の式から判るように、これらのフィルタは図16に示す乗算器、総和および時間遅延により実現することができる。
図17はK=1に対して3次までの両側対称変調を修正するためのフィードフォワード回路の実施例を示す。ここでは、2次および3次寄与は近似的に同じフィルタ、付録Cの公式(O)および(P)、を使用することができることがお判りであろう。その結果、図17に示す本発明のフィードフォワード回路の実施例は極めて単純な構造となる。
図17の実施例の計算原理は図16の実施例の場合と同じであるため、詳細な説明は行わない。
付録A
さまざまなUPWM形式について説明する。さらに、図6の伝達関数を決定するための、図5からの等価信号y(k)のテイラー展開を示す。
数学的に、UPWM変調はサンプルx(k)の関数としての持続時間ΔTのパルスコースを示す関数p(x(k),t)により特徴ずけられる。したがって、変調された信号y(t)は時間偏移されたパルスの有限和として公式化することができる。
一般的に、AD級およびBD級変調は識別される。AD級変調では、y(k)は1もしくは−1の振幅しかとることができず、BD級変調ではy(k)は1,0もしくは−1の振幅をとることができる。さらに、両側および片側変調も識別される。片側変調には2つのバリエーションがあり、パルスのどの側面が変調されるかに応じた前縁変調および後縁変調である。添付図はAD変調の3つのクラスに対するp(x,t)を示す。
図A1:前縁変調
図A2:後縁変調
図A3:両側対称変調
BD級変調は2つのAD級変調の一種の微分結合として説明することができる。
(b) pBD(x,t)=(pAD(x,t)−pAD(−x,t))/2
その結果、−1,0および1の値をとることができるパルス信号が生じる。
図5からh(t)によるy(t)のたたみ込みにより、次式が得られる。
次に、サンプリング時間間隔ΔTでサンプリングすることにより離散時間信号y(k)が次式で与えられる。
たたみ込み積分は時間間隔ΔT=1の寄与へ分割することができる。
これからy(k)はx(k)の時間偏移サンプルの一般的に非線形関数の和として表せることがお判りであろう。
次に、この有限の非線形性のテイラー展開がゼロ信号x(k)=0(すなわち、マクローリン級数)から実施される。非線形性は二重有限性の多項式寄与へ分割され、
ここに、テイラー係数ailは非線形性の第1誘導により与えられる。
次に、このテイラー級数は信号モデルとして表現することができ(時間およびパワーに従って分類することにより)、入力信号の各パルスx1(k)はパルス応答として係数ailにより与えられる線形時不変(LTI)離散時間フィルタAl(z)により濾波される。
片側AD級後縁変調(図A2による)に対しては、次式で表される。
従って、微券により次式が得られる。
微分を続けると、一般的に公式(h)(ΔT=1)の下記の係数セットが得られる。
それはフィルタ係数がパルス応答h(t)の第(l−1)誘導のサンプリングに基づいていることを意味し、前記したように、それはfg=fs/2の遮断周波数を有する理想的なローパスフィルタである。したがって、下記の伝達関数はAl(ω)を1に設定して直接誘導することができる。
同様に、片側AD級前縁変調に対する対称性を考慮して、下記のように推定することができる。
前縁変調は後縁変調と同様に非線形ではあるが、偶数歪み成分の符号は反対であることがお判りであろう。
両側対称AD級変調(図A3)に対しては、
となる。
したがって、テイラー級数の下記の係数が得られる。
誘導されたh(t)の2つの時間偏移サンプリングが含まれることがお判りであろう。したがって、周波数領域において、下記の伝達関数となる。
この式は下記の幾分単純な式で近似することができる。
したがって、両側対称UPWMは片側対称UPWMよりも著しく線形であることがお判りであろう。歪み次数lが1だけ増加する度に、一般的にレベルは1/4に減少する(片側対称UPWMの場合は1/2)。さらに、偶数歪み積は片側対称UPWMの場合の(l−1)乗に対して周波数の一乗だけ増加する。
BD級変調に対しては、偶数次の歪み成分は微分結合のために含まれない。この場合、偶数lに対してAl(ω)=0である。したがって、BD級は対応するAD級変調よりも遥かに線形である。
付録B
フィードフォワードおよびフィードバックに使用するフィルタ近似の例を示す。フィルタ近似は係数の関連するセット(有限)により実現可能なフィルタ構造を見つけだして所与の伝達関数が出来るだけ良く近似されるようにするタスクである。
FIRフィルタ(有限インパルス応答)による近似について説明する。本発明は再帰型(IIR)フィルタに基づくこともできる。さらに、ここに示した他にも多数の(より良い)近似基準(パークスマクリラン、最小二乗、等の)が含まれる。
FIR予測器
ここでは、Nの係数を有する下記のクラスのFIRフィルタが選択される。
(aa) C(z)=c1z-1+c2z-2...+cNz-N
この伝達関数は因果性であり帰還に必要な1サンプルの遅延で応答する((1)と同様)。係数c1....cNは所与の伝達関数が近似されるように選択しなければならない。この場合、FIRフィルタ(a)の伝達関数の周波数ωに対して誘導された最初のN個が所与の伝達関数に対して誘導された対応するものと同じでなければならない。それにより、Nの方程式が得られNは未知であり、解はωNに比例する近似エラーを有するFIR予測子である。それは低周波数(オーバサンプリングを使用する場合は可聴範囲に対応する)において近似は最善であることを意味する。下記の表はN=1...4に対する結果を示し、G(ω)は近似された伝達関数である。
ノイズシェーピングフィルタ(図9参照)として適切なフィルタはG(ω)に対するテーブル1から得られる。G(ω)=jωに対しては、例えば擬似対称雑音の帰還のための予測子、図14、が得られる。テーブルはさらにIM雑音の帰還のための予測子A(z)、図12、を求めるのに使用することができる。
FIRフィードフォワードフィルタ
下記の形式のFIRフィルタが、フィードフォワード修正に使用するために選択される。
(bb) B1(z)=b1,0+b1,1z-1+b1,2z-2...+b1,2Kz-2K
フィルタは因果性であり2K+1の係数を有し、望ましくはそれらは所与の伝達関数e-jKωG(ω)が近似されるように選択される。それはG(ω)がKサンプルの遅延を有する(bb)により近似されることを意味する。その結果、近似エラーは同数の係数を有する予測近似に対するものよりも著しく小さくなる。
前記したものと同じ基準を使用すれば、下記の表が得られ近似エラーはω2K+1と共に増大する。
付録C
偽成分を考慮してUPWMのフィードフォワード修正に使用するB1(z)フィルタを正確に求める方法について説明する。
図7のフィードフォワード回路には図6のUPWMモデルが続くものとする。さらに、入力信号u(k)は周波数ωを有する複素純粋信号音と仮定する。表記法により、時間インデクス(k)は次のように省かれる。そこで次式が得られる。
(A) u=ejωk
たたみ込みにより、一般的に次式が得られる、
(B) u1=ejlωk
すなわち、周波数lωを有する複素純粋信号音が得られる。
明確にするために、下記の計算では4よりも上の冪を有する全ての項が省かれる。
次に、B1(ω)による多項式寄与u1の濾波およびそれに続く総和によりフィードフォワード回路の出力信号x=x(k)が与えられる。
(C) x=u+B2(2ω)u2+B3(3ω)u3+B4(4ω)u4+...
UPWMモデルにおいて、x2,x3およびx4が形成される。
(D) x2=u2+2B2(2ω)u3+(B2 2(2ω)+2B3(3ω))u4+...
(E) x3=u3+3B2(2ω)u4+...
(F) x4=u4=+...
A1(ω)による多項式寄与x1の濾波とそれに続く総和によりシステムの出力信号y(k)が得られる(同じ冪の項を集めて)。
(G) y=u+[B2(2ω)+A2(2ω)]u2+
[B3(3ω)+2A2(3ω)B2(2ω)+A3(3ω)]u3+
[B4(4ω)+A2(4ω)(B2 2(2ω)+2B3(3ω))+
A3(4ω)3B2(2ω)+A4(4ω)]u4
フィードフォワードの目的はシステムを線形化する、すなわちy=uの条件を満たすことである。
一般的に直接B2(ω)により開始できることが(B)からお判りであろう。
(H) B2(ω)=−A2(ω)
次に、完全な3次寄与が解消されるようにB3(ω)が求められる。3次寄与はB3(ω)内に含まれる“偽”3次寄与である混合項を有することが(G)からお判りであろう。
(I)B3(3ω)=−2A2(3ω)B2(2ω)−A3(3ω)
=2A2(3ω)A2(2ω)−A3(3ω)
それは次式に等しい。
(J) B3(ω)=2A2(ω)A2(2ω/3)−A3(ω)
続いて、(G)によりB4(ω)が求められる。
(K) B4(4ω)=−A2(4ω)(B2 2(2ω)−2B3(3ω))−
A3(4ω)3B2(2ω)−A4(4ω)
したがって、ここには3つの4次寄与が含まれる。
代入を続けて、
(Ka) B4(ω)=−A2(ω)[(A2 2(ω/2)+4A2(3ω/4)
A2(ω/2)−2A3(3ω/4)]+3A3(ω)
A2(ω/2)−A4(ω)
より多くの項を含む場合には、B5(ω),B6(ω)...を求めることができる。しかしながら、偽成分の数が強烈に増加するため過程は計算が急速に複雑化する。しかしながら、5次以上の寄与は振幅が非常に小さいためそれらの修正を含める必要はめったにない。
前の計算は線形分岐がフィードフォワードおよびUPWMモデルの両方で伝達関数1を有する、すなわちいかなるフィルタもなく直結されているという仮定に基づいていた。図8に示すように、フィードフォワードの線形分岐にKサンプルの遅延が導入されると、l>1の全てのB1(ω)伝達関数は伝達関数e-jkω=z-Kにより対応する遅延だけ修正しなければならない。付録Bに記載したように、それによりフィードフォワードにおいて実現可能な(因果性)フィルタを近似することが容易になる。
例
例えば、付録Aの(J)および(m)の片側後縁変調に対して、
(L) B3(ω)=2・1/4jω・1/4・2/3 jω+1/24・ω2=−1/24・ω2=A3(ω)
偽3次寄与はA3(ω)の2倍で反対方向であり、B3(ω)の符号を変える必要があることがお判りであろう。
(K)および(m)から慎重な計算により次式が得られる。
(M) B4(ω)=−A4(ω)
さらに、(K)の5次項の慎重な計算から次式が得られる。
(N) B5(ω)=A5(ω)
したがって、片側後変調の場合には奇数フィルタの符号を逆にすることが一般的に適用されるものと思われる。
例
両側対称変調に対しては、付録Aおよび(H)の(r)から次式が得られる。
(O) B2(ω)=−A2(ω)=ω2/32
かつ、
(P) B3(ω)=ω2/96+ω4/1152=−A3(ω)+ω4/1152
実施例では、ω4項(偽寄与)は振幅が非常に制限されるため無視するよう判断することができる。したがって、B2(ω)およびB3(ω)は共に信号u2/32+u3/96へ与えられる伝達関数ω2を有する共通フィルタに基づくことができる。この方法は図17の回路を実現するのに使用される。
Claims (12)
- PCM入力信号(u(k))をUPWM出力信号(y(t))に変換する信号変換器であって、
非線形歪み性を有し、量子化PCM信号
を受信するように結合され、かつ前記UPWM出力信号(y(t))を生成するUPWM発生手段(31)と、
ノイズシェーパーを含み、前記PCM入力信号(u(k))に応答して前記量子化PCM信号
を生成する量子化手段(19)であって、前記UPWM発生手段(31)による非線形寄与分を少なくとも部分的に修正するようにするを有する前記量子化手段(19)を有するディジタル信号処理手段(19、28、29、30、31)とを備えた信号変換器において、
更なる非線形寄与分を修正する更なる修正手段(28、29、30)が、1つまたはそれ以上の更なる修正段階を実行するように配置され、ここで、
前記各更なる修正段階では、前記PCM信号
のうちの1つが、入力信号として受信され、
前記更なる修正段階の出力が加算され、かつ前記量子化手段(19)に供給され、
線形時不変フィルタ手段(10)に次いで、前記各更なる修正段階が、前記入力信号サンプル値を演算する静止非線形多項式関数を有し、
前記非線形関数と線形時不変フィルタ手段により、前記UPWM発生手段(31)の既知の前記更なる非線形寄与分を修正するようにする、ことを特徴とする信号変換器。 - 請求項1記載の信号変換器において、部分修正手段に対して入力信号として受信した前記PCM信号のうちの1つが、前記量子化手段(19)に対する上流位置から取得され、かつ対応の前記線形時不変フィルタ手段の出力が、前記量子化手段(19)に供給された総和に含まれることを特徴とする信号変換器。
- 請求項1記載の信号変換器において、部分修正手段に対して入力信号として受信した前記PCM信号のうちの1つが、前記量子化手段(19)に対する下流位置から取得され、かつ対応の前記線形時不変フィルタ手段の出力が、前記量子化手段(19)に供給された総和に含まれることを特徴とする信号変換器。
- 請求項1ないし3のいずれかに記載の信号変換器において、前記各線形時間不変フィルタ手段が、定数で掛け算されたN次微分器(jω)Nに近似する伝達関数を有し、ここで、Nは整数であることを特徴とする信号変換器。
- 請求項1ないし4のいずれかに記載の信号変換器において、前記静止非線形関数が、前記入力信号サンプル値を整数乗(integer power)することを特徴とする信号変換器。
- 請求項1ないし5のいずれかに記載の信号変換器において、前記UPWM発生手段(31)が擬似対称であり、かつ前記静止非線形関数が前記入力信号サンプル値のUPWM変調の対称に依存することを特徴とする信号変換器。
- PCM入力信号(u(k))をUPWM出力信号(y(t))に変換する方法であって、
前記PCM入力信号(u(k))に応答する量子化PCM信号
を与え、
非線形変換性のあるPCM−UPWM変換を使用して、前記量子化PCM信号
を前記UPWM出力信号(y(t))に変換し、
前記PCM−UPWM変換の前記非線形変換性による前記UPWM出力信号(y(t))内の非線形寄与分を少なくとも部分的に修正するノイズシェーピング修正ステップを適用することを備えた方法において、
前記UPWM出力信号(y(t))内の非線形寄与分を修正するステップは、1またはそれ以上の更なる信号修正ステップを含み、ここで、前記各更なる信号修正ステップは、
線形時不変フィルタリングに次いで、前記PCM信号
のうちの1つを入力として受信し、かつ前記受信した入力信号サンプル値の静止非線形演算を実行し、
更なる信号修正の出力の総和を量子化することにより、量子化信号
を与え、
ここで、非線形関数と線形時不変フィルタリング・ステップにより、PCM−UPWM変換の既知の更なる非線形寄与分を修正するようにすることを特徴とする方法。 - 請求項7記載の方法において、前記量子化することに対する上流位置から受信したPCM信号のうちの1つを取得し、かつ対応の前記線形時不変フィルタリングの出力を量子化された総和に含むようにすることを特徴とする方法。
- 請求項7記載の方法において、前記量子化することに対する下流位置から受信したPCM信号のうちの1つを取得し、かつ対応の前記線形時不変フィルタリングの出力を量子化された総和に含むようにすることを特徴とする方法。
- 請求項7ないし9のいずれかに記載の方法において、前記各線形時間不変フィルタリングが、定数で掛け算されたN次微分器(jω)Nに近似する伝達関数を有し、ここで、Nは整数であることを特徴とする方法。
- 請求項7ないし10のいずれかに記載の方法において、前記静止非線形関数演算が、前記入力信号サンプル値を整数乗(integer power)することを特徴とする方法。
- PCM入力信号(u(k))をUPWM出力信号(y(t))に変換する信号変換器が、請求項7ないし10のいずれかに記載の前記方法を実行するようにすることを特徴とする信号変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DK35596 | 1996-03-28 | ||
DK0355/96 | 1996-03-28 | ||
PCT/DK1997/000133 WO1997037433A1 (en) | 1996-03-28 | 1997-03-26 | Conversion of a pcm signal into a upwm signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000507759A JP2000507759A (ja) | 2000-06-20 |
JP4097700B2 true JP4097700B2 (ja) | 2008-06-11 |
Family
ID=8092592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53484097A Expired - Fee Related JP4097700B2 (ja) | 1996-03-28 | 1997-03-26 | Pcm信号のupwm信号への変換方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6657566B1 (ja) |
EP (1) | EP0890221B1 (ja) |
JP (1) | JP4097700B2 (ja) |
CN (1) | CN1237721C (ja) |
AT (1) | ATE366483T1 (ja) |
AU (1) | AU721526B2 (ja) |
CA (1) | CA2249460C (ja) |
DE (1) | DE69737882T2 (ja) |
DK (1) | DK0890221T3 (ja) |
EA (1) | EA002110B1 (ja) |
HK (1) | HK1020639A1 (ja) |
WO (1) | WO1997037433A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE279811T1 (de) | 1997-04-02 | 2004-10-15 | Olufsen Powerhouse A S Bang | Pulzreferiertes steuerverfahren für verbesserte leistungsverstärkung eines pulsmodulierten signals |
US6215354B1 (en) * | 1998-03-06 | 2001-04-10 | Fujant, Inc. | Closed loop calibration for an amplitude reconstruction amplifier |
GR980100264A (el) * | 1998-07-08 | 2000-03-31 | Συστημα μετασχηματισμου και διορθωσης ψηφιακων ηχητικων σηματων | |
US6480129B1 (en) * | 1999-02-23 | 2002-11-12 | Cirrus Logic, Inc. | Methods and apparatus for correction of higher order delta sigma converters |
US6473457B1 (en) * | 1999-05-07 | 2002-10-29 | Motorola, Inc. | Method and apparatus for producing a pulse width modulated signal |
US20020060605A1 (en) * | 2000-09-22 | 2002-05-23 | Kowkutla Venkateswar R. | Amplifiers |
DE10155426A1 (de) * | 2001-11-12 | 2003-05-28 | Infineon Technologies Ag | Digital/Analog-Umsetzer-Schaltung mit einer Vorrichtung zur Kompensation von nichtlinearen Verzerrungen |
DE10218513B4 (de) * | 2002-04-25 | 2008-08-21 | Qimonda Ag | Schaltungsanordnung und Verfahren zur Übertragung digitaler Signale |
SE0300780D0 (sv) * | 2003-03-24 | 2003-03-24 | Bang & Olufsen Icepower As | Digital pulse width controlled oscillation modulator |
DE10337782B4 (de) * | 2003-07-14 | 2007-03-01 | Micronas Gmbh | Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten |
EP1498803A3 (de) * | 2003-07-14 | 2007-04-04 | Micronas GmbH | Methode und Schaltung zur effektiven Konvertierung vom PCM- in PWM-Daten |
JP4561459B2 (ja) * | 2004-04-30 | 2010-10-13 | ヤマハ株式会社 | D級増幅器 |
US7161515B2 (en) * | 2004-11-04 | 2007-01-09 | Tektronix, Inc. | Calibration system and method for a linearity corrector using filter products |
GB2425668B (en) * | 2005-01-17 | 2009-02-25 | Wolfson Microelectronics Plc | Pulse width modulator quantisation circuit |
FR2887091B1 (fr) * | 2005-06-08 | 2007-08-31 | Dolphin Integration Sa | Convertisseur numerique-analogique |
US7327296B1 (en) | 2006-03-03 | 2008-02-05 | Cirrus Logic, Inc. | Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals |
US7209064B1 (en) | 2006-03-03 | 2007-04-24 | Cirrus Logic, Inc. | Signal processing system with spreading of a spectrum of harmonic frequencies of a pulse width modulator output signal |
US7598714B2 (en) * | 2006-07-12 | 2009-10-06 | Harman International Industries, Incorporated | Amplifier employing interleaved signals for PWM ripple suppression |
US7626519B2 (en) * | 2007-05-30 | 2009-12-01 | Texas Instruments Incorporated | Pulse-width modulation of pulse-code modulated signals at selectable or dynamically varying sample rates |
US8090212B1 (en) | 2007-12-21 | 2012-01-03 | Zoran Corporation | Method, apparatus, and system for reducing blurring of an image using multiple filtered images |
DE112009001227T5 (de) * | 2008-05-21 | 2011-04-07 | Silicon Laboratories, Inc., Austin | Prädiktive Rückkopplungskompensation für PWM-Schaltverstärker |
JP2012522459A (ja) * | 2009-03-31 | 2012-09-20 | アギア システムズ インコーポレーテッド | デルタシグマ変調器を用いてrf信号を直接合成するための方法および装置 |
EP2290812B1 (en) * | 2009-08-11 | 2015-06-10 | Dialog Semiconductor GmbH | Concept, method and apparatus of improved distortion switched-mode amplifier |
IT1397119B1 (it) * | 2009-12-24 | 2012-12-28 | Elbi Int Spa | Dispositivo misuratore di portata per fluidi, in particolare per liquidi. |
US8620631B2 (en) | 2011-04-11 | 2013-12-31 | King Fahd University Of Petroleum And Minerals | Method of identifying Hammerstein models with known nonlinearity structures using particle swarm optimization |
DK2575252T3 (en) * | 2011-09-29 | 2018-10-08 | Daihen Corp | Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system |
CN103036529B (zh) * | 2011-09-29 | 2017-07-07 | 株式会社大亨 | 信号处理装置、滤波器、控制电路、逆变器和转换器系统 |
DE102012216677B3 (de) * | 2012-09-18 | 2013-06-13 | Siemens Aktiengesellschaft | Identifikationsschaltung |
US9225349B2 (en) | 2013-08-20 | 2015-12-29 | Skyworks Solutions, Inc. | Dither-less multi-stage noise shaping fractional-N frequency synthesizer systems and methods |
US9209791B2 (en) * | 2013-09-06 | 2015-12-08 | Texas Instruments Incorporated | Circuits and methods for cancelling nonlinear distortions in pulse width modulated sequences |
CN104601239B (zh) * | 2015-01-12 | 2017-05-17 | 西南交通大学 | 一种基于强度噪声方差以及低通滤波器的光纤自适应非线性补偿方法 |
US9425817B1 (en) | 2015-11-19 | 2016-08-23 | Cirrus Logic International Semiconductor Ltd. | High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation |
ITUB20160679A1 (it) * | 2016-02-11 | 2017-08-11 | Milano Politecnico | Apparato modulatore in larghezza di segnali analogici con configurazione ad anello chiuso |
CN110190850B (zh) * | 2019-04-16 | 2021-04-20 | 西安电子科技大学 | 一种逐次逼近型模数转换器 |
US11451329B2 (en) * | 2021-01-25 | 2022-09-20 | Huawei Technologies Co., Ltd. | Method and apparatus of low-complexity pattern dependent lookup table pre-compensation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02214224A (ja) * | 1989-02-14 | 1990-08-27 | Sony Corp | ディジタル・アナログ変換器 |
DE3916482A1 (de) * | 1989-05-20 | 1990-11-22 | Thomson Brandt Gmbh | Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler |
JPH07109991B2 (ja) * | 1989-06-05 | 1995-11-22 | 日本ビクター株式会社 | ノイズシェーピング型再量子化回路 |
US5247600A (en) * | 1990-01-03 | 1993-09-21 | Williams Charles M | Fiber optic data/graphic display screen |
GB9027503D0 (en) | 1990-12-19 | 1991-02-06 | Sandler Mark B | Improvements in or relating to digital to analogue conversion |
GB9103777D0 (en) | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
GB9318238D0 (en) * | 1993-09-02 | 1993-10-20 | B & W Loudspeakers | Digital converter |
KR100394846B1 (ko) | 1996-10-31 | 2003-08-19 | 방앤드오루프센아/에스 | 강화된 캐스케이드 제어 방법을 갖는 펄스 변조 전력증폭기 |
US6014055A (en) * | 1998-02-06 | 2000-01-11 | Intersil Corporation | Class D amplifier with reduced clock requirement and related methods |
-
1997
- 1997-03-26 CN CNB971934274A patent/CN1237721C/zh not_active Expired - Fee Related
- 1997-03-26 DK DK97917274T patent/DK0890221T3/da active
- 1997-03-26 EA EA199800870A patent/EA002110B1/ru not_active IP Right Cessation
- 1997-03-26 CA CA002249460A patent/CA2249460C/en not_active Expired - Fee Related
- 1997-03-26 DE DE69737882T patent/DE69737882T2/de not_active Expired - Lifetime
- 1997-03-26 AT AT97917274T patent/ATE366483T1/de not_active IP Right Cessation
- 1997-03-26 JP JP53484097A patent/JP4097700B2/ja not_active Expired - Fee Related
- 1997-03-26 US US09/155,225 patent/US6657566B1/en not_active Expired - Lifetime
- 1997-03-26 WO PCT/DK1997/000133 patent/WO1997037433A1/en active IP Right Grant
- 1997-03-26 EP EP97917274A patent/EP0890221B1/en not_active Expired - Lifetime
- 1997-03-26 AU AU25672/97A patent/AU721526B2/en not_active Ceased
-
1999
- 1999-10-21 HK HK99104680A patent/HK1020639A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0890221A1 (en) | 1999-01-13 |
US6657566B1 (en) | 2003-12-02 |
DE69737882D1 (de) | 2007-08-16 |
CA2249460C (en) | 2006-11-28 |
WO1997037433A1 (en) | 1997-10-09 |
JP2000507759A (ja) | 2000-06-20 |
EA002110B1 (ru) | 2001-12-24 |
HK1020639A1 (en) | 2000-05-12 |
CA2249460A1 (en) | 1997-10-09 |
AU721526B2 (en) | 2000-07-06 |
CN1214814A (zh) | 1999-04-21 |
EA199800870A1 (ru) | 1999-06-24 |
DK0890221T3 (da) | 2007-10-08 |
DE69737882T2 (de) | 2008-03-13 |
AU2567297A (en) | 1997-10-22 |
ATE366483T1 (de) | 2007-07-15 |
CN1237721C (zh) | 2006-01-18 |
EP0890221B1 (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4097700B2 (ja) | Pcm信号のupwm信号への変換方法 | |
Lee | for High Resolution Oversampling A/D Converters | |
EP2823614B1 (en) | Signal conversion system and method | |
AU2005228156B2 (en) | Model based distortion reduction for power amplifiers | |
JP3226099B2 (ja) | アナログ及びディジタル変換器 | |
US5708433A (en) | Digital converter | |
WO2009155696A1 (en) | System and method for processing a signal with a filter employing fir and iir elements | |
JP2009522881A (ja) | シミュレーションベースのフィードバックを有するディジタルpwmアンプ | |
US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
JP2005510110A (ja) | シグマデルタ変調 | |
CN100514858C (zh) | 字长减少电路 | |
US7317758B2 (en) | PCM-to-PWM converter | |
JP2009005073A (ja) | デジタルアナログ変換器と歪補正回路 | |
Macgrath et al. | Digital power amplification using sigma-delta modulation and bit flipping | |
KR100540152B1 (ko) | Pcm입력신호를upwm출력신호로변환하는신호변환기및pcm입력신호를upwm출력신호로변환하는신호변환방법 | |
CN100508400C (zh) | 具补偿非线性失真装置之数字/模拟转换器电路 | |
EP1642387A1 (en) | Method of establishing a pwm-modulated output signal representation | |
KR950035064A (ko) | 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 | |
JP4189757B2 (ja) | Pcmデータをpwmデータへ効率的に変換する方法および回路 | |
JP2002374170A (ja) | 1ビットd/a変換器 | |
JP2005505980A (ja) | サンプルレート変換のための装置及び方法 | |
JP6249204B2 (ja) | パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器 | |
JP3358728B2 (ja) | Δς変調器 | |
Paul et al. | Design issues for a 20-bit D/A converter based on pulse width modulation and noise shaping | |
JP2003348178A (ja) | データ処理装置、プログラムおよび記録媒体、並びに、それを用いたパルス幅変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070507 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20070509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071004 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |