CN110190850B - 一种逐次逼近型模数转换器 - Google Patents

一种逐次逼近型模数转换器 Download PDF

Info

Publication number
CN110190850B
CN110190850B CN201910305821.9A CN201910305821A CN110190850B CN 110190850 B CN110190850 B CN 110190850B CN 201910305821 A CN201910305821 A CN 201910305821A CN 110190850 B CN110190850 B CN 110190850B
Authority
CN
China
Prior art keywords
capacitor array
capacitor
input end
output end
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910305821.9A
Other languages
English (en)
Other versions
CN110190850A (zh
Inventor
朱樟明
李哲
张延博
刘术彬
丁瑞雪
刘马良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910305821.9A priority Critical patent/CN110190850B/zh
Publication of CN110190850A publication Critical patent/CN110190850A/zh
Application granted granted Critical
Publication of CN110190850B publication Critical patent/CN110190850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种逐次逼近型模数转换器，包括：第一自举开关的输入端与第一信号输入端连接，第二自举开关的输入端与第二信号输入端连接；差分电容阵列的第一输入端与第一自举开关的输出端连接，差分电容阵列的第二输出端与第二自举开关的输出端连接，差分电容阵列的第一输出端与比较器的第一同相输入端连接，差分电容阵列的第二输出端与比较器的第一反相输入端连接；比较器的信号输出端与SAR逻辑模块的信号输入端连接，比较器的ready信号输出端与SAR逻辑模块的ready信号输入端连接，SAR逻辑模块的信号输出端与寄存器的输入端连接；SAR逻辑模块的控制信号输出端与差分电容阵列的控制信号输入端连接。本发明功耗低、结构简单。

Description

一种逐次逼近型模数转换器
技术领域
本发明属于数模转换领域，具体涉及一种逐次逼近型模数转换器。
背景技术
近些年数字技术的飞速发展导致了各种系统对模数转换器的要求也越来越高，新型的模数转换技术不断涌现。对模数转换器的电路结构设计来说，提高速度，自然要牺牲分辨率和功耗；提高精度或分辨率，要牺牲转换速度和功耗；降低功耗则要相应降低速度和分辨率。所以必须根据模数转换器的不同应用场合来选择不同的电路结构，从而使性能价格比达到最优。
在目前存在的各类型模数转换器中，逐次逼近式模拟数字转换器(SAR，successive approximation register)由于采用了较多的动态单元以及数字模块，因此能够实现较低的功耗，但是由于比较器的量化噪声以及有限的量化精度使得SAR ADC只能应用在中等精度的场合。Sigma-Delta ADC由于采用过采样以及噪声整形技术从而能够实现高精度，是实现高精度ADC的首选方式，但是由于工艺的不断更新，电源电压的不断降低，使得高性能的运放的设计变的越来越困难。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种逐次逼近型模数转换器。本发明要解决的技术问题通过以下技术方案实现：
一种逐次逼近型模数转换器，包括：第一信号输入端、第二信号输入端、第一自举开关、第二自举开关、差分电容阵列，比较器、SAR逻辑模块和寄存器；
所述第一自举开关的输入端与所述第一信号输入端连接，所述第二自举开关的输入端与所述第二信号输入端连接；
所述差分电容阵列设置于所述第一自举开关与所述比较器之间，所述差分电容阵列的第一输入端与所述第一自举开关的输出端连接，所述差分电容阵列的第二输出端与所述第二自举开关的输出端连接，所述差分电容阵列的第一输出端与所述比较器的第一同相输入端连接，所述差分电容阵列的第二输出端与所述比较器的第一反相输入端连接；
所述比较器的信号输出端与所述SAR逻辑模块的信号输入端连接，所述比较器的ready信号输出端与所述SAR逻辑模块的ready信号输入端连接，所述SAR逻辑模块的信号输出端与所述寄存器的输入端连接；所述SAR逻辑模块的控制信号输出端与所述差分电容阵列的控制信号输入端连接。
在本发明的一个实施例中，所述比较器为动态比较器。
在本发明的一个实施例中，还包括第一滤波电路组和第二滤波电路组，所述第一滤波电路组的输入端与所述差分电容阵列的第一余差信号输出端连接，所述第一滤波电路组的输出端与所述比较器的第二同相输入端连接；所述第二滤波电路组的输入端与所述差分电容阵列的第二余差信号输出端连接，所述第二滤波电路组的输出端与所述比较器的第二反相输入端连接。
在本发明的一个实施例中，所述差分电容阵列包括第一电容器阵列和第二电容器阵列；所述第一电容器阵列的输入端与第一信号输入端所述第一电容器阵列的输出端与所述比较器的第一同相输入端连接；所述第二电容器阵列的输入端与所述第二信号输入端连接，所述第二电容器阵列的输出端与所述比较器的第一反相输入端连接；所述SAR逻辑模块的控制信号输出端包括第一控制信号输出端和第二控制信号输出端，所述第一控制信号输出端和所述第二控制信号输出端分别与所述第一电容器阵列和所述第二电容器阵列连接。
在本发明的一个实施例中，所述第一电容器阵列、所述第二电容器阵列均包括：冗余电容CR、若干依次并行连接的加权电容器组(C0、C1...CN-1)，其中冗余电容为电容量为C，第一加权电容器组包括一个电容量为C的电容；第二加权电容器组C2包括一个电容量为2C的电容；第N-1加权电容器组包括电容CN-1，电容量为2N-1C，N≥2。
在本发明的一个实施例中，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容CR的上极板接第一信号输入端，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第一单刀多掷开关组SN，所述第一单刀多掷开关组SN选择性连接电源端Vref、参考电源端Vcm或接地端GND，所述第一电容器阵列的冗余电容(CR)的下极板接参考电源端Vcm，所述SAR逻辑模块的控制信号输出端与所述第一单刀多掷开关组SN连接。
在本发明的一个实施例中，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第二电容器阵列的冗余电容CR的上极板接第二信号输入端，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第二单刀多掷开关组SP，所述第二单刀多掷开关组SP选择性连接电源端Vref、参考电源端Vcm或接地端GND，所述第二电容器阵列的冗余电容CR的下极板接参考电源端Vcm，所述SAR逻辑模块的控制信号输出端与所述第二单刀多掷开关组SP连接。
在本发明的一个实施例中，所述第一滤波电路组和所述第二滤波电路组均包括依次连接的FIR滤波器和IIR滤波器，所述第一滤波电路组的FIR滤波器的输入端与第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容CR的上极板连接，所述第一滤波电路组的IIR滤波器的输出端与比较器的第二同相输入端连接；所述第二滤波电路组的FIR滤波器的输入端与所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第二电容器阵列的冗余电容(CR)的上极板连接，所述第二滤波电路组的IIR滤波器的输出端与比较器的第二反相输入端连接。
在本发明的一个实施例中，还包括抽取滤波器，所述抽取滤波器的输入端与寄存器的输出端连接。
在本发明的一个实施例中，所述第一电容器阵列、第二电容器阵列还分别包括第一信号开关Sin、第二信号开关Sip，所述第一单刀多掷开关组SN通过所述第一信号开关Sin与所述第一电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接，所述第二单刀多掷开关组SP通过所述第二信号开关Sip与所述第二电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接。
本发明的有益效果：
本发明的逐次逼近型模数转换器通过差分电容阵列、比较器和SAR逻辑模块以及滤波器组实现了两阶噪声整形逐次逼近型模数转换器，使得模数转换器功耗低、结构简单。通过使用滤波电路组优化噪声传递函数的方法能够灵活的实现对不同的过采率下的噪声整形逐次逼近型模数转换器进行噪声传递函数的零极点优化来实现更优的噪声整形效果。
附图说明
图1是本发明实施例提供的一种逐次逼近型模数转换器的结构示意图；
图2是本发明另一种实施例提供的一种逐次逼近型模数转换器的结构示意图；
图3是本发明实施例提供的一种逐次逼近型模数转换器第一滤波电路组的电路示意图；
图4是本发明实施例提供的一种逐次逼近型模数转换器第二滤波电路组的电路示意图；
图5是本发明实施例提供的一种逐次逼近型模数转换器的时序图；
图6是本发明实施例提供的一种逐次逼近型模数转换器的IIR滤波器具有反馈的传输函数框图；
图7是本发明实施例提供的一种逐次逼近型模数转换器的IIR滤波器简化传输函数框图；
图8是本发明实施例提供的一种逐次逼近型模数转换器的FIR滤波器与IIR滤波器级联实现简化的传输函数框图；
图9是本发明实施例提供的一种逐次逼近型模数转换器的FIR滤波器与IIR滤波器级联实现的传输函数框图；
图10是本发明实施例提供的一种逐次逼近型模数转换器的噪声传递函数的零极点分布图；
图11是本发明实施例提供的一种逐次逼近型模数转换器的噪声传递函数的波特图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1是本发明实施例提供的一种逐次逼近型模数转换器的结构示意图，一种逐次逼近型模数转换器，包括：第一信号输入端、第二信号输入端、第一自举开关、第二自举开关、差分电容阵列，比较器、SAR逻辑模块和寄存器；
所述第一自举开关的输入端与所述第一信号输入端连接，所述第二自举开关的输入端与所述第二信号输入端连接；
所述差分电容阵列设置于所述第一自举开关与所述比较器之间，所述差分电容阵列的第一输入端与所述第一自举开关的输出端连接，所述差分电容阵列的第二输出端与所述第二自举开关的输出端连接，所述差分电容阵列的第一输出端与所述比较器的第一同相输入端连接，所述差分电容阵列的第二输出端与所述比较器的第一反相输入端连接；
所述比较器的信号输出端与所述SAR逻辑模块的信号输入端连接，所述比较器的ready信号输出端与所述SAR逻辑模块的ready信号输入端连接，所述SAR逻辑模块的信号输出端与所述寄存器的输入端连接；所述SAR逻辑模块的控制信号输出端与所述差分电容阵列的控制信号输入端连接。
具体的，第一信号输入端、第二信号输入端分别用于产生第一输入信号Vin和第二输入信号Vip，第一自举开关对第一输入信号Vin进行采样得到第一离散模拟信号VXN并发送至差分电容阵列，第二自举开关对第二输入信号Vip进行采样得到第二离散模拟信号VXP并发送至差分电容阵列，比较器通过将采样在差分电容阵列上的第一离散模拟信号VXN和第二离散模拟信号VXP进行比较，并输出比较结果Di，与此同时比较器的ready信号输出端输出ready信号，并用以控制SAR逻辑模块将比较结果Di存储起来并产生控制信号来改变差分电容阵列上的电压值用来进行下一次比较，SAR逻辑模块根据比较结果Di得到用于控制差分电容阵列的控制信号Ctr用以控制差分电容阵列上VXP和VXN的值，当比较器完成9次比较后，寄存器将N次的比较结果D8-D0在同一的时钟控制下输出。
在本发明的一个实施例中，所述比较器为动态比较器。
请参见图2，图2是本发明另一种实施例提供的逐次逼近型模数转换器的结构示意图，在本发明的一个实施例中，还包括第一滤波电路组和第二滤波电路组，所述第一滤波电路组的输入端与所述差分电容阵列的第一余差信号输出端连接，所述第一滤波电路组的输出端与所述比较器的第二同相输入端连接；所述第二滤波电路组的输入端与所述差分电容阵列的第二余差信号输出端连接，所述第二滤波电路组的输出端与所述比较器的第二反相输入端连接。
在本发明的一个实施例中，所述差分电容阵列包括第一电容器阵列和第二电容器阵列；所述第一电容器阵列的输入端与第一信号输入端所述第一电容器阵列的输出端与所述比较器的第一同相输入端连接；所述第二电容器阵列的输入端与所述第二信号输入端连接，所述第二电容器阵列的输出端与所述比较器的第一反相输入端连接；所述SAR逻辑模块的控制信号输出端包括第一控制信号输出端和第二控制信号输出端，所述第一控制信号输出端和所述第二控制信号输出端分别与所述第一电容器阵列和所述第二电容器阵列连接。
在本发明的一个实施例中，所述第一电容器阵列、所述第二电容器阵列均包括：冗余电容CR、若干依次并行连接的加权电容器组(C0、C1...CN-1)，其中冗余电容为电容量为C，第一加权电容器组包括一个电容量为C的电容；第二加权电容器组C2包括一个电容量为2C的电容；第N-1加权电容器组包括电容CN-1，电容量为2N-1C，N≥2。
在本发明的一个实施例中，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容CR的上极板接第一信号输入端，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第一单刀多掷开关组SN，所述第一单刀多掷开关组SN选择性连接电源端Vref、参考电源端Vcm或接地端GND，所述第一电容器阵列的冗余电容(CR)的下极板接参考电源端Vcm，所述SAR逻辑模块的控制信号输出端与所述第一单刀多掷开关组SN连接。
在本发明的一个实施例中，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第二电容器阵列的冗余电容CR的上极板接第二信号输入端，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第二单刀多掷开关组SP，所述第二单刀多掷开关组SP选择性连接电源端Vref、参考电源端Vcm或接地端GND，所述第二电容器阵列的冗余电容CR的下极板接参考电源端Vcm，所述SAR逻辑模块的控制信号输出端与所述第二单刀多掷开关组SP连接。
具体的，第一电容器阵列的包括9个加权电容组，因此，可以得到第一加权电容器组的电容量为C、第二加权电容器组的电容量为2C、第三加权电容器组的电容量为4C、第四加权电容器组的电容量为8C、第五加权电容器组的电容量为16C、第六加权电容器组的电容量为32C、第七加权电容器组的电容量为64C、第八加权电容器组的电容量为128C、第九加权电容器组的电容量为256C、冗余电容CR的电容量为C。
请参见图3和图4，图3是本发明实施例提供的一种逐次逼近型模数转换器第一滤波电路组的电路示意图，图4是本发明实施例提供的一种逐次逼近型模数转换器第二滤波电路组的电路示意图，在本发明的一个实施例中，所述第一滤波电路组和所述第二滤波电路组均包括依次连接的FIR滤波器和IIR滤波器，所述第一滤波电路组的FIR滤波器的输入端与第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容CR的上极板连接，所述第一滤波电路组的IIR滤波器的输出端与比较器的第二同相输入端连接；所述第二滤波电路组的FIR滤波器的输入端与所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第二电容器阵列的冗余电容(CR)的上极板连接，所述第二滤波电路组的IIR滤波器的输出端与比较器的第二反相输入端连接。
进一步地，FIR滤波器包括5个开关(S1、S2、S3、S4、S5)、第一复位开关SR1、30倍放大器、若干电容(Ca、Cb、Cc)，开关S1的一端接第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容CR的上极板连接，另一端与30倍放大器的输入端连接；30倍放大器的同相输出端与开关S4的一端连接，开关S4的另一端与电容Cc的上极板连接；30倍放大器的反相输出端与开关S2的一端连接，开关S2的另一端与电容Ca的上极板连接；开关S3的一端与电容Ca的上极板连接，另一端与电容Cb上极板连接；第一复位开关SR1的一端与电容Cb上极板连接，另一端接地；开关S5的一端与电容Cb的上极板连接，另一端与电容Cc上极板连接，电容(Ca、Cb、Cc)的下极板均接地。IIR滤波器包括9个开关(S6、S7、S8、S9、S10、S11、S13)、第二复位开关SR2、第三复位开关SR3、第四复位开关SR4、单刀双掷开关S12、21倍放大器、若干电容(Cd、Ce、Cf、Cg、Ch、Ci)；开关S6的一端与FIR滤波器的电容Cc上极板连接，开关S6的另一端与电容Cg的上极板连接；第四复位开关SR4的一端与电容Cg上极板连接，第四复位开关SR4的另一端接地；开关S6的一端接电容Cg上极板，另一端接电容Ci上极板；开关S7的一端接电容Cc的上极板，另一端接电容Cf的上极板；21倍放大器的输入端与电容Cf的上极板连接，21倍放大器的同相输出端与开关S9的一端连接，开关S9的另一端与电容Ci的上极板连接；21倍放大器的反相输出端与开关S13的一端连接，开关S13的另一端与电容Ch的上极板连接；开关S11的一端接电容Cc上极板，开关S11的另一端与电容Ce上极板连接，第二复位开关SR2的一端与电容Ce上极板连接，第二复位开关SR2的另一端接地；开关S10的一端与电容Cc上极板连接，另一端与电容Cd上极板连接；第三复位开关SR3的一端接电容Cd上极板，另一端接地；单刀双掷开关S12的不动端与电容Cd的上极板连接，单刀双掷开关S12的动端与电容Ch的上极板连接；电容(Cd、Ce、Cf、Cg、Ch、Ci)的下极板均接地。比较器的第二同相输入端与第一滤波电路组的电容Cf上极板连接，比较器的第二反向输入端与第二滤波电路组的电容Cf上极板连接。同理，第二滤波电路组的连接方式与第一滤波电路的连接方式相同。
具体的，电容(Ca、Cb、Cc、Cd、Ce、Cf、Cg、Ch、Ci)容值分别为18C,30C、30C、30C、30C、30C、12C、20C，其中C为单位电容。
在本发明的一个实施例中，还包括抽取滤波器，所述抽取滤波器的输入端与寄存器的输出端连接。
具体的，由于本发明实施例采用过采样的方式对第一输入信号和第二输入信号进行采样，因此需要抽取滤波器对输出结果进行降采和滤波的操作。
在本发明的一个实施例中，所述第一电容器阵列、第二电容器阵列还分别包括第一信号开关Sin、第二信号开关Sip，所述第一单刀多掷开关组SN通过所述第一信号开关Sin与所述第一电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接，所述第二单刀多掷开关组SP通过所述第二信号开关Sip与所述第二电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接。
进一步地，请参见图5，图5是本发明实施例提供的一种逐次逼近型模数转换器的时序图，本发明实施例还包括外部时钟信号clk，外部时钟信号clk通过分频得到时钟信号
Figure BDA0002029783960000111
采样信号
Figure BDA0002029783960000112
比较时钟信号
Figure BDA0002029783960000113
复位时钟信号
Figure BDA0002029783960000114
具体的，第一信号输入端和第二信号输入端在时钟信号
Figure BDA0002029783960000115
的控制下，开关Sin和开关Sip导通，经第一自举开关和第二自举开关的采样得到第一离散模拟信号VXN和第二离散模拟信号VXP，并将第一离散模拟信号VXN和第二离散模拟信号VXP分别保持在差分电容阵列的第一电容阵列和第二电容阵列上；比较器在比较时钟信号
Figure BDA0002029783960000116
的控制下完成9次比较，在输出位为数字码的同时将量化得到的余差Vres存储在差分电容阵列上；在时钟信号
Figure BDA0002029783960000117
的控制下，开关S1、S2、S4导通，FIR滤波器从差分电容阵列得到余差Vres，并通过FIR滤波器上的30倍放大器放大后存储在电容Cc和电容Ca，此外，30倍放大器为差分结构；在时钟信号
Figure BDA0002029783960000118
的控制下，开关S5导通，电容Ca、Cb完成电容共享；在时钟信号
Figure BDA0002029783960000119
的控制下开关S6、S10、S11导通，电容Cc与电容Cd、Ce、Cg完成电荷共享，需要说明的是，时钟信号
Figure BDA00020297839600001110
包括时钟信号
Figure BDA00020297839600001111
在相邻两个周期内，时钟信号
Figure BDA00020297839600001112
分别控制电容Ce和电容Cd只能使用一次，交替与电容Cc、电容Cg完成电荷共享；在时钟信号
Figure BDA0002029783960000121
的控制下，开关S3、S7导通电容Cc、Cf完成电荷共享，实现积分功能，此时电容Ca、Cb完成电荷共享；时钟信号
Figure BDA0002029783960000122
的控制下，开关S13、S9导通，此时，21倍放大器将存储在电容Cc上存储的电荷量放大21倍，并将电荷发送至电容Ch和电容Ci；时钟信号
Figure BDA0002029783960000123
的控制下，开关S8、S12导通，电容Ch与电容Ce、Cd完成电荷共享，电容Ci与电容Cg完成电荷共享，此处需要说明的是在相邻两个周期内电容Cd和电容Ce中只能使用一个，交替进行，分别由
Figure BDA0002029783960000124
控制来实现一阶延时的功能；第一滤波电路组和第二滤波电路组中电容Cf的上极板分别与比较器的第二同相输入端和第二反相输入端连接，为比较器提供滤波后信号VX1，在下一时刻的比较过程中参与运算；在外部时钟信号clk的每个周期结束后，在复位时钟信号
Figure BDA0002029783960000125
的控制下，第一复位开关SR1、第二复位开关SR2、第三复位开关SR3和第四复位开关SR4导通，除电容Cf外的电容(Ca、Cb、Cc、Cd、Ce、Cg、Ch、Ci)的上极板接地释放电荷，故此，电容Cf具有积分功能。
具体的，如图6、图7、图8和图9所示，IIR滤波器传递函数表示如下：积分器实现的传递函数为
Figure BDA0002029783960000126
反馈传递函数为-1.4z-1+z-2，对传递函数进行简化：
Figure BDA0002029783960000127
得到
Figure BDA0002029783960000128
进而，如图8所示，将FIR滤波器与IIR滤波器的传递函数合并并简化得到
Figure BDA0002029783960000129
最终实现的噪声传递函数为
Figure BDA00020297839600001210
其中z为离散信号在频域的表现方式。如图10所示，令噪声传递函数中的分子分母分别等于0，即可得到噪声传递函数的零极点。使用matlab对该传递函数进行求零极点并画图，进而可知，该传递函数实现了共轭的零点以及左半平面的极点。如图11所示，使用matlab对噪声传递函数进行波特图的绘制，其中横轴代表频率，纵轴代表幅度，从图上可知，该传递函数实现了高通滤波的功能，在低频处对噪声有-24.4dB的抑制作用。则说明在低频处，对量化噪声有抑制作用，即将带内的量化噪声进行了整形。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种逐次逼近型模数转换器，其特征在于，包括：第一信号输入端、第二信号输入端、第一自举开关、第二自举开关、差分电容阵列，比较器、SAR逻辑模块和寄存器；
所述第一自举开关的输入端与所述第一信号输入端连接，所述第二自举开关的输入端与所述第二信号输入端连接；
所述差分电容阵列设置于所述第一自举开关与所述比较器之间，所述差分电容阵列的第一输入端与所述第一自举开关的输出端连接，所述差分电容阵列的第二输出端与所述第二自举开关的输出端连接，所述差分电容阵列的第一输出端与所述比较器的第一同相输入端连接，所述差分电容阵列的第二输出端与所述比较器的第一反相输入端连接；
所述比较器的信号输出端与所述SAR逻辑模块的信号输入端连接，所述比较器的ready信号输出端与所述SAR逻辑模块的ready信号输入端连接，所述SAR逻辑模块的信号输出端与所述寄存器的输入端连接；所述SAR逻辑模块的控制信号输出端与所述差分电容阵列的控制信号输入端连接；
所述一种逐次逼近型模数转换器，还包括第一滤波电路组和第二滤波电路组，所述第一滤波电路组的输入端与所述差分电容阵列的第一余差信号输出端连接，所述第一滤波电路组的输出端与所述比较器的第二同相输入端连接；所述第二滤波电路组的输入端与所述差分电容阵列的第二余差信号输出端连接，所述第二滤波电路组的输出端与所述比较器的第二反相输入端连接；
所述第一滤波电路组和所述第二滤波电路组均包括依次连接的FIR滤波器和IIR滤波器，所述第一滤波电路组的FIR滤波器的输入端与第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容(CR)的上极板连接，所述第一滤波电路组的IIR滤波器的输出端与比较器的第二同相输入端连接；所述第二滤波电路组的FIR滤波器的输入端与第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、第二电容器阵列的冗余电容(CR)的上极板连接，所述第二滤波电路组的IIR滤波器的输出端与比较器的第二反相输入端连接；
将所述FIR滤波器和所述IIR滤波器的传递函数合并得到所述逐次逼近型模数转换器的噪声传递函数为：
Figure FDA0002960674800000021
通过所述噪声传递函数实现了零极点优化；
其中z为离散信号在频域的表现方式。
2.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述比较器为动态比较器。
3.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述差分电容阵列包括第一电容器阵列和第二电容器阵列；所述第一电容器阵列的输入端与第一信号输入端所述第一电容器阵列的输出端与所述比较器的第一同相输入端连接；所述第二电容器阵列的输入端与所述第二信号输入端连接，所述第二电容器阵列的输出端与所述比较器的第一反相输入端连接；所述SAR逻辑模块的控制信号输出端包括第一控制信号输出端和第二控制信号输出端，所述第一控制信号输出端和所述第二控制信号输出端分别与所述第一电容器阵列和所述第二电容器阵列连接。
4.根据权利要求3所述的一种逐次逼近型模数转换器，其特征在于，所述第一电容器阵列、所述第二电容器阵列均包括：冗余电容(CR)、若干依次并行连接的加权电容器组(C0、C1...CN-1)，其中冗余电容是电容量为C，第一加权电容器组包括一个电容量为C的电容；第二加权电容器组C2包括一个电容量为2C的电容；第N-1加权电容器组包括电容CN-1，电容量为2N-1C，N≥2。
5.根据权利要求4所述的一种逐次逼近型模数转换器，其特征在于，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第一电容器阵列的冗余电容(CR)的上极板接第一信号输入端，所述第一电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第一单刀多掷开关组(SN)，所述第一单刀多掷开关组(SN)选择性连接电源端(Vref)、参考电源端(Vcm)或接地端(GND)，所述第一电容器阵列的冗余电容(CR)的下极板接参考电源端(Vcm)，所述SAR逻辑模块的控制信号输出端与所述第一单刀多掷开关组(SN)连接。
6.根据权利要求5所述的一种逐次逼近型模数转换器，其特征在于，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的上极板、所述第二电容器阵列的冗余电容(CR)的上极板接第二信号输入端，所述第二电容器阵列的加权电容器组(C0、C1...CN-2)的下极板连接第二单刀多掷开关组(SP)，所述第二单刀多掷开关组(SP)选择性连接电源端(Vref)、参考电源端(Vcm)或接地端(GND)，所述第二电容器阵列的冗余电容(CR)的下极板接参考电源端(Vcm)，所述SAR逻辑模块的控制信号输出端与所述第二单刀多掷开关组(SP)连接。
7.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于，还包括抽取滤波器，所述抽取滤波器的输入端与所述寄存器的输出端连接。
8.根据权利要求6所述的一种逐次逼近型模数转换器，其特征在于，所述第一电容器阵列、第二电容器阵列还分别包括第一信号开关(Sin)、第二信号开关(Sip)，所述第一单刀多掷开关组(SN)通过所述第一信号开关(Sin)与所述第一电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接，所述第二单刀多掷开关组(SP)通过所述第二信号开关(Sip)与所述第二电容器阵列的加权电容器组(C0、C1...CN-2)上极板连接。
CN201910305821.9A 2019-04-16 2019-04-16 一种逐次逼近型模数转换器 Active CN110190850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910305821.9A CN110190850B (zh) 2019-04-16 2019-04-16 一种逐次逼近型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910305821.9A CN110190850B (zh) 2019-04-16 2019-04-16 一种逐次逼近型模数转换器

Publications (2)

Publication Number Publication Date
CN110190850A CN110190850A (zh) 2019-08-30
CN110190850B true CN110190850B (zh) 2021-04-20

Family

ID=67714622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910305821.9A Active CN110190850B (zh) 2019-04-16 2019-04-16 一种逐次逼近型模数转换器

Country Status (1)

Country Link
CN (1) CN110190850B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900988B (zh) * 2020-07-28 2023-05-09 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69737882T2 (de) * 1996-03-28 2008-03-13 Texas Instruments Denmark A/S Umwandlung eines pcm-signals in ein gleichmässig pulsbreitenmoduliertes signal
US6215429B1 (en) * 1998-02-10 2001-04-10 Lucent Technologies, Inc. Distributed gain for audio codec
US6760362B2 (en) * 2002-03-15 2004-07-06 Qualcomm Incorporated Dynamic pilot filter bandwidth estimation
US6842128B2 (en) * 2003-02-28 2005-01-11 Texas Instruments Incorporated Higher order sigma-delta analog-to-digital converter based on finite impulse response filter
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
US9178529B2 (en) * 2013-10-18 2015-11-03 Analog Devices Global Multi-stage noise shaping analog-to-digital converter
WO2015077773A1 (en) * 2013-11-25 2015-05-28 Massachusetts Eye & Ear Infirmary Low power cochlear implants
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
CN108809310B (zh) * 2018-06-12 2021-03-30 复旦大学 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
CN109412597B (zh) * 2018-10-29 2022-08-09 清华大学深圳研究生院 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
CN110190849B (zh) * 2019-04-16 2020-10-20 西安电子科技大学 一种逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN110190850A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US20200412373A1 (en) Method and circuit for noise shaping sar analog-to-digital converter
CN110190849B (zh) 一种逐次逼近型模数转换器
Chen et al. A high resolution multibit sigma-delta modulator with individual level averaging
CN105591651A (zh) 逐次逼近寄存器型模数转换器及其相关方法
EP0513241B1 (en) Sigma delta modulator
CN1030026C (zh) 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络
EP0454407A2 (en) Multi-stage sigma-delta analog-to-digital converter
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN107809245B (zh) 模拟至数字转换器
CN112865798B (zh) 噪声整形逐次逼近模数转换器及噪声整形方法
EP0454406A1 (en) Multi-stage sigma-delta analog-to-digital converter
JPH08125541A (ja) デルタシグマ変調器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN107769784B (zh) 一种过采样式Pipeline SAR-ADC系统
EP0981205A2 (en) Delta-sigma modulator with improved full-scale accuracy
US5821892A (en) Digital to analog conversion system
JP2016025552A (ja) 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法
US7095350B2 (en) DA converter circuit provided with DA converter of segment switched capacitor type
CN110190850B (zh) 一种逐次逼近型模数转换器
CN117559999B (zh) 一种逐次逼近型模数转换器及模数转换处理方法
JP4171222B2 (ja) 多入力δς変調回路
CN116405032A (zh) 一种噪声整形逐次逼近型模数转换器及控制方法
Chen et al. History, present state-of-art and future of incremental ADCs
CN114172512A (zh) 多通道过采样噪声整形逐次渐进型模数转换器及转换方法
CN113114258B (zh) 使用单位桥电容的逐次逼近型模数转换器及其量化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant