CN1030026C - 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络 - Google Patents

低功耗小面积高阶σ-△过抽样a/d转换集成电路网络 Download PDF

Info

Publication number
CN1030026C
CN1030026C CN90107496A CN90107496A CN1030026C CN 1030026 C CN1030026 C CN 1030026C CN 90107496 A CN90107496 A CN 90107496A CN 90107496 A CN90107496 A CN 90107496A CN 1030026 C CN1030026 C CN 1030026C
Authority
CN
China
Prior art keywords
integrator
capacitor
coupled
output signal
integral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN90107496A
Other languages
English (en)
Other versions
CN1055454A (zh
Inventor
戴维·伯德·里纳
理查德·达德利·贝尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1055454A publication Critical patent/CN1055454A/zh
Application granted granted Critical
Publication of CN1030026C publication Critical patent/CN1030026C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Abstract

一种包括多级级联耦合积分器的改进型高阶内插过抽样(Σ-Δ)A/D转换网络以节省功率和芯片面积的方式在一个单片集成电路芯片上形成。每级积分器包括一个差分放大器，至少一个输入电容器和至少一个反馈电容器。通过在除了第一级积分器以外的所有积分器中减少由电容器以及差分放大器(运算放大器)所占居的芯片面积，使功耗和占用芯片面积减至最小。第一级积分器的高增益使跟随级积分器的噪声影响可忽略，因此，可宽容跟随级积分器具有较大的噪声。

Description

本发明一般涉及一种高阶西格马德尔地（∑-△）模/数（A/D）转换器，更具体地说是涉及一种高阶∑-△过抽样A/D转换集成电路网络，该网络在功耗和芯片面积要求上都非常节省。
本申请的主题与共同未决的David    B.Ribner的美国专利申请（US505384，1990年4月6日）有关，后者的标题是“三阶∑-△过抽样低灵敏度元件A/D转换网络”，（GE    Docket    RD-19，244），与本发明同时提交并转让给同一受让人。因此在此结合作为参考文件。
通过使用高阶过抽样内插（或∑-△）调制再加上数字低通滤波和分样，可用低分辨率元件获得高分辨率的A/D信号转换。过抽样是指调制器以高于信号奈奎斯特（Nyquist）频率许多倍的频率工作，分样是指将时钟频率减小为该Nyquist频率。
在上述类型的A/D转换器中，分辨率主要受到以下两个因素的制约：（1）调制器时钟频率对奈奎斯特频率之比率，以下称为过抽样率，（2）调制器的“阶”。本文中的阶类似于频率选择滤波器的阶并且指的是由调制器提供的频谱成型的相应次数。“高阶”A/D转换网络，正如此处所使用的术语，是用来指三阶或更高阶的网络。
象滤波器一样，以增加硬件复杂性为代价，更高选择性可由更高阶获得。由于认识到前述制约过抽样A/D转换网络分辨率的两个因素，高分辨率过抽样A/D转换器的最新装置已采用高的过抽样率和高的调制器阶数。但是，实际条件可能会限制过抽样率和调制器阶数的选择范围。例如，对于给定调制器时钟频率，过抽样率经分样后与奈奎斯特频率成反比，因此，如果不损失转换频率就不可能使其任意高。调 制器的阶数受到多种条件限制。可以证明使用单个量化器来实现二阶以上的阶数仅为条件稳定，因此是不适用的。
另外一种方法可用于有效地提供高阶噪声频谱成形。该方法用级联的低阶调制器确保稳定工作。遗憾的是，这种结构中调制器的匹配极困难，而且失配程度影响整个转换器的精确性。要求严格的元件匹配和高运算放大器（或“op    amp”）增益意味着这种电路仅能够进行低产量制造，并可能需要微调，因此生产是非常昂贵的。
由于与三阶或更高的阶数有关的稳定性问题，本领域的早期工作偏向于实现一阶和二阶调制器，T.Hayashi等人在题为“一种无双积分环的多级∑-△调制器”（Proc.IEEE    1986    Int.Solid-state    Circuits    Conf.PP182-183    1986年2月）中描述了一种方法，该方法用两个级联在一起的一阶级获得二阶性能。第一级的量化误差提供给第二级，经过数字微分，第二级输出信号包含与形成频率量化噪声同样的信号。最后，从第一级输出信号中减去第二级输出信号产生一个仅包含具有二阶噪声频谱成形之第二级的量化噪声的信号。但是，这种方法要求两个一阶调制器的特性严格匹配并具有高的运算放大器增益。
运用三个一阶调制器级联起来形成对上述方法扩展的三阶A/D转换网络由Y.Matsuya等人在题目为“利用三次积分噪声频谱成形的一种16位过抽样A-D转换技术”（IEEE    J.Solid-State    Circuits.Vol.SC-22    No.6    pp.921-929，1987年12月）中进行了描述。然而，这种方法要求更严格的元件匹配而且也要求高的运算放大器增益以得到理论上可获得的分辨率。
L.Longo和M.A.Copeland在题为“利用两级三阶噪声频谱成形的一种13位综合业务数字网络频带A/D转换器”（Proc.1988    Custom    Integrated    Circuit    Conf.PP22.2.1-4    1988年6月）中揭示了一种略 为不同的方法，其中一个二阶调制器与一个一阶调制器级联以实现三阶噪声频谱成型。与其它实现方法稍微不同，该方法具有降低元件匹配要求的优点。
前面提到的David    B.River的美国专利申请，标题为“三阶∑-△过抽样低灵敏度元件A/D转换网络”（GE    docket    RD-19.244），描述了一种改进的三阶∑-△模/数转换网络，在降低元件失配和其他非理想情况的灵敏度的情况下获得三阶噪声频谱成型。在那里描述的是一种对三阶∑-△模/数转换网络的改进结构，它可以作为抽样数据转换电容电路实现。为增加精确度和节省操作，希望这种电路内部噪声最小并降低功率要求。
如果一个高阶过抽样模/数据换器（或ADC）要获得超过12位的精确度，它的内部噪声源必须设计得适当低。这样的设计需要使用大值电容器以使KT/C噪声最小（其中T是电路绝对温度（°K），C是抽样电容值（法拉），K是玻尔兹曼常数），并且通常要求具有斩波稳定性以减少低频运算放大器的闪烁（或1/f）噪声。在R.Gregorian的“用于信号处理的模拟MOS集成电路”（PP.500-504，WRley，New    York，1986年）中对1/f噪声进行了讨论，在此处结合作为参考。使用这些方案的主要缺点是需要在集成电路（IC）芯片上增加由较大电容器所占用的面积，因为驱动这些电容器以及斩波电路需要相应的较大的运算放大器。所带来的另外一个问题是伴随大电容操作而大大增加的功耗。
以前的ADC装置是在高阶调制器各级运用同样的电路，在高功率级操作并占用集成电路芯片大部分面积。例如，参见：S.R.Novsworthy和I.G.Post所著“用于综合业务数字网络的一种13位∑-△模/数转换器”（Proc    IEEE    Custom    Integrated    Cincuits    Conf.，第21.3.1-4页，1988年5月），以及前面提到的Y.Matsuya等人和L.Longo等人的论文。
由此本发明的一个目的是减少任何类型单片集成电路高阶过抽样 A/D转换器所需要的功耗和芯片面积。
本发明的另一个目的是提供一种改进的高阶∑-△模/数转换器，它可工作于最低功率级并占居最小集成电路芯片面积。
本发明还有一个目的是对三阶∑-△模/数转换器提出一种改进结构，它可以在集成电路芯片上作为抽样数据转换电容电路来实现，其占用一小部分芯片面积并具有最小功耗。
本发明形成一种高阶过抽样内插（∑-△）A/D转换网络，它比过去要求更低的功率和更小的集成电路芯片面积。本发明的A/D转换网络包括以级联方式耦合并形成于单个集成电路芯片上的多级积分器。在一个实施方案中，每级积分器包括一个差分放大器，一个输入电容器和一个反馈电容器。经改进的调制器网络之功耗和集成电路芯片面积通过在除第一级积分器以外的所有级中缩减电容器以及差分放大器（即，运算放大器）的面积而得到减少。对模拟信号进行调制时，第一级积分器的高增益使得跟随其后的积分器级的噪声影响可以忽略，因此可容许后面积分器的较高噪声。
分析和模拟表明在阶数大于1的过抽样调制器中，第一积分器的噪声是主要的，当涉及输入时，后面积分器的噪声是可忽略的。这是因为第一积分器在信号带宽上具有相对高的增益，导致与输入相关的噪声在后面积分器中形成衰减。利用这种现象，本发明通过使用大电容器减小KT/C噪声将第一积分器的噪声抑制到一个低电平。因此第一级积分器需要一个具有相对大面积的、高功率运算放大器对大电容器充放电，在后面的积分器中，不存在严格的噪声限制因此每级都可以使用小电容器以及小面积、低功率运算放大器。另外，当在第一级积分器中考虑了斩波稳定性时，则在后面积分器中不需进行斩波。该方法可用于实质使用了任何超过一级的二阶或高阶调制器的A/D转换 器，且其益处随阶数增加而增多。
经过以下参照图形对本发明最佳实施例的详细描述，上述的和其它的目的、方面和优越性会得到更好的理解，其中：
图1是图示已知∑-△模/数转换器的方块图;
图2（a），2（b），2（d）和2（e）表示与图1的A/D转换器操作有关的标准功率谱，图2（c）表示对应图1中分样滤波器的标准滤波器特性;
图3是表明应用本发明的高阶（即，三阶）∑-△模/数转换网络的电路方框图;
图4是使用本发明的高阶（即，三阶）∑-△模/数转换网络的一种模型的功能框图;
图5是使用本发明的高阶（即，三阶）∑-△模/数转换网络特别实施例的功能框图;
图6是实现图5中三阶∑-△模/数转换网络的抽样数据转换电容器的电路方框图;
图7是实现图5中三阶∑-△模/数转换网络的抽样数据差分转换电容器的电路方框图;
图8表明图7中电路使用的时钟信号的波形;
图9是集成电路芯片的平面图，在其上形成图7的三阶∑-△A/D转换网络，它图示了该网络积分器级的相对尺寸;以及
图10是图7所示芯片的调制器部分的平面图，图示了图6和图7中A/D转换网络积分器上所使用运算放大器和有关电容器的相对尺寸。
图1表明∑-△A/D转换器的一个已知的实施例，其中抽样内插（∑-△）调制器10与低通分样滤波器12耦合，接着与抽样频率压缩器14耦合。调制器10的作用是使低分辨率A/D转换器的量化噪声频谱成形，以使它主要集中在高频段。调制器10的输入信号X（n）是频率为Fs的理想正弦信号，由调制器10以抽样频率FM对其进行抽样。接着低 通滤波和分样可用来去除量化噪声体，由此产生转换频率降低为FM/N的高分辨率数字输出信号，其中N是过抽样率或输出时钟频率（F′）与输入时钟（或抽样）频率FM的比率。
在图1中，表现了下列函数：输入信号X（n），调制器输出信号U（n），器，滤波器输出信号W（n），和A/D转换器输出信号Y（n），以主滤波器脉冲响应特性h（n）。相应的频谱｜X（f）｜、｜U（f）｜、｜W（f）｜、｜Y（f）｜和滤波器特征函数｜H（f）｜分别表示在图2（a）、2（b）、2（d）、2（e）和2（c）中，并表示了图1中电路分别在（a）、（b）、（d）、（e）和（c）位置时的状态。这些频谱说明了由调制器10提供的噪声频谱成形和在由带缩器14进行取样频率转换前由取样滤波器12提供的高频噪声抑制。
一种适用于本发明的三阶∑-△调制器的简化框图如图3所示，它包括一个耦合于一阶调制器30的二阶调制器20。二阶调制器20含有一对级联的积分器22和24，一个耦合于积分器24输出的A/D转换器26，一个通过一个求和单元32耦合在A/D转换器26的输出和积分器22的输入间的第一反馈回路中的模/数（D/A）转换器28，该转换器28同时也通过一个具有增益为2的放大器23和串联的求和单元34耦合在A/D转换器26的输出和积分器24的输入间的第二反馈回路中。
二阶调制器20响应模拟输入信号X（t），并在低频ω＜＜π/T时，其中T为取样周期，T＝1/FM，产生一个数字输出信号，约为：
X+d2Q1/dt2
含有一个对理想模拟输入信号进行数字表示的X分量和一个形成的量化噪声信号d2Q1/dt2。来自二阶调制器20的噪声分量Q1由双积分器回路有效地进行双微分并将其推至高频。加到A/D转换器26的信号是模拟信号。
X+d2Q1/dt2-Q1
等于数字输出信号X+d2Q1/dt2减去叠加的量化噪声Q1，并将其加到一阶调制器30上。
一阶调制器30包含一个耦合到A/D转换器38上的单积分器36。一个D/A转换器40耦合在A/D转换器38输出和积分器36的输入（通过一个求和单元42）间的反馈回路中。一阶调制器30在低频ω＜＜π/T时产生一个数字输出信号，约为
X+d2Q1/dt2-Q1+dQ2/dt
它等于与它的输入信号完全一样的信号加上附加的量化噪声信号dQ2/dt。
一个数字减法器44耦合在二阶调制器20和一阶调制器30的输出端以确定来自调制器20和30的数字输出信号间的差异。将一个数字双微分器46耦合到数字减法器44的输出端对来自数字减法器44的数字差异信号进行两次微分。一个数字加法器48耦合在二阶调制器20和数字双微分器46的输出端，将来自调制器20的数字输出信号加到由数字双微分器46产生的合成数字输出信号上。将由加法器48产生的数字输出信号加到数字分样滤波器50上。
现忽略调制器30的输出量化噪声dQ2/dt，来自调制器20和30的数字输出信号之间的差异正好等于负的二阶调制器20的量化噪声（-Q1）。来自数字双微分器46的双微分信号（-d2Q1/dt2）通过数字加法器48加到二阶调制器20的数字输出信号，从而实现将调制器20的量化噪声Q1消除。
现在考虑到在前面忽略的量化噪声信号dQ2/dt，噪声信号Q由一阶调制器30进行一次微分，产生信号dQ2/dt。由数字微分器46对其再进行另外两次微分，因此在加法器48的输出信号Y（t）中，仅有的 噪声是三次微分噪声信号d3Q2/dt3。这等于量化噪声的三阶成形，它大大地衰减了其基频分量而强调其高频能量。由数字分样滤波器50将该三次微分噪声信号d3Q2/dt3从最后的数字输出信号中有效地消除。
根据图4的离散时间域功能框图，预期的高阶∑-△A/D转换网络是以一个抽样数据转换电容器三阶电路实现。使用过抽样调制器的一个设计目的是将模拟信号电平标定在参考电压的那一级上。因此，在图4中表示的一种离散时间域模型表明对于本发明实施的转换网络该方案是可行的。
图4中，积分器22、24和36被表示成前面有一加法器单元62的一周期延迟寄存器60。数字双微分器46表示为一对级联微分器78，每一个都含一个后面跟着一个数字减法器82的延迟寄存器80。
具有增益系数为K1a的放大器84位于二阶调制器20中，在积分器22的输出端跟在加法单元32的后面。具有增益系数为k1b的放大器86将积分器22的输出通过加法器单元34耦合到积分器24的输入端。另一个具有增益系数为2k1ak1b的放大器88位于D/A转换器28的输出和加法单元34的负输入之间的二阶调制器20的反馈回路中，而调制器20的第二反馈回路由将转换器28的输出耦合到加法单元32的负输入提供。增益为j1的放大器92将积分器24的输出耦合到一阶调制器30中的求和单元42，同时增益为k2的放大器90位于加法单元42后、积分器36的输入端。
具有乘法系数为g1的数字乘法器74将一阶调制器30的A/D转换器38的输出耦合到数字减法器44，同时，D/A转换器40将A/D转换器38的输出耦合到求和单元42。二阶调制器20的A/D转换器26的输出通过延迟寄存器76连接到数字减法器44的负输入和数字加法器48。短划线9将数字线路21和模拟线路19分开。
图4中，系数k1a′、k1b′、k2′和j1为模拟比例系数，而g1是数字乘法系数。这些系数必须遵循下列关系：
j1g1＝1/（k1ak1b） （1）
这些关系只在使用仅有1位A/D转换器和1位D/A转换器的情况下有意义。通常选择小于1的k系数以降低调制器的内部电压电平从而避免限幅。对图4中网络进行分析得到在离散时间域内输入信号与输出信号间的关系：
vo（n）＝v1（n-3）+g1[e2（n）-3e2（n-1）+3e2（n-2）-e2（n-3）] （2）
和在相应的频率域中的关系：
v0（z）＝z-3v1（z）+g1（1-z-1）3E2（z） （3）
其中，n代表离散时间瞬间nT（T为取样周期），Z为离散时间频率变量以及E2为第二级的量化误差。应当注意在电压电平和输出噪声强度间存在协调关系，特别是，如果使用比例关系，而k1ak1b＜1，则g1＞1，根据方程（2）和（3）输出误差按比例增大。
虽然表示在图4中的装置含有使用一位A/D转换器和D/A转换器的意思，应注意的是通过使用多位A/D和D/A转换器能获得其性能的改善。对于量化级L大于1位，即L＞1的情况，则图4中k1a＝k1b＝k2＝1以及j1g2＝1。
图5表示一个有L＝1.k1a＝k1b＝k2＝1/2，j1＝1和g1＝4的三阶∑-△过抽样A/D转换网络的具体装置。因此，二阶调制器20中的放大器84和86以及一阶调制器30中的放大器90增益系数均为1/2，数字乘法器74的乘法系数为4。（使用在图4电路中的增益系数为i1＝1的放大器92 和增益系数为2k1ak1b＝1/2的放大器88在图5的电路中未示出。）这种装置只需要1位A/D和D/A转换器。
图6表示了图5网络中的转换电容装置，它使用单端信号流和无寄生电容积分器。对这种积分器有过描述，例如在前面列举过的R.Gregorian所著“用于信号处理的模拟MOS集成电路”的277-280页，在此结合作为参考文献。在二阶调制器20中，积分器22体现为具有反馈电容器102和转换输入电容104的高增益差分放大器（运算放大器）。开关S1用于在模拟输入信号和调制器20的反馈环之间对电容器104进行转换。开关S2用于将电容器104的输出电压在差分放大器100的两个输入端间进行转换。类似地，积分器24体现为具有反馈电容112和一对转换输入电容器114和103的高增益差分放大器（运算放大器）110。开关S3用于在来自差分放大器100的模拟输出信号以及地之间转换电容器114，而开关S9是用于在调制器20的反馈回路和地之间转换电容器103。开关S4用于在差分放大器110的两个输入之间对电容器114和103输出电压进行转换。以抽样率φ1工作的比较器116将差分放大器110的模拟输出信号转换为二进制输出信号。该二进制输出信号由锁存器118存放并通过延时寄存器76加至数字减法器44的反相输入端和数字加法器48。锁存器118的输出信号还控制开关S5，根据比较器116的锁存输出信号的正负极性，将反馈回路在正参考电压+Vref和负参考电压＝Vref间进行转换。
在一阶调制器30中，积分器36作为具有一个反馈电容器122和一个转换输入电容器124的高增益差分放大器（运放）120具体体现，开关S6用来在来自差分放大器110的模拟输出信号和调制器30的反馈回路间转换电容器124。开关S7用来在差分放大器120的两输入端间转换电容器124的输出电压。在抽样频率φ1下操作的比较器126将来自差分放大器120的模拟输出信号转换为二进制输出信号。该二进制输出 信号锁存在锁存器128中，由乘法器74乘4，加到数字减法器44上。锁存器128的输出信号还控制一个开关S3，根据来自比较器126的被锁存的输出信号极性是正还是负，在正参考电压+Vref和负参考电压-Vref之间转换反馈回路。由数字减法器44产生的数字差分信号由数字双微分器46对其进行二次微分，并将合成微分信号加到数字加法器48上。正如在该领域所熟知，以金属氧化物半导体装置来实现的开关均以共同相位φ1表示。
开关S1-S4，S6，S7和S9均为由时钟相位信号φ1、φ2控制的模拟开关，该相位信号由一振荡器或时钟电路（未示出）产生。该时钟信号不重叠并异相180°。
当开关S1-S4，S6，S7和S9处于图6所示的位置时，电容器104充电到模拟输入信号的幅度，同时电容器114充电到放大器100的输出电压，电容器124充电到运放110的输出电压，同时电容器103完全放电。
由图所示连接到正参考电压的开关S5和S8分别由锁存器118和128的输出信号控制。因此，当比较器116或126的输出信号锁存值大时，开关S5或S8分别与正参考电压相连，当比较器116或126的输出信号锁存值小时，开关S5或S8分别与负参考电压相连。
当位相φ2出现时，开关S1-S4，S6，S7和S9从图6中所示的位置换向。这样，D/A转换器28通过开关S5提供一个选择参考电压（图示为正极）加到电容器104的电压上并供给放大器100的反相输入端。该输入信号在电容器102中进行积累直到时钟相位φ1重新出现。同时，放大器100以前的（即相位φ1）输出电压贮存在电容器114中，加上来自开关S5现在贮存在电容器103的参考电压，一起提供给放大器110的反相输入，放大器110以前的（即相位φ1）输出电压（贮存在电容器124中）提供给放大器120的反相输入。放大器100、110和120各自对提供到相应反相输入端的输入电压进行累积直到相位φ1再次出现。
如果输入到比较器116的信号是正的，开关S5正参考电压+Vref连接，而如果信号是负的，开关S5与负的参考电压-Vref连接。比较器输入端的信号由对电容器103和114上的电压之差值进行积分所决定。积分器22的输出电压是对输入信号和根据开关S5的位置决定的正或负参考电压之间差值的积分。积分器22的输出信号也可看作模拟输入信号与模拟输入信号的数字表示间的差值。
积分器22对模拟输入信号作为非反相积分器，对由比较器116控制的一位D/A转换器28作为反相积分器。积分器22的输出信号将每个相位φ2改变（Vin-VP/A1）k1a的量值，其中VD/A1是D/A转换器28的输出电压，同时在相位φ1期间，积分器22的输出信号保持于一个相位φ2建立的值。积分器36以类似的方式工作，除了其输入信号是积分器24的输出信号减去D/A转换器40的输出信号，即，积分器36的输出信号以（V2-VD/A2)k2的量值改变每个相位φ2，其中V2是积分器36的输出电压并保持在相位φ1上，VD/A2是D/A转换器40的输出电压。
积分器24的结构稍不同于积分器22和36的结构，对其两个输入信号它使用了两个分开的电容器114和103。既然对于积分器24的两个输入信号需要不同的电容率，上述结构就是必须的。特别是，对积分器22的输出信号应以比例为k1b进行积分，而对D/A转换器28的输出信号需要以比例-2k1ak1b进行积分，因此，使用非反相和反相转换电容积分器的结合来作为积分器24。通过使用迭加，由在紧邻运放100求和结点的开关S4上的公共接线提供多重输入信号。既然每个分离的输入电容器114和103在地和运放110的反相输入端间转换，开关S4可共用，尽管单独开关S3和S9需要用来连接两个输入信号。积分器24的输出信号将每个相位φ2变化k1bV2-2k1ak1bVD/A2并在相位φ1期间保持。在k1a＝1/2情况下，两输入电容器114和103具有相同的值，可用单个电容器代替，就象积分器22和36一样。
图6的电路对电容器失配误差有较大的宽容。两个转换电容积分 器22和36各自使用一单个转换电容器104和124，以获得两个输入信号的差值。因此，减法运算不受误差影响，剩下的转换电容积分器24使用两个分开的转换电容器114和103来获得两个输入信号的差值;然而，当涉及输入时，这里的匹配误差可忽略。其他剩下的和差运算也可无误差地数字式地实现。仅有的与元件失配有关的误差是乘积K1a·K1b在等于1/j1g1上的偏离。这对来自第一级的量化噪声有漏泄作用，其数量为：
[1-j1g1/（k1ak1b）]（1-z-1）2E1（z） （4）
使总输出电压V0（z）变为：
V0（z）＝z-3（V1z）+g1（1-z-1）3E2（z）+[1-j1g1/（k1ak1b）]（1-z-1）2E1（z） （5）
其中E1表示第一级的量化噪声。既然失配程度即，1-j1·g1（k1ak1b），乘以已具有二阶噪声频谱成型的项，即，（1-Z-1）2E1（Z），K1a或K1b可容许有相当大的误差而无过分的衰减。例如，可以证明乘积k1ak1b的5%的误差会引起在过抽样率为64比1时小于1dB的总量化噪声。
本发明的功率和面积缩减技术已经应用于附图7，9和10所示的三阶过抽样调制器模型上。在图7的三阶模型中，为使第一积分器的KT/C噪声最小，第一积分器22分别使用了与使用在第二和第三积分器24和36中的相比较大的运放222，各自较大的反馈电容器223和224，以及输入（抽样）电容器201和202，和较大的金属氧化物半导体（MOS）开关S12，S13，S14和S15。第一积分器22中的运放222比其后分别在积分器24和26中的运放232和242具有更大的功率额定值，以更快地对电容器223，224，201和202进行充放电。另外，斩波器200可用于第一积分器22，以图7所示的方式连接，从而减小第一积分器的噪声。因为在后面的积分器中不需要斩波器，后面的这些积分器所使用的芯片面积可进一步减小。运放222， 232，242均采用平衡输入和平衡输出。
预计第一积分器22中的差分放大器（运放）222，电容器223，224，201和202，以及开关S12、S13、S14和S15所占用的面积比积分器24和26中相应的运放、电容器及开关所占用的面积大8倍。因此第一积分器22中，反馈电容器223和224的电容值为8PF和输入电容器201和202为4PF，而在第二第三积分器中反馈电容器的电容值为1PF，输入电容器的电容值为1/2PF。但是，由于偏置和不成比例的相同形式反馈电路所带来的额外损耗，而不能获得数值为8的严格功率比。大运放222耗散18.8毫瓦的功率。小运放232和242各自损耗4.8毫瓦的功率。大积分器22占据的面积为0.39平分毫米，小积分器24和36各占0.18平方毫米的面积。由于对较大积分器分布间距的协调要求，这些面积也不成因子为8的比例。
积分器22，24和36在芯片上的相对尺寸可由图9所示图形中的调制器部分300看出，更详细的图示见图10。下列表格列出了本发明的A/D转换网络的缩减功率/面积方案与该网络通常方案在功率和面积节省上的比较。
以前的方法    新方法    缩减量%
功率耗散    56毫瓦    28毫瓦    50%
面积    1.2平方毫米    0.75平方毫米    37%
由该表可以看出在这种特殊装置中功率耗散和面积均获得显著改进。预期使用更高阶的调制器将产生更大的益处。
尽管调制器的元件，即，积分器，A/D转换器，以及D/A转换器，图示为具有单端输出，但本发明的三阶∑-△A/D转换网络可用差 分信号电路实现，该电路为进一步抑制电源噪声而使用具有完全差分输出的积分器。另外，本发明并未限制于使用数字分样滤波器，任何能够消除差分噪声分量的信号处理电路均可使用。
然而，在此图示和描述的仅是本发明的某些最佳特征，对于该领域的技术人员来说会出现许多对它们的修改和变更。由此可知后面所附权利要求书是用来覆盖属于本发明的实质范围的所有这类修改和变更。

Claims (12)

1、在一种形成于集成电路芯片上的∑-△A/D转换网络中，其改进包括：
含有一个差分放大器，一个相关的输入电容器及一个相关的反馈电容器的单一积分器，和
一个或多个跟随其后的积分器，每个包括一差分放大器，一相关输入电容器和一相关反馈电容器，所述的一个或多个跟随积分器响应来自所述第一积分器的输出电压，
所述每个跟随积分器的差分放大器以及与之连结的输入及反馈电容器在面积上比所述第一积分器中的所述差分放大器和与之连结的输入及反馈电容器更小以便使所述跟随积分器的功耗最小。
2、权利要求1的A/D转换网络的改进，其特征在于：
与所述第一积分器连结的所述电容器在电容量上比所述跟随积分器的相应电容器要大，以使所述第一积分器的kT/C噪声最小，其中k是玻尔兹曼常数，所述T是第一积分器的绝对温度（°K），C是偶合于所述第一积分器的输入电容器的电容最（法拉）。
3、权利要求2的A/D转换网络的改进，其特征在于：
所述第一积分器的所述差分放大器比所述跟随积分器的差分放大器具有更大的功率比，以便对所述第一积分器连结的所述较大电容器与连结于所述跟随积分器的电容器进行同样快的充放电。
4、一种在集成电路芯片上形成的三阶∑-△A/D转换网络，它包括：
一个二阶调制器，它包含以级联方式耦合的第一和第二积分器，所述第一积分器的输出与所述第二积分器的输入耦合;
一个A/D转换器，所述第二积分器的输出与所述A/D转换器的输入耦合，将模拟输入信号转换为对应于模拟输入信号加上二阶微分量化噪声分量的第一数字输出信号，
响应所述A/D转换器输出信号的装置，用于产生对应于所述第一数字输出信号减去所述二阶调制器任何量化噪声的模拟输出信号。
一个一阶调制器，包括耦合于所述第二积分器输出端的第三积分器和耦合于所述第三积分器输出端的A/D转换器，将所述第二积分器的模拟输出信号转换为对应于所述模拟输出信号加上一阶微分量化噪声分量的第二数字输出信号;以及
分别响应所述二阶和一阶调制器的所述第一和第二数字输出信号的装置，由此消除一阶和二阶微分量化噪声分量并产生对应模拟输入信号的数字输出信号，
所述第二和第三积分器在所述芯片上均比所述第一积分器占用更小的面积。
5、权利要求4的三阶∑-△A/D转换网络，其特征在于：
每个所述积分器包括一个差分放大器，至少一个输入电容器和至少一个反馈电容器，
所述第二和第三积分器各自的差分放大器，和分别耦合于每个所述第二和第三积分器的所述输入电容器及反馈电容器，与所述第一积分器的所述差分放大器及与其耦合的所述输入和反馈电容器相比较在所述芯片上占居更小的面积，以便在每个所述第二和第三积分器中将功耗保持在比所述第一积分器中功耗更低的水平。
6、权利要求5的三阶Σ-△A/D转换网络，其特征在于：
耦合于所述第一积分器的所述电容器比耦合于所述第二和第三积分器的相应电容器具有更大的电容量，以使在所述第一积分器中的kT/C噪声最小，其中k是玻尔兹曼常数，T是所述第一积分器的绝对温度（°K），C的耦合于所述第一积分器的输入电容器的电容量（法拉）。
7、权利要求6的三阶Σ-△A/D转换网络，其特征在于：
所述第一积分器的所述差分放大器比所述跟随积分器的差分放大器具有更大的功率比，以对耦合于所述第一积分器的所述电容器与耦合于所述第二和第三积分器的电容器同样快地进行充电和放电。
8、在集成电路芯片上，一个三阶Σ-△A/D转换网络包括：
一个二阶调制器，其包含以级联方式耦合的第一和第二积分器，所述第一积分器的输出与所述第二积分器的输入耦合，一个耦合于所述第二积分器输出端的第一比较器，用以提供第一数字输出信号，以及一个响应所述第一比较器的第一转换参考电压源。
一个包括耦合于所述第二积分器输出端的第三积分器的一阶调制器，一个耦合于所述第三积分器输出端的第二比较器，用以提供第二数字输出信号，以及一个响应所述第二比较器的第二转换参考电压源，
所述第三积分器响应所述第二积分器的输出信号和所述第二转换参考电压源，对所述第二比较器提供模拟输出信号，
用以倍乘来自所述一阶调制器的所述第二数字输出信号的数字乘法器，
用于提供在所述二阶调制器数字输出信号与所述一阶调制器乘积数字输出信号之间的数字差值信号的数字减法器，
耦合于所述数字减法器输出端的数字双微分器，用以对所述数字差值信号进行两次微分以产生包括来自所述二阶调制器的二阶微分噪声分量和来自一阶调制器的三阶微分噪声分量的合成数字信号，
用来将所述第一数字输出信号与所述合成数字输出信号相加的数字加法器，以产生第三数字输出信号，以及
响应所述第三数字输出信号的数字分样滤波器，
所述第个积分器包括一个差分放大器，至少一个输入电容器和至少一个反馈电容器，
所述第二和第三积分器的每个差分放大器以及分别与其耦合的电容器比所述第一积分器的差分放大器以及分别与其耦合的电容器在所述芯片占用更小的面积，从而将所述第二和第三积分器的功耗保持低于所述第一积分器的功耗。
9、权利要求8的A/D转换网络，其特征在于：
耦合于所述第一积分器的所述电容器比耦合于所述第二和第三积分器的相应电容器具有更大的电容量，以使所述第一积分器中的kT/C噪声最小，其中k是玻尔兹曼常数，T是所述第一积分器的绝对温度（°K），C的耦合于所述第一积分器的输入电容器的电容量（法拉）。
10、权利要求9的A/D转换网络，其特征在于：
所述第一积分器的所述差分放大器比所述第二和第三积分器中的差分放大器具有更大的功率比，以便对耦合于所述第一积分器的所述电容器进行与耦合于所述第二和第三积分器的电容器同样快的充放电。
11、权利要求8的A/D转换器包括一个耦合于所述第一比较器输出端的第一锁存器，所述第一锁存器的输出端耦合至所述第一转换参考电压源，和一个耦合于所述第二比较器输出端的第二锁存器，所述第二锁存器的输出耦合于所述第二转换参考电压源。
12、权利要求8的A/D转换器，其特征在于每个所述差分放大器含有平衡输入和平衡输出。
CN90107496A 1990-04-06 1990-08-31 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络 Expired - Lifetime CN1030026C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/505,382 US5065157A (en) 1990-04-06 1990-04-06 High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
US505,382 1990-04-06

Publications (2)

Publication Number Publication Date
CN1055454A CN1055454A (zh) 1991-10-16
CN1030026C true CN1030026C (zh) 1995-10-11

Family

ID=24010094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90107496A Expired - Lifetime CN1030026C (zh) 1990-04-06 1990-08-31 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络

Country Status (6)

Country Link
US (1) US5065157A (zh)
EP (1) EP0450947A3 (zh)
JP (1) JPH04225624A (zh)
KR (1) KR100221914B1 (zh)
CN (1) CN1030026C (zh)
IL (1) IL95256A (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219021B1 (ko) * 1990-04-06 1999-09-01 제이 엘. 차스킨, 버나드 스나이더, 아더엠. 킹 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크
US5241310A (en) * 1992-03-02 1993-08-31 General Electric Company Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals
US5203335A (en) * 1992-03-02 1993-04-20 General Electric Company Phased array ultrasonic beam forming using oversampled A/D converters
DE59205500D1 (de) * 1992-03-12 1996-04-04 Siemens Ag Sigma-Delta-Modulator
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US5446460A (en) 1993-11-03 1995-08-29 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5442354A (en) * 1993-08-26 1995-08-15 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5646621A (en) * 1994-11-02 1997-07-08 Advanced Micro Devices, Inc. Delta-sigma ADC with multi-stage decimation filter and gain compensation filter
US5621675A (en) * 1994-11-02 1997-04-15 Advanced Micro Devices, Inc. Digital decimation and compensation filter system
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US5654711A (en) * 1995-06-07 1997-08-05 Asahi Kasei Microsystems Ltd. Analog-to-digital converter with local feedback
US5565867A (en) * 1995-08-23 1996-10-15 General Electric Company Distributed analog to digital converter with optical links
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
US5732004A (en) * 1995-11-14 1998-03-24 Advanced Micro Devices, Inc. DSP architecture for a FIR-type filter and method
US5818374A (en) * 1996-05-08 1998-10-06 Telefonaktiebolaget Lm Ericsson Switched current delta-sigma modulator
US5682160A (en) * 1996-05-20 1997-10-28 Ribner; David Byrd High-order delta sigma analog-to-digital converter with unit-delay integrators
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator
US5760723A (en) * 1996-06-10 1998-06-02 General Electric Company Delta-sigma analog-to-digital converter including charge coupled devices
US5754131A (en) * 1996-07-01 1998-05-19 General Electric Company Low power delta sigma converter
US5757300A (en) * 1996-10-22 1998-05-26 General Electric Company Feed-forward bandpass delta-sigma converter with tunable center frequency
US5790063A (en) * 1996-12-16 1998-08-04 Motorola, Inc. Analog-to-digital converter on CMOS with MOS capacitor
US6147551A (en) * 1998-01-05 2000-11-14 Motorola, Inc. Switched capacitor circuit and method for reducing sampling noise
US6963626B1 (en) 1998-10-02 2005-11-08 The Board Of Trustees Of The Leland Stanford Junior University Noise-reducing arrangement and method for signal processing
US6255974B1 (en) * 1999-01-08 2001-07-03 Mitsubishi Electric And Electronics Usa, Inc Programmable dynamic range sigma delta A/D converter
US6201835B1 (en) 1999-03-05 2001-03-13 Burr-Brown Corporation Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator
US6359576B1 (en) * 1999-10-01 2002-03-19 Linear Technology Corporation Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range
AU2002366355A1 (en) * 2001-12-17 2003-06-30 New York State Office Of Mental Health SEQUESTRATION OF ABeta IN THE PERIPHERY IN THE ABSENCE OF IMMUNOMODULATING AGENT AS A THERAPEUTIC APPROACH FOR THE TREATMENT OR PREVENTION OF BETA-AMYLOID RELATED DISEASES
JP3785361B2 (ja) * 2001-12-25 2006-06-14 株式会社ルネサステクノロジ Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JP3904111B2 (ja) * 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
CN1305127C (zh) * 2003-09-12 2007-03-14 清华大学 用去耦合电容实现集成电路供电网络噪声优化的快速方法
JP2005117618A (ja) * 2003-09-19 2005-04-28 Sharp Corp 集積回路及び光ピックアップ装置
US6940436B2 (en) * 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US6864818B1 (en) 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
US7199743B2 (en) * 2004-12-29 2007-04-03 Intel Corporation Cyclic digital to analog converter
JP4589275B2 (ja) * 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型ｄａ変換装置
US9135962B2 (en) 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7817073B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7782237B2 (en) * 2008-06-13 2010-08-24 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor sensor circuit arrangement
CN101350623B (zh) * 2008-09-16 2011-08-10 华为技术有限公司 一种调制器电路及实现方法
KR101703358B1 (ko) * 2010-12-21 2017-02-06 엘지이노텍 주식회사 노이즈 저감 아날로그 디지털 컨버터
US8502719B2 (en) * 2011-01-21 2013-08-06 Mediatek Singapore Pte. Ltd. Continuous-time oversampled converter having passive filter
CN102082553B (zh) * 2011-02-28 2014-04-09 中国科学院等离子体物理研究所 差分输入的积分器
CN106130556B (zh) * 2016-07-12 2019-10-01 昆明物理研究所 一种两步式增量模拟-数字转换器及两步式转换方法
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
CN113312585B (zh) * 2021-05-26 2022-06-10 广东电网有限责任公司 高阶控制策略参数调节的高频噪声功率增益在线跟踪方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1144653A (en) * 1980-08-27 1983-04-12 Adrian Worsman Codec
US4704600A (en) * 1985-02-04 1987-11-03 Nippon Telegraph And Telephone Corporation Oversampling converter
US4876542A (en) * 1988-01-25 1989-10-24 Motorola, Inc. Multiple output oversampling A/D converter with each output containing data and noise
JPH01204528A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd Ａ／ｄ変換器
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals

Also Published As

Publication number Publication date
JPH04225624A (ja) 1992-08-14
IL95256A0 (en) 1991-06-30
EP0450947A3 (en) 1992-03-04
CN1055454A (zh) 1991-10-16
KR100221914B1 (ko) 1999-09-15
KR910019348A (ko) 1991-11-30
EP0450947A2 (en) 1991-10-09
IL95256A (en) 1993-06-10
US5065157A (en) 1991-11-12

Similar Documents

Publication Publication Date Title
CN1030026C (zh) 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络
EP0586021B1 (en) Digital noise shaper circuit
US5055843A (en) Sigma delta modulator with distributed prefiltering and feedback
JP2704060B2 (ja) 過サンプリング変換器
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
Rebeschini et al. A 16-b 160-kHz CMOS A/D converter using sigma-delta modulation
US5061928A (en) System and method of scaling error signals of caseload second order modulators
US6570519B1 (en) Switched-capacitor summer circuits and methods and systems using the same
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
WO2002065644A2 (en) Hybrid multi-stage circuit utilizing different types of sampling circuit
CN113315522B (zh) 一种24位低失真Sigma-Delta模数转换器
US20040174285A1 (en) Bandpass sigma-delta analog-to-digital converter and mash-sigma-delta converter incorporating same
Mulliken et al. Delta-sigma algorithmic analog-to-digital conversion
KR20170139000A (ko) 고-선형성 시그마-델타 컨버터
Chen et al. History, present state-of-art and future of incremental ADCs
Cho et al. A 101 dB dynamic range, 2 kHz bandwidth delta-sigma modulator with a modified feed-forward architecture
Leung Architectures for multi-bit oversampled A/D converter employing dynamic element matching techniques
Javahernia et al. An ultra-low-power, 16 bits CT delta-sigma modulator using 4-bit asynchronous SAR quantizer for medical applications
Christopher et al. A 1-1 MASH using two Noise-Shaping Switched-Capacitor Dual-Slope converters
Seo et al. An incremental zoom sturdy MASH ADC
Hong et al. A 36-mW 320-MHz CMOS continuous-time sigma-delta modulator with 10-MHz bandwidth and 12-bit resolution
Dong et al. A 50-MHz SAR ADC-Based f S/4 Noise-Shaping Bandpass ADC
Matsuya et al. Digital correction technique for multi-stage noise-shaping with an RC-analog integrator
Leung Pipelined multibit oversampled digital-to-analog converters with capacitor averaging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20100831

Granted publication date: 19951011