JP2005117618A - 集積回路及び光ピックアップ装置 - Google Patents

Abstract

【課題】 多段に縦続接続されたアンプ回路において、初段アンプ回路で発生する結合ノイズを抑制し、後段アンプ回路における回路動作を安定化させることのできる集積回路を提供する。
【解決手段】 初段アンプ回路１１と後段アンプ回路１２とが縦続接続され、各アンプ回路に電力を供給すると共に、アンプ回路毎に共通の電源パッド１５に接続されたメタル配線１６、１７を備える。上記初段アンプ回路１１と上記電源パッド１５との間に接続されたメタル配線１６上に積分器２０が電気的に接続されている。
【選択図】 図１

Description

本発明は、増幅器を多段に縦続接続した集積回路に関するものである。

光ディスクは、音声、映像、文書データなどを記録するメディアとして広く使用されている。そして、光ディスクの再生または記録を行う装置も各種開発されている。

光ピックアップ装置は、上記装置において先端部分で光ディスクから信号の入出力を行う主要構成要素である。つまり、光ピックアップ装置は、光ディスクから反射された光信号を受け取り、それを受光素子（フォトダイオード）にて電気信号（電流）に変換し、回路内のゲイン抵抗で電圧変換を行い、後段のＬＳＩへと出力するのを目的とした主要構成要素である。

一般に、受光素子によって変換された電流は微小であるので、増幅回路（受光アンプ素子）によって電流を増幅する必要がある。ここで、一般的な受光アンプ素子の等価回路を図７に示し、また、受光素子の受光部の形状・位置を図８に示す。

一般的な受光アンプ素子では、図７に示すように、受光素子２０１で変換された電気信号Ｉｓｃが縦続接続された２段のアンプ回路（Ａ１１、Ａ１２）によって増幅される。

上記受光素子２０１は、図８に示すように、中心に配置されている４分割されたメイン受光部２０２（Ａ〜Ｄ）と、メイン受光部２０２の左右両側に配置されたサブ受光部２０３（Ｅ〜Ｈ）とを備えている。メイン受光部２０２で変換された電気信号は、光ピックアップ装置におけるフォーカス調整及び、データ信号の再生を行うために使用され、サブ受光部２０３で変換された電気信号は、光ピックアップ装置におけるトラッキング調整を行うのに使用される。

動作時の光ピックアップ装置では、メイン受光部２０２、サブ受光部２０３すべてに光ディスクからのレーザー反射光が照射された状態となっているので、受光素子２０１の出力端子は動作状態となっている。すなわち、受光素子２０１において、図７に示すように、レーザー光信号は電気信号Ｉｓｃに変換され、該電気信号Ｉｓｃは、初段アンプＡ１１で電流電圧変換増幅され、更に、後段アンプＡ１２で電圧増幅されて、出力端子１０１から信号出力される。

上記のような、縦続接続されたアンプ回路を有する受光アンプ素子において、回路全体を安定して動作させるには、電源ラインに生じるノイズや発振等を防ぐ必要がある。このため、図７に示す受光アンプ素子では、各アンプ回路（Ａ１１、Ａ１２）に電源パッド１０２から電源を供給するために別々の電源ラインであるメタル配線１０３〜１０５を設けている。このように、縦続接続された複数のアンプ回路において、別々の電源ラインによって電源を供給する例としては、例えば、特許文献１が挙げられる。ここで、図９に電源パッド部分における電源ライン（メタル配線ライン）の概略図を示す。
特開２００３−３７４４６公報（２００３年２月７日公開）

ところで、図９に示す例では、電源ラインに生じるノイズを抑制するように、初段アンプ回路に電源を供給するメタル配線１０３、後段アンプ回路に電源を供給するメタル配線１０４、その他の回路に電源を供給するメタル配線１０５というように、電源パッド１０２から各回路に対して独立して電源ラインが形成されている。

ここで、上述のように、複数のアンプ回路が縦続接続された多段アンプ回路においては、初段アンプ回路の出力端子において、電圧の急激な変動により、結合ノイズが発生する。このため、上記の回路構成では、初段アンプ回路で発生した電圧の急激な変動が電源パッド１０２を介して、後段アンプ回路に、増幅信号と共に入力されることになり、回路動作が不安定になるという問題が生じる。

なお、結合ノイズの発生原因は様々である。特に顕著な原因は、集積回路内に積層された金属層および絶縁層における層間接合の不良である。チップ上にコンデンサおよびトランジスタを集積して形成する際、金属層および絶縁層を何層も積み上げる。この場合、層間できちんと接合されていない不良部分が有ると、その不良部分からノイズ（接合ノイズと呼ぶ）が発生する。

また、集積回路外に原因の有るノイズ（生活環境により発生するノイズ；一般的に外乱ノイズと呼ぶ）も、集積回路に電気的影響を与える。
結合ノイズとは、上記の接合ノイズおよび外乱ノイズの総称である。

上述のように、初段アンプ回路の出力端子において、電圧の急激な変動が起きるのは、結合ノイズが、電源（Ｖcc，Ｖref）を不安定にするためである。また、該出力端子における電圧の急激な変動がさらに結合ノイズを発生させるという悪循環が起きる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、多段に縦続接続されたアンプ回路（増幅器）において、初段アンプ回路で発生する結合ノイズを抑制し、後段アンプ回路における回路動作を安定化させることのできる集積回路を提供することにある。

本発明に係る集積回路は、上記課題を解決するために、増幅器が多段に縦続接続され、各増幅器に電力を供給する電源ラインが共通の電源に接続された集積回路において、増幅器のうち初段の増幅器で発生するノイズを低減するノイズ低減手段が設けられていることを特徴としている。

上記の構成によれば、ノイズ低減手段によって、初段の増幅器で発生するノイズが低減され、他の増幅器と共通の電源を介して後段の増幅器にノイズが入力されるのを抑えることができる。

これにより、初段の増幅器において発生したノイズ、例えば結合ノイズによって、後段の増幅器の動作を不安定にすることはないので、集積回路全体の動作を安定化させることができる。

本発明に係る集積回路は、上記ノイズ低減手段が、抵抗とコンデンサとを含む積分器からなることを特徴としている。

これにより、集積回路内にノイズ低減手段を組み込むことが容易となる。しかも、積分回路が、抵抗とコンデンサとを含んだものであるので、既存の素子を利用して積分回路を形成することが容易になる。

なお、上記ノイズ低減手段が、(a)上記初段の増幅器と上記電源との間に接続された電源ライン上に形成された抵抗と、(b)該抵抗と初段の増幅器との間の電源ラインに一端が接続されるとともに、他端が接地された容量とを含む積分器からなっていてもよい。

本発明に係る集積回路は、上記積分器が、上記初段の増幅器と上記電源との間に接続された電源ラインに電気的に接続されていてもよい。

なお、本発明に係る集積回路は、増幅器が多段に縦続接続され、各増幅器に電力を供給すると共に、増幅器毎に共通の電源に接続された電源ラインを備え、上記増幅器のうち初段の増幅器と上記電源との間に接続された電源ライン上に積分器が接続されていてもよい。

本発明に係る集積回路は、上記積分器の抵抗の抵抗値を、３０Ω〜７０Ωに設定していることを特徴としている。

これにより、集積回路に既存の素子を利用して積分回路を形成することが可能となる。

例えば、上記抵抗として、集積回路の他の回路素子を構成する半導体層の拡散領域の両端に電極を形成した抵抗が利用可能となる。

また、上記拡散領域としては、上記他の回路素子の一つである容量素子の下部電極としてもよいし、上記他の回路素子の一つである静電対策素子のコレクタ電極としてもよい。

このように、積分器を既存の素子で形成することで、別途積分器を設ける場合に比べて、集積回路の小型化を図ることができる。例えば、ＩＣチップであれば、チップ面積を増大させることなく、積分器を付加することが可能となり、高性能で小型のＩＣチップを提供できるという効果を奏する。

なお、上記積分器の抵抗は、集積回路内に予備的に設けられた容量素子の半導体層の拡散領域の両端に電極を形成した構成であってもよい。

さらに、上記積分器の抵抗は、集積回路の他の回路素子を構成する半導体層の拡散領域に、電源に接続された電極と、上記初段の増幅器に接続された電極とを形成した構成であってもよい。

本発明に係る集積回路は、上記初段の増幅器の入力端子に受光素子が接続されていることを特徴としている。

これにより、受光アンプ素子に本発明の集積回路を利用することが可能となる。

本発明に係る光ピックアップ装置は、受光素子を有する集積回路を備えた光ピックアップ装置であり、上記集積回路は、増幅器が多段に縦続接続され、各増幅器に電力を供給すると共に、増幅器毎に共通の電源に接続された電源ラインを備え、上記増幅器のうち初段の増幅器と上記電源との間に接続された電源ラインに電気的に積分器が接続され、上記初段の増幅器の入力端子に受光素子が接続されていることを特徴としている。

上記の構成によれば、初段の増幅器で発生した結合ノイズは、電源と初段の増幅器との間に電気的に接続された積分器で吸収されるので、共通の電源に接続されている次段以降の増幅器に供給されなくなる。

これにより、初段の増幅器において発生した結合ノイズによって、後段の増幅器の動作を不安定にすることはないので、集積回路全体の動作を安定化させることができる。

従って、光ピックアップ装置において受光した光信号を電気信号に変換した場合に、変換された電気信号を集積回路から適切に出力することが可能となるので、受光した光信号に基づく各種の制御を精度よく行うことができる。

このような制御としては、フォーカシング制御やトラッキング制御等が挙げられる。

本発明に係る集積回路は、以上のように、多段に縦続接続された増幅器のうち初段の増幅器で発生するノイズを低減するノイズ低減手段が設けられているので、ノイズ低減手段によって、初段の増幅器で発生するノイズが低減され、他の増幅器と共通の電源を介して後段の増幅器にノイズが入力されるのを抑えることができる。

これにより、初段の増幅器において発生したノイズ、例えば結合ノイズによって、後段の増幅器の動作を不安定にすることはないので、集積回路全体の動作を安定化させることができる。

また、本発明に係る集積回路を、上記初段の増幅器の入力端子に受光素子が接続された受光アンプ素子に適用すれば、受光した光信号を電気信号に適切に変換し、出力することが可能となる。

さらに、その受光アンプ素子を光ピックアップ装置に組み込めば、受光した光信号に基づくフォーカシング制御やトラッキング制御等の精度を向上させることができる。

本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、本発明の集積回路の一例として、光ピックアップ装置に備えられた受光アンプ素子について説明する。

図１は、本実施の形態にかかる受光アンプ素子の概略ブロック図である。

図１に示すように、本実施の形態にかかる受光アンプ素子は、初段アンプ回路１１と、該初段アンプ回路１１の出力側に接続された後段アンプ回路１２と、該初段アンプ回路１１の入力側に接続された受光素子１３とを含み、該受光素子１３によって変換された電気信号が縦続接続された初段アンプ回路１１、後段アンプ回路１２によって所定の大きさまで増幅された後、出力端子１４から出力されるようになっている。

また、上記受光アンプ素子には、初段アンプ回路１１及び後段アンプ回路１２に電源を供給するための電源パッド１５が設けられ、該電源パッド１５から各回路１１・１２等に電源ラインとなるメタル配線１６〜１８が接続されている。具体的には、メタル配線１６は、初段アンプ回路１１に接続され、メタル配線１７は、後段アンプ回路１２に接続され、メタル配線１８は、その他の回路（図示せず）に接続されている。

なお、メタル配線１６には、後述する結合ノイズをカットするための積分器（ノイズ低減手段）２０が接続されている。すなわち、電源パッド１５と初段アンプ回路１１との間の電源ライン（メタル配線１６）上に積分器２０が接続された構成となっている。

図２は、上記積分器２０の詳細を示す概略ブロック図である。

図２に示すように、積分器２０は、メタル配線１６上に形成された抵抗素子からなる抵抗部２１と、該抵抗部２１よりも初段アンプ回路１１側（該抵抗部２１と初段アンプ回路１１との間）に形成された容量素子からなる容量部２２とで構成されている。上記容量部２２の一端は、メタル配線１６に接続され、他端は接地されている。

従って、上記構成の受光アンプ素子によれば、初段アンプ回路１１内で発生した結合ノイズが電源ラインであるメタル配線１６を介して電源パッド１５に帰還しようとしても、該メタル配線１６に接続された積分器２０によって、上記結合ノイズがカットされる。このため、後段アンプ回路１２に対して、結合ノイズを有した電源を供給することは無くなるので、該後段アンプ回路１２の動作を安定化させることができる。

上記結合ノイズは、初段アンプ回路１１の出力端子において、電圧の急激な変動により発生するものであり、特に、一定周波数以上の高周波のノイズが回路に入力されると、該回路の動作が一般に不安定になる。そこで、初段アンプ回路１１と電源パッド１５との間に設けられた積分器２０は、一定周波数以上（高周波）のノイズを、容量部２２を介してグランドに逃がすようになっている。この結果、電源パッド１５には、回路の動作を不安定にさせる高周波のノイズが帰還しないようになる。

従って、上記積分器２０としては、少なくとも、回路動作を不安定にさせるノイズを逃がすように構成すればよい。

なお、本発明によれば、初段アンプ回路１１と電源パッド１５との間に積分器２０を設けたことにより、回路の動作を安定化させることができるので、後段アンプ回路１２と電源パッド１５とを接続する電源ライン１７にバイパスコンデンサ等のノイズ低減素子を設けることは不要である。

積分器２０で除去できるノイズの周波数（ｆ）は、抵抗部２１の抵抗値（Ｒ）と容量部２２の容量値（Ｃ）とで決まる。一般的に、ｆ＝(１／２)πＲＣの式によって、除去できるノイズの周波数が決定される。本発明は、例えば１００ＭＨｚ以上のノイズを除去の対象としている。

ここで、積分器２０の有無によるノイズの発生について、図３を参照しながら以下に説明する。図３は、初段アンプ回路１１と電源パッド１５との間のメタル配線１６に流れる信号の周波数応答特性を示すグラフである。ここで、図３のグラフは、測定チップ（図１に示す構成を有する測定対象の集積回路）に対して、Ｖｃｃ電源＝５Ｖ、Ｖｅｒ電源（後段アンプ回路１２に印加される図１のＶｒｅｆ）＝２．１Ｖの２つの電源を印加し、該測定チップの出力端子に抵抗＝１０ｋΩ、容量＝１０ｐＦを負荷としてスペクトルアナライザーを使用し、ノイズが付加された出力端子１４の出力の周波数特性を測定することによって得られたものである。

なお、上記Ｖｃｃ電源は、電源パッド１５の電源電圧を発生し、Ｖｅｒ電源とは、後段アンプ回路１２に印加されるＶｒｅｆ（図１）を発生する。

図３に示すグラフから、積分器２０を挿入していない状態（初期状態；従来技術）では、ノイズ成分としてグラフの右手に生じるピーキングの量が１０ｄＢとなり、信号にノイズ成分が含まれていることが分かり、積分器２０を挿入した状態では、ピーキングの量が０ｄＢとなり、信号にノイズ成分が含まれていないことが分かる。ここで、ノイズ成分の大きさを示すピーキング量が大きいと、回路が発振していることになる。

これにより、上記構成の受光アンプ素子では、初段アンプ回路１１と電源パッド１５との間に積分器２０を挿入することにより、後段アンプ回路１２に初段アンプ回路１１からの結合ノイズが入力されないようになるので、該後段アンプ回路１２の動作が安定化し、この結果、受光アンプ素子全体での動作を安定化させることができる。

このように、受光アンプ素子全体での動作が安定化すれば、この受光アンプ素子を備えた光ピックアップ装置の動作も安定化させることができる。

従って、光ピックアップ装置において受光した光信号を電気信号に変換した場合に、変換された電気信号を集積回路である受光アンプ素子から適切に出力することが可能となるので、受光した光信号に基づく、フォーカシング制御やトラッキング制御等の各種制御を精度よく行うことができる。

これにより、上記構成の光ピックアップ装置をＣＤ（compact disc）プレーヤ等に搭載すれば、再生信号の品位を向上させることができる。また、このような光ピックアップ装置を搭載できる装置においては、記録媒体に記録された情報の再生信号の品位を向上させることができる。

なお、上記受光アンプ素子は、図１に示すように、受光素子を含んだ２段のアンプ回路を一組で構成してもよいし、２段のアンプ回路を複数組で構成してもよい。後者の構成では、それぞれの組において初段アンプ回路と電源パッドとの間に積分器を設ければ、２段のアンプ回路が一組の場合と同様の効果を奏することができる。

具体的には、図４に示すように、同一の絶縁性基板３０上に、初段アンプ回路１１と後段アンプ回路１２とが縦続接続されて構成された第１ブロック３１、第２ブロック３２を形成してもよい。なお、各ブロックの後段アンプ回路１２同士は、共通の基準電圧Ｖｒｅｆが入力されるようになっている。

縦続接続されたアンプ回路は、図１及び図４に示す２段に限定されるものではなく、３段以上であってもよい。何れの場合であっても、問題になるのは初段アンプ回路で発生したノイズが電源パッドを介して、後段アンプ回路に入力されることであるので、初段アンプ回路と電源パッドとの間にノイズをカットするための積分器を設けていれば、３段以上のアンプ回路を縦続接続したものであってもよい。

また、同一の絶縁性基板３０上に形成されるブロック数は、図４に示す２つのブロックに限定されず、３つ以上のブロックで構成してもよい。

ところで、上記ブロック内には、初段アンプ回路１１で発生するノイズをカットするための積分器２０が図１と同様に配置されている。この積分器２０は、図２に示すように、抵抗部２１と容量部２２とで構成されており、これら素子（抵抗部２１及び容量部２２）が、受光アンプ素子を構成するＩＣチップ内で別途形成される場合には、チップ面積を増大させることになる。しかも、上述のように、ブロック数が増大すれば、それに伴って積分器の数も増大し、チップ面積をさらに増大させることになる。

しかしながら、以下のような構成にすることで、既存の素子を利用して、チップ面積を増大させることなく積分器を構成することが可能となる。

一般に、チップ内において容量素子（集積回路に含まれた積分器以外の他の回路素子）は、電源パッド、出力端子パッド付近に配置されている事が多く、電源のメタル配線の工夫次第で、積分器として利用する事ができる。具体的には、チップ内で通常は素子と素子の隙間を埋めたり、電源ラインのノイズカットや、回路内の位相補償容量などとして利用したりするために、予備的に配置されている容量素子を、積分器に利用することが考えられる。このような容量素子を利用した積分器について、図５（ａ）（ｂ）を参照しながら説明する。なお、上述の予備的に配置されている容量素子は、必要が有れば利用されるが、利用されなければ電気的に孤立している。

図５（ａ）は、上記の容量素子の一例を示す概略断面図を示し、図５（ｂ）は、積分器の抵抗部及び容量部を上記の容量素子で形成した例を示す概略断面図を示す。

図５（ａ）に示すように、容量素子４０下部には下部メタル領域４１が存在し、容量素子４０上部には上部メタル領域４６が形成されている。通常の容量素子４０の使い方としては、下部メタル領域４１部分から下部電極４２を取り出し、上部メタル領域４６から上部電極４７を取り出している。上部メタル領域４６と下部メタル領域４１間には、絶縁層４５が存在する。つまり、通常利用する容量素子４０は、上部電極４７、上部メタル領域４６、絶縁層４５、下部メタル領域４１、下部電極４２により形成されている事がわかる。

次に、積分器を構成する構成要素の一つである抵抗部の形成方法について説明する。先に、図５（ａ）において、容量素子４０の下部メタル領域４１から下部電極４２を取り出すことを説明したが、図５（ｂ）に示すように、下部メタル領域４１を挟んで下部電極４２と逆側のもう一端より下部電極４３を取り出す事で、下部メタル領域４１自体が抵抗部分４４となり、積分器２０の抵抗部２１として利用する事が可能になる。なお、下部メタル領域４１を半導体層の拡散領域に置き換えることにより、下部メタル領域４１よりも抵抗値を大きくすることもできる。

図５（ｂ）に示すように、積分器２０の容量部２２は、上部電極４７、上部メタル領域４６、絶縁層４５、下部メタル領域４１、下部電極４２で構成され、積分器２０の抵抗部２２は、下部電極４２、下部メタル領域４１、下部電極４３で構成される。

なお、図１の構成では、下部電極４２は電源パッド１５に接続され、下部電極４３は、初段アンプ回路１１に接続される。

従って、積分器は、既存の素子（容量素子）で形成されるので、チップ面積を増大させることはない。

上記積分器を既存の素子を利用した他の例について、図６を参照しながら以下に説明する。図６は、静電対策素子６１（集積回路に含まれた積分器以外の他の回路素子）を用いて形成した積分器の上面図を示す。

静電対策素子６１は、通常各パッド（電源パッドおよび出力端子パッドを含めた全てのパッド）の近傍に配置されており、外部からの静電気に対して内部回路の破壊を阻止するためのトランジスタ素子である。この静電対策素子６１のコレクタ電極６２は拡散領域となっているため、このコレクタ電極６２の両端に電極６２ａ、６２ｂを形成すれば、積分器の抵抗部として利用することができる。

なお、図６に示す構成では、電極６２ａは電源パッド１５に接続され、電極６２ｂは、初段アンプ回路１１に接続される。また、電源パッドを複数設けた場合、電源パッドのそれぞれが対応するアンプ回路に対する電源供給を行う。

この場合の積分器の容量部は、前述の図５（ａ）に示した場合と同様に、上部電極４７、上部メタル領域４６、絶縁層４５、下部メタル領域４１、下部電極４２を利用する事により形成する事ができる。

このように、受光アンプ素子におけるチップ面積の増大を招くことなく、回路動作を安定化させるための積分器を設けることができるので、結果として、再生精度の高い光ピックアップ装置の小型化を図ることが可能になる。

ところで、通常、光ピックアップ装置を構成するピックアップ素子などに使用される抵抗値はキロΩオーダーの素子である事が多い。このため、積分器を構成するような、抵抗値が数十Ω程度（３０Ω〜７０Ω程度）の抵抗素子を同一チップ上に別途形成する事は困難であった。

しかしながら、図５（ａ）（ｂ）や図６で示したように既存の素子である容量素子や静電対策素子を積分器として利用すれば、容易に低抵抗な抵抗素子を実現することができる。例えば、図５（ａ）（ｂ）に示す容量素子４０では、下部メタル領域４１を積分器の抵抗部として利用すればよく、図６に示す静電対策素子６１では、コレクタ電極６２の拡散領域を積分器の抵抗部として利用すればよい。

以上のように、本発明は、複数チャネルの初段アンプ及び後段アンプに共通の電源パッドを接続してなる受光アンプ素子について、初段アンプと電源パッドとの間に抵抗とコンデンサとからなる積分器を設ける。

このことで、初段アンプの出力端子で急激な電圧変動が起き、それによって回路動作が不安定になる問題を解決することができる。

本発明は積分器の形成方法について、チップ内に既存の素子である容量素子、静電対策素子を利用することでチップ面積を拡大する必要無く、市場に要求される微細化・低コスト化を実現することが可能になる。この結合ノイズを抑制する効果については、光ピックアップ素子をはじめ高速な周波数特性を有する素子について特に有効である。

本実施の形態では、光ピックアップ装置を構成する受光アンプ素子を例に説明したが、これに限定されるものではなく、多段増幅器において、各増幅器が共通の電源パッドから電源が供給されている場合に、初段の増幅器と電源パッドとの間に積分器を接続している回路が適用できるものであればどのような集積回路にも適用できる。

例えばラジオ受信機、テレビジョン受信機、携帯電話機、コードレス電話機、近距離無線データ通信技術のブルートウース、無線ＬＡＮ、カーナビゲーションシステム、通信機能を備えたゲーム機などの高周波信号を受信して処理する機能を備えた各種電子機器に搭載可能な集積回路に、本発明を適用することができる。

また、ノイズ低減手段として、積分器２０に限定されるものではなく、初段アンプ回路１１で生じるノイズ（特に、後段のアンプ回路に悪影響を及ぼすノイズ）をカットする手段であれば、何れの構成であってもよい。積分器２０に限定されない場合には、ノイズ低減手段は、初段アンプ回路１１と電源パッド１５との間に設ける必要はなくなるので、集積回路の設計の自由度が拡がる。

さらに、光ピックアップ装置を利用した装置としては、光ディスク記録再生装置、光ディスク再生装置があり、具体的には、ＭＤ（mini disc）装置や、携帯型ＣＤ（compact disc）プレーヤや、ＣＤ−Ｒ／ＲＷ装置や、ＤＶＤ±Ｒ／ＲＷ装置、ＤＶＤプレーヤ、ＤＶＤプレーヤを用いたカーナビゲーションシステム等があり、これら何れの装置においても本発明を適用することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、多段増幅器および集積回路に関し、特に複数の増幅器により順次ゲインを増幅する多段増幅器および、大きなゲインを有する回路を備えた集積回路を持つ光ピックアップ装置に用いると好適であり、また、高速な周波数特性が特に必要とされる集積回路において用いるとより好適である。

本発明の実施形態を示すものであり、集積回路の要部構成を示すブロック図である。 図１に示した集積回路に設けられた積分器の要部構成を示すブロック図である。 積分器の有無による集積回路の周波数特性を比較したグラフである。 本発明の集積回路の他の例を示すブロック図である。 （ａ）は、集積回路の容量素子の概略断面を示す図であり、（ｂ）は、（ａ）に示した容量素子を利用して積分器を形成した場合の該容量素子の概略断面を示す図である。 本発明の集積回路の積分器を静電対策素子で形成した場合の要部構成を示す図である。 従来の集積回路の要部構成を示すブロック図である。 一般的な、受光素子の受光部の模式図である。 図７に示した集積回路に設けられた積分器の要部構成を示すブロック図である。

符号の説明

１１ 初段アンプ回路（増幅器）
１２ 後段アンプ回路（増幅器）
１３ 受光素子
１４ 出力端子
１５ 電源パッド（電源）
１６ メタル配線（電源ライン）
１７ メタル配線（電源ライン）
１８ メタル配線（電源ライン）
２０ 積分器（ノイズ低減手段）
２１ 抵抗部
２２ 容量部
３０ 絶縁性基板
３１ 第１ブロック
３２ 第２ブロック
４０ 容量素子
４１ 下部メタル領域
４２ 下部電極
４３ 下部電極
４４ 抵抗部分
４５ 絶縁層
４６ 上部メタル領域
４７ 上部電極
５３ 下部電極
６１ 静電対策素子
６２ コレクタ電極

Claims (11)

1. 増幅器が多段に縦続接続され、各増幅器に電力を供給する電源ラインが共通の電源に接続された集積回路において、
   上記増幅器のうち初段の増幅器で発生するノイズを低減するノイズ低減手段が設けられていることを特徴とする集積回路。
2. 上記ノイズ低減手段は、抵抗とコンデンサとを含む積分器からなることを特徴とする請求項１に記載の集積回路。
3. 上記積分器は、上記初段の増幅器と上記電源との間に接続された電源ラインに電気的に接続されていることを特徴とする請求項２に記載の集積回路。
4. 上記積分器の抵抗の抵抗値は、３０Ω〜７０Ωに設定されていることを特徴とする請求項２に記載の集積回路。
5. 上記積分器の抵抗は、集積回路の他の回路素子を構成する半導体層の拡散領域の両端に電極を形成してなることを特徴とする請求項２に記載の集積回路。
6. 上記拡散領域は、上記他の回路素子の一つである容量素子の下部電極からなることを特徴とする請求項５に記載の集積回路。
7. 上記拡散領域は、上記他の回路素子の一つである静電対策素子のコレクタ電極からなることを特徴とする請求項５に記載の集積回路。
8. 上記初段の増幅器の入力端子に受光素子が接続されていることを特徴とする請求項１に記載の集積回路。
9. 受光素子を有する集積回路を備えた光ピックアップ装置において、
   上記集積回路に、請求項８に記載の集積回路を用いたことを特徴とする光ピックアップ装置。
10. 請求項９に記載の光ピックアップ装置を備えたことを特徴とする光ディスク記録再生装置。
11. 請求項９に記載の光ピックアップ装置を備えたことを特徴とする光ディスク再生装置。

Images