JP2007150608A - 受光増幅回路、及び、光ピックアップ装置 - Google Patents

受光増幅回路、及び、光ピックアップ装置 Download PDF

Info

Publication number
JP2007150608A
JP2007150608A JP2005341147A JP2005341147A JP2007150608A JP 2007150608 A JP2007150608 A JP 2007150608A JP 2005341147 A JP2005341147 A JP 2005341147A JP 2005341147 A JP2005341147 A JP 2005341147A JP 2007150608 A JP2007150608 A JP 2007150608A
Authority
JP
Japan
Prior art keywords
amplifier circuit
circuit
light receiving
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005341147A
Other languages
English (en)
Other versions
JP4566893B2 (ja
Inventor
Takanori Okuda
隆典 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005341147A priority Critical patent/JP4566893B2/ja
Publication of JP2007150608A publication Critical patent/JP2007150608A/ja
Application granted granted Critical
Publication of JP4566893B2 publication Critical patent/JP4566893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

【課題】トランジスタスイッチによるゲインの切り替え制御が可能であり、かつ、高速な応答特性と広いダイナミックレンジとを有する受光増幅回路を実現する。
【解決手段】受光素子PD11から入力された信号電流を増幅するエミッタ接地増幅回路と、導通と遮断とを切り替えるトランジスタスイッチQsw1〜Qsw2を含み、上記エミッタ接地増幅回路から出力された信号電流を上記エミッタ接地増幅回路の入力に帰還させる帰還回路とを備え、上記エミッタ接地増幅回路に含まれるトランジスタQ11は、定電圧回路12を介してエミッタを接地されている。
【選択図】図1

Description

本発明は、異なる複数の受光強度に対応した受光増幅回路、および、その受光増幅回路を含む光ピックアップ装置に関する。
光ディスク(光記録媒体)は、音声、映像、文書データなどの情報を記録するメディアとして広く使用されており、光ディスクに記録された情報を再生し、また、光ディスクに情報を記録する光記録再生装置が各種開発されている。光ピックアップ装置は、光記録再生装置において、光ディスクに対し情報の書込み/読み出しを行う主要構成要素である。近年DVDメディアの普及に伴い、DVD記録再生装置が販売されているが、これらの装置に搭載される光ピックアップは、既存メディアであるCDに対しても同時に対応する必要がある。また、これらの光ピックアップ装置は、再生のみ可能なROMディスク、書込み可能な±Rディスク、書換え可能な±RWディスク、あるいは、RAMディスクなど多種のディスクにも対応する必要がある。
図6は、DVDとCDとに対して情報の記録/再生を行う光ピックアップ装置61の概略構成を示す概略構成図である。図6に示すように、光ピックアップ装置61は、DVD用赤色(650nm)レーザー素子62、CD用赤外(780nm)レーザー素子63、光学系64、および、受光増幅回路65を含んでいる。
DVD用赤色レーザー素子62、または、CD用赤外レーザー素子63から出射されたレーザー光は、光学系64を介して、光ディスク66に照射される。また、光ディスク66により反射された反射光は、光学系64により、受光増幅回路65へと導かれる。受光増幅回路65は、受光した反射光を電気信号に変換し、得られた電気信号を増幅して出力する。
ここで、光源であるDVD用赤色レーザー素子62、または、CD用赤外レーザー素子63から出射されるレーザ光の強度は、一般に、再生時には小さく、記録時には大きい。これは、記録時には、再生時の10倍程度の強度をもつレーザー光を光ディスクに照射し、光ディスク上に記録マークを形成する必要があるためである。光源から出射されるレーザ光の強度が変化すると受光増幅回路65に入射する光量も変化する。このため、受光増幅回路65に入射する入射光の強度も、再生時と記録時とでは、約10倍程度変化する。
さらに、光ピックアップ装置1は、種類の異なる光ディスクに対して情報の記録/再生を行う必要があり、対象となる光ディスク表面の反射率は光ディスクの種類毎に異なる。通常、ROMディスクの反射率は高く、書込み可能な±R/±RWディスクの反射率は低く、RAMディスクの反射率はさらに低い。光ディスクの反射率が小さいと、受光増幅回路65に入射する反射光の強度も小さくなる。従って、受光増幅回路65に入射する入射光の強度は、記録/再生の別によって、あるいは、記録/再生の対象となる光ディスクの種類によって、大きく変動することになる。
大きく変動する入射光に対応するために、受光増幅回路65は、出力する電気信号が略一定の振幅になるよう、複数のゲイン(感度)を切替えて電気信号を増幅する必要がある。
図7は受光増幅回路65の概略構成を示す回路ブロック図である。図7に示すように、受光増幅回路65は、受光素子71、増幅器72、帰還抵抗Rf1〜Rf3、および、スイッチ素子SW1〜SW2を含んでいる。受光素子71は、光信号を電気信号に変換し、得られた電気信号は増幅器72により増幅される。
受光増幅増幅素子65のゲインは、スイッチ素子SW1〜SW2により、帰還抵抗Rf1〜Rf3を切り替えて使用することにより設定される。例えば、スイッチ素子SW1〜SW2が全て遮断状態の場合、受光増幅回路65のゲインは帰還抵抗Rf1により設定される値となる。スイッチ素子SW1を導通状態にすると、受光増幅回路65のゲインはRf1// Rf2により設定される値となり、ゲインが下がる。同様に、さらにスイッチ素子SW2を導通状態にすると、受光増幅回路65のゲインはRf1// Rf2//Rf3により設定される値となり、さらにゲインを下げることができる。
図8は受光増幅回路65の具体的な回路例を示す回路図である。図8に示した回路においては、受光素子PD81により生成された電気信号が、トランジスタQ81〜Q85、および、定電流源I81〜I82からなる差動型増幅回路81により増幅される。ゲインの設定のためには、帰還抵抗Rf81〜Rf83が利用される。帰還抵抗Rf81〜Rf83の切り替えは、トランジスタスイッチQsw1〜Qsw2により行われる。トランジスタスイッチのコレクタ−エミッタ間を導通状態にするためには、そのトランジスタスイッチからベース電流を飽和するまで引き抜けば良い。
光ディスクの再生速度、および、記録速度の高速化に伴い、光ピックアップ装置においては、要求されるレーザー光量の上限が上昇する一方、RAMディスクや2層ディスクなど反射率の低いディスクの登場により、要求されるレーザー光量の下限は低下している。従って、受光増幅回路には、単にゲインの切り替えが可能であるばかりではなく、応答特性の高速化、ダイナミックレンジの拡大、S/N比確保のための低ノイズ化が要求されている。
しかしながら、図8に示した従来の受光増幅回路は、差動型の増幅回路により信号電流を増幅しているので、増幅回路に含まれるトランジスタの寄生容量により応答特性が悪く、また、動作点が基準電圧である事により信号レンジ(ダイナミックレンジ)が狭いという問題がある。
このような問題を解決するためには、寄生容量が少なく高速化に有利で、かつ、動作点をGND基準で設定できダイナミックレンジを確保し易い、エミッタ接地増幅回路を利用することが考えられる。しかし、エミッタ接地増幅回路を利用する場合には、複数のゲインを切り替えるためのトランジスタスイッチの導通状態において、当該トランジスタスイッチにベース電流を供給するドライブ用トランジスタの動作電圧を確保することが困難になるという別の問題が生じる。
本発明は、上記の問題に鑑みてなされたものであり、その目的は、トランジスタスイッチによるゲインの切り替え制御が可能であり、かつ、高速な応答特性と広いダイナミックレンジとを有する受光増幅回路を実現することにある。
本発明に係る受光増幅回路は、上記課題を解決するために、受光素子から入力された信号電流を増幅するエミッタ接地増幅回路と、導通と遮断とを切り替えるトランジスタスイッチを含み、上記エミッタ接地増幅回路から出力された信号電流を上記エミッタ接地増幅回路の入力に帰還させる帰還回路とを備え、上記エミッタ接地増幅回路に含まれるトランジスタは、定電圧回路を介してエミッタを接地されていることを特徴としている。
上記構成によれば、上記エミッタ接地増幅回路の出力点の電位を、上記トランジスタのベース−エミッタ間電圧よりも、さらに上記定電圧回路の出力電圧分だけ高くすることができる。これにより、上記トランジスタスイッチにベース電流を与えるスイッチドライブ用トランジスタの動作電圧を確保することができる。
しかも、上記構成によれば、受光素子から入力された信号電流は、エミッタ接地増幅回路により増幅される。従って、上記構成によれば、差動増幅回路で増幅する場合と比べ、高速な応答特性と広いダイナミックレンジとを有する、トランジスタスイッチによるゲインの切り替え制御が可能な受光増幅回路を実現できるという効果を奏する。
本発明に係る受光増幅回路においては、上記定電圧回路は、ダイオード接続されたトランジスタを含むことが好ましい。
ダイオード接続されたトランジスタからなる定電圧回路のインピーダンスは、同じ出力電圧を抵抗器により確保するする場合の抵抗値と比べ、小さい。すなわち、上記構成によれば、定電圧回路のインピーダンスを下げることが可能になり、当該受光増幅回路のオープンループ特性の変動を抑制することができるという更なる効果を奏する。
本発明に係る受光増幅回路においては、上記定電圧回路は、直列接続された1つ以上の飽和状態にあるトランジスタを含むことが好ましい。
上記構成によれば、上記定電圧回路のインピーダンスを上昇させることなく、上記定電圧回路の出力電圧を、上記定電圧回路に含まれるトランジスタのセルサイズ、および、そのトランジスタに与えるベース電流により制御することができる。すなわち、上記構成によれば、当該受光増幅回路のオープンループ特性の変動を抑えながら、さらに、上記定電圧回路の出力電圧を自由に設定することができるという更なる効果を奏する。
本発明に係る受光増幅回路においては、上記定電圧回路の出力電圧は、上記トランジスタスイッチにベース電流を与えるスイッチドライブ用トランジスタの飽和時コレクタ−エミッタ間電圧に略同一であることが好ましい。
上記構成によれば、上記スイッチドライブ用トランジスタによる上記トランジスタスイッチの正常な制御が可能である範囲内で、上記エミッタ接地増幅回路の出力点の電位を最小化することができる。すなわち、上記構成によれば、上記スイッチドライブ用トランジスタによる上記トランジスタスイッチの正常な制御が可能である範囲内で、当該受光増幅回路のダイナミックレンジを最大化することができる。
本発明に係る受光増幅回路においては、上記エミッタ接地増幅回路の出力を上記エミッタ接地増幅回路の入力に帰還させる、トランジスタスイッチを含まない帰還回路と、上記トランジスタスイッチを含む上記帰還回路が遮断状態にあるとき、上記エミッタ接地増幅回路に含まれる上記トランジスタのエミッタを短路して接地する、上記定電圧回路と並列に接続されたスイッチとを備えることが好ましい。
トランジスタスイッチを含む上記帰還回路が遮断状態にあるとき、当該トランジスタスイッチにベース電流を与えるスイッチドライブ用トランジスタの動作電圧を確保する必要はない。そこで、上記エミッタ接地増幅回路に含まれる上記トランジスタのエミッタを短路して接地したとしても、上記トランジスタスイッチの制御に支障はない。
また、ここで、トランジスタスイッチを含む上記帰還回路が遮断状態にあるときとは、すなわち、当該受光増幅回路のゲインが大きく設定されているときに他ならない。
従って、上記構成によれば、当該受光増幅回路のゲインが大きく設定されているとき、上記トランジスタスイッチの制御に支障を来たすことなく、上記エミッタ接地増幅回路の出力点の電位を下げることができる。このため、上記構成によれば、当該受光増幅回路のゲインが大きく設定されているとき、当該受光増幅回路のダイナミックレンジを拡大することができる。
本発明に係る受光増幅回路は、上記の受光増幅回路を初段アンプとして含むことが好ましい。
上記構成によれば、初段アンプのゲインが大きく設定されているとき、当該初段アンプのダイナミックレンジが広いので、後段アンプのゲインを小さく設計することが可能になる。従って、初段アンプのゲインを大きく設定する必要がある微弱な入力信号に対して、良好なS/N比を有する受光増幅回路を実現することが可能になる。
本発明に係る受光増幅回路は、上記初段アンプから出力された信号電流を増幅する後段アンプを備え、上記後段アンプのゲインは、上記初段アンプの上記トランジスタスイッチを含む帰還回路が遮断状態にあるとき、1以下であることが好ましい。
上記構成によれば、初段アンプのゲインが大きく設定されているとき、後段アンプのゲインが1以下になる。従って、初段アンプのゲインを大きく設定する必要がある微弱な入力信号に対して、当該受光増幅回路は良好なS/N比を得ることができるという更なる効果を奏する。
本発明に係る受光増幅回路は、上記の受光増幅回路と、受光素子から信号電流が入力されないことを除き、上記の受光増幅回路と同一構造である他の受光増幅回路と、上記受光増幅回路および上記他の受光増幅回路から出力された信号電流を差動増幅する差動増幅回路とを備え、上記信号電流は、切り替え制御可能な複数の抵抗が並列に接続されてなる入力抵抗部を介して、上記差動増幅回路に入力されることが好ましい。
上記構成によれば、帰還抵抗値を切り替えることなく、上記差動増幅回路のゲインを切り替えることができる。従って、ゲインの切り替えにより、上記差動増幅回路の応答周波数特性が変動することはない。換言すれば、当該受光増幅回路は、ゲインに応じて帰還部位相補償容量値を切り替えるための機構を備えることなく、応答周波数特性を維持することができる。すなわち、上記構成によれば、応答特性を悪化させることなく当該受光増幅回路を小型化できるという更なる効果を奏する。
本発明に係る光ピックアップ装置は、上述した受光増幅回路のうちの何れかを含むことを特徴とする。
上記構成によれば、高速な応答特性、広いダイナミックレンジ、あるいは、高いS/N比を有する光ピックアップ装置を実現することができるという効果を奏する。
本発明に係る受光増幅回路は、以上のように、少なくとも、受光素子から入力された信号電流を増幅するエミッタ接地増幅回路と、導通と遮断とを切り替えるトランジスタスイッチを含み、上記エミッタ接地増幅回路から出力された信号電流を上記エミッタ接地増幅回路の入力に帰還させる帰還回路とを備え、上記エミッタ接地増幅回路に含まれるトランジスタは、定電圧回路を介してエミッタを接地されている。
従って、本発明の受光増幅回路は、上記トランジスタスイッチにベース電流を与えるスイッチドライブ用トランジスタの動作電圧を確保することができるので、スイッチドライブ用トランジスタを用いて、ゲインの切り替え制御を実現することができる。しかも、受光素子から入力された信号電流は、エミッタ接地増幅回路により増幅されるので、高速な応答特性と広いダイナミックレンジとを有する受光増幅回路を実現できる。
また、本発明に係る光ピックアップ装置は、上記受光増幅回路を備えているので、高速な応答特性と広いダイナミックレンジとを有する。
本発明の一実施形態について、図面を参照しながら説明すれば以下の通りである。
図1は、本実施形態に係る受光増幅回路11の回路構成を示す回路図である。受光増幅回路11は、概略的に言って、受光素子PD11、接地型増幅回路、3つの帰還回路、および、各帰還回路の導通/遮断を切り替えるスイッチを備えている。
受光増幅回路11が備える増幅回路は、図1に示したように、NPN型トランジスタであるトランジスタQ11〜Q12、定電流源I11〜I12、および、定電圧回路12を含むエミッタ接地増幅回路である。アンプトランジスタとなるトランジスタQ11のベースは、受光素子PD11に接続されている。また、トランジスタQ11のエミッタは、定電圧回路12を介してGNDに接地されている。さらに、トランジスタQ11のコレクタは、定電流源I11を介して電圧Vcc(5.0V)の電源に接続されている。すなわち、トランジスタQ11は、受光素子PD11により入力された信号電流を増幅する、エミッタ接地増幅回路を構成する。トランジスタQ11のコレクタは、さらに、後段のトランジスタQ12のベースに接続されている。トランジスタQ12は、コレクタを上記電源および定電流源I11に接続されており、増幅された電気信号をエミッタから出力点13に出力する。
上記エミッタ接地増幅回路の出力は、当該エミッタ接地増幅回路の入力に、すなわち、トランジスタQ11のベースに帰還される。図1に示したように、受光増幅回路11は、帰還抵抗Rf1〜Rf3をそれぞれ含む、3つの帰還回路を備えている。また、これらの帰還回路のうち、帰還抵抗Rf2〜Rf3を含む帰還回路は、それぞれ当該帰還回路の導通と遮断とを切り替えるトランジスタスイッチQsw1〜Qsw2を含んでいる。受光増幅回路11においては、これらのトランジスタスイッチQsw1〜Qsw2の導通と遮断とを切り替えることにより帰還量を制御して、ゲインを調整することが可能になっている。
PNP型トランジスタであるトランジスタスイッチQsw1を導通状態にするためのドライブ電流は、NPN型トランジスタであるスイッチドライブ用トランジスタQ13により与えられる。すなわち、トランジスタスイッチQsw1のベースとスイッチドライブ用トランジスタQ13のコレクタとが接続されており、スイッチドライブ用トランジスタQ13にコレクタ電流が流れると、このコレクタ電流がQsw1のベース電流となって、トランジスタスイッチQsw1が導通状態となる。また、同様に、トランジスタスイッチQsw2を導通状態にさせるドライブ電流は、スイッチドライブ用トランジスタQ14により与えられる。
図1に示したように、NPN型トランジスタであるスイッチドライブ用トランジスタQ13〜Q14は、ベースを外部入力端子に接続されている。従って、所定のスイッチ信号(SW信号)を当該外部入力端子から入力することにより、スイッチドライブ用トランジスタQ13〜Q14の導通と遮断とを外部から切り替えることができる。ここで、スイッチドライブ用トランジスタQ13〜Q14の導通状態におけるコレクタ電流は、トランジスタスイッチQsw1〜Qsw2を飽和させるのに十分な値に設定されている。従って、外部から所定のスイッチ信号(SW信号)を入力することにより、トランジスタスイッチQsw1〜Qsw2の導通状態と遮断状態とを切り替えることができる。
ここで、定電圧回路12が無い場合、すなわち、アンプトランジスタQ11のエミッタが直接GNDに接地されている場合、出力点13における直流電位VoはトランジスタQ11のベース−エミッタ間電圧Vbe(約0.8V)に等しくなる。この状態でトランジスタスイッチQsw1を導通状態にすると、トランジスタスイッチQsw1にベース−エミッタ間電圧Vbeが発生する。従って、トランジスタスイッチQsw1のベース端子電位は、出力点13の電位Voに対してベース−エミッタ間電圧Vbe分だけ低くなり、約0Vとなる。従って、スイッチドライブ用トランジスタQ13のコレクタ−エミッタ間電圧は、0Vになる。このため、スイッチドライブ用トランジスタQ13にコレクタ電流を流しQsw1を導通状態とすると、スイッチドライブ用トランジスタQ13は飽和領域に入り、Qsw1は遮断状態となる。すなわち、アンプトランジスタQ11のエミッタがGNDに直接接地されている場合、Qsw1を導通状態にすると、スイッチドライブ用トランジスタQ13の動作電圧(コレクタ−エミッタ間電圧)が確保できず、トランジスタスイッチQsw1の正常な制御が実現できない。もう一方のトランジスタスイッチQsw2とスイッチドライブ用トランジスタQ14とに関しても同様である。
一方、本発明の受光増幅回路11においては、アンプトランジスタQ11のエミッタが定電圧回路12に接続されており、アンプトランジスタQ11のエミッタ端子は、定電圧回路12の出力電圧Vmを与えられている。従って、出力点13の電位VoはVbe+Vmとなり、スイッチドライブ用トランジスタQ13はVm程度の動作電圧を保証される。
次に、受光増幅回路11に含まれる定電圧回路12について説明する。
スイッチドライブ用トランジスタQ13の動作電圧を確保するためには、図2(a)に示したように、定電圧回路12の代わりに抵抗Rを接続して、Vm=R×I1(I1は定電流源I11の電流値)とすることが考えられる。しかし、電流値I1は、アンプ特性を考慮して、通常約100〜200μA程度に設定される。従って、例えば、500mVの電位差Vmを得ようとした場合、抵抗Rは約2.5〜5kΩとなってしまう。接地型回路の特性は、アンプトランジスタQ11のエミッタ抵抗とコレクタ抵抗の比で表せるが、このようにエミッタ抵抗Rが大きくなると、アンプ特性(オープンループ特性)が大きく変動し、高速応答特性が劣化する。このため、アンプトランジスタQ11のエミッタに抵抗Rを接続し、スイッチドライブ用トランジスタQ13の動作電圧を確保する設計は採用できない。
そこで、定電圧回路12としては、図2(b)に示す、ダイオード接続されたトランジスタ21を用いることが好ましい。定電圧回路12にダイオード接続されたトランジスタ21を採用した場合、出力電圧Vmはベース−エミッタ間電圧Vbe(約0.8V)となる。従って、増幅回路の出力点13の電位Voは、2Vbe(約1.6V)程度になる。これにより、スイッチドライブ用トランジスタQ13〜Q14を飽和させることなく、トランジスタスイッチQsw1〜Qsw2を導通状態に制御することが可能になる。また、ダイオード接続されたトランジスタ21のアンプ特性への影響は小さい。すなわち、電流値100〜200μAに対する、ダイオード接続したトランジスタ21の等価抵抗値は、約130〜260Ωなる。このため、定電圧回路12としてダイオード接続されたトランジスタ21を採用すれば、アンプ特性(オープンループ特性)の変動を抑え、高速な応答特性を有する受光増幅回路11を実現することができる。
また、定電圧回路12は、直列接続された1つ以上の飽和状態にあるトランジスタであることも好ましい。図2(c)は、このような定電圧回路の構成例として、二つのトランジスタ(トランジスタ22aおよびトランジスタ22b)を直列接続した定電圧回路示を示している。一般に、トランジスタは、過剰なベース電流を与えられると飽和状態となる。そして、飽和状態にあるトランジスタのコレクタ−エミッタ間電圧Vsatは、当該トランジスタのセルサイズ、および、印加するベース電流値により制御することができる。従って、定電圧回路12を直列接続した複数の飽和状態にあるトランジスタにより構成すれば、出力電圧Vmはこれらのトランジスタのコレクタ−エミッタ間電圧の和となり、出力点13の電位Voを自由に設定することができる。
ここで、ダイナミックレンジを拡大するための、定電圧回路12の出力電圧Vmの設定について簡単に説明する。受光増幅回路11のダイナミックレンジは、以下の式で与えられる。
ダイナミックレンジ=Vcc−Vsat−Vbe−Vo
ここで、Vccは電源電圧であり、Vsatは定電流I1に対する飽和電圧であり、また、VbeはトランジスタQ12におけるベース−エミッタ間電圧であり、Voは出力点13の電位である。従って、定電圧回路12の出力電圧Vmを大きく設定し、出力点13の電位Voを上げると、ダイナミックレンジは減少する。そこで、スイッチドライブ用トランジスタQ13〜Q14の動作電圧を確保しつつ、ダイナミックレンジを最大化するために、定電圧回路12の出力電圧Vmは、スイッチドライブ用トランジスタQ13〜Q14の飽和時コレクタ−エミッタ間電圧、すなわち、スイッチドライブ用トランジスタQ13〜Q14が飽和領域に入らない最小のコレクタ−エミッタ間電圧(0.5V程度)と同一、あるいは略同一(定電圧回路の出力電圧と、スイッチドライブ用トランジスタの飽和時コレクタ−エミッタ間電圧との差が、当該飽和時コレクタ−エミッタ間電圧と比べて十分小さい)に設定されることが好ましい。直列接続したトランジスタにより定電圧回路12の出力電圧Vmを0.5V程度に設定した場合、ダイオード接続されたトランジスタ(出力電圧0.8V)と比べ、0.3V程度ダイナミックレンジを拡大することができる。
受光増幅回路11は、トランジスタスイッチQsw1とトランジスタスイッチQsw2とがともに遮断状態にあるとき、アンプトランジスタQ11のエミッタをGNDに短絡させるスイッチを更に備えることが好ましい。図3は、このようなスイッチSWを備えた受光増幅回路31の回路構成を示す回路図である。
図3に示した受光増幅回路31と図1に示した受光増幅回路11の相違点は、定電圧回路に並列に接続されたスイッチSWの有無のみである。図3において図1と同一の部材番号で示した部材は、受光増幅回路11における対応する部材と同一の部材であり、受光増幅回路31においても同一の機能を果たす。
トランジスタスイッチQsw1とトランジスタスイッチQsw2とがともに遮断状態にあるとき(すなわち、帰還抵抗Rf1のみで決まる最大ゲインで増幅が営まれているとき)、定電圧回路12により出力点13の電圧Voを引き上げなくても、スイッチドライブ用トランジスタQ13〜Q15は飽和領域に入ることなく正常に動作する。このため、スイッチSWを導通状態にして、アンプトランジスタQ11のエミッタをGNDに短絡させ、VoをVbeに引き下げることができる。すなわち、最大ゲインで増幅が営まれているときには、ダイナミックレンジを拡大することができる。
この受光増幅回路31は、2段増幅回路の初段アンプとして、好適に利用することができる。上述したように、受光増幅回路31においては、最大ゲインで増幅が営まれるとき、ダイナミックレンジを拡大することができる。従って、初段アンプである受光増幅回路31が最大ゲインで増幅を営んでいるとき、後段アンプのゲインを下げることができる。2段増幅回路において、後段アンプのゲインを下げることは、増幅回路全体のS/Nを向上させる効果を持つ。
初段アンプを最大ゲインに設定する必要があるときは、すなわち、入力される信号電流が微弱なときである。上述した例で言えば、照射されるレーザ光量が少ない光ディスクの再生時、特に、RAMディスクなど反射率の低い光ディスクの再生時である。従って、初段アンプとして受光増幅回路31を備えた2段増幅回路では、S/N比を確保することが非常に重要になる光ディスク再生時に、高いS/N比で信号電流の増幅を行うことができる。
さらに良好なS/Nを実現するために、受光増幅回路31を初段アンプとして含む2段増幅回路においては、後段アンプのゲインを1以下にすることが好ましい。初段アンプとして受光増幅回路31を具備する2段増幅回路では、0.7倍程度のゲインを有する後段アンプを用いて、2V程度の出力振幅を確保することができる。
実際、初段アンプとして、差動増幅回路を用いた場合と、エミッタ接地増幅回路を用いた場合とで比較を行うと、以下のようになる。
まず、初段アンプとして差動増幅回路を用いた場合、初段アンプのダイナミックレンジは
ダイナミックレンジ=Vcc−Vsat−Vbe−Vref
で与えられる(図8に示した回路図に従う、ただしトランジスタスイッチは全て開放状態)。ここで、Vccは電源電圧で約5V,VsatはトランジスタQ84の飽和電圧であり約0.3V、VbeはトランジスタQ85のベース−エミッタ間電圧であり約0.8V、Vrefは通常ピックアップ動作時で2.1V程度である。従って、初段アンプのダイナミックレンジは1.8V程度になる。
一方、初段にエミッタ接地増幅回路を用いた場合、初段アンプのダイナミックレンジは
ダイナミックレンジ=Vcc−Vsat−Vbe−Vo
で与えられる(図3に示した回路図に従う、ただしトランジスタスイッチは全て開放状態。ここで、Vccは電源電圧であり約5V、Vsatは定電流I1に対する飽和電圧であり約0.3V、VbeはトランジスタQ12におけるベース−エミッタ間電圧であり約0.8V、またVoは出力点の電位であり約0.8Vである。従って、初段アンプのダイナミックレンジは3.1V程度になる。
ここで、後段アンプ出力で2Vの振幅が必要な場合、
初段差動型の場合 : 後段アンプゲイン=1.1倍
初段エミッタ接地型の場合 : 後段アンプゲイン=0.7倍
となる。
なお、初段アンプとして受光増幅回路31を用いた場合でも、トランジスタスイッチ導通時には、定電圧回路による出力点電位が定電圧回路の出力電圧Vm(約0.8V)分上昇するため、得られるダイナミックレンジは2.3V程度になる。しかしながら、受光増幅回路31は、その場合でも、差動型の受光増幅回路に比べ広いダイナミックレンジを有している。従って、トランジスタスイッチが導通状態のときでも、初段アンプに差動型増幅回路を採用する場合より後段アンプのゲイン低く設定でき、ノイズ特性における有利性は失われない。
受光増幅回路31を初段アンプとして備えている2段増幅回路の例を、図4および図5を参照しながら説明する。
図4は、受光増幅回路31を初段アンプとして備えている2段増幅回路の一例を示す回路ブロック図である。
図4に示したように、2段増幅回路40は、第1の初段アンプ41、第2の初段アンプ42、および、差動増幅器43を含んでいる。初段アンプ41は、図3に示した受光増幅回路31である。第2の初段アンプ42は、受光素子の出力が入力されないことを除き、図3に示した受光増幅回路31と同一構造を有する回路である。差動増幅器43は、入力端子の一方を初段アンプ41の出力端子に接続され、他方を初段アンプ42の出力端子に接続されており、2つの初段アンプ41〜42から出力された信号を増幅する。
図4に示したように、2段増幅回路40は、差動増幅器43に並列に接続された、帰還抵抗Rf21を含む帰還回路と、帰還抵抗Rf22を含む帰還回路とを備えている。すなわち、差動増幅器43の出力は、帰還抵抗Rf21を介して、あるいは、帰還抵抗Rf22を介して、差動増幅器43の入力端子に帰還される。スイッチSWは、これら2つの帰還回路のうち選択されたいずれか一方の帰還回路へ、差動増幅器43の出力を導く。初段アンプ41が最大ゲインで増幅を行っているときには、後段のゲインを下げるよう、2つの帰還抵抗Rf21〜22のうち、小さい抵抗値を持つ帰還抵抗を含む帰還回路がスイッチSWにより選択さる。これにより、2段増幅回路40は、受光素子から入力される信号電流が微弱な場合でも、高いS/N比で増幅を営むことができる。
図5は、受光増幅回路31を初段アンプとして備えている2段増幅回路の他の例を示す回路ブロック図である。
図5に示したように、2段増幅回路50は、第1の初段アンプ51、第2の初段アンプ52、および、差動増幅器53を含んでいる。初段アンプ51は、図3に示した受光増幅回路31である。第2の初段アンプ42は、受光素子の出力が入力されないことを除き、図3に示した受光増幅回路31と同一構造を有する回路である。差動増幅器53は、入力端子の一方を初段アンプ51の出力端子に接続され、他方を初段アンプ52の出力端子に接続されており、2つの初段アンプ51〜52から出力された信号を増幅する。これらの点に関しては、2段増幅回路50は、図4に示した2段増幅回路40と同一である。
2段増幅回路50における、2段増増幅回路40との相違点は、後段アンプにおける帰還ループが2つから1つになり、入力抵抗Rs51と並列に、抵抗Rs52とスイッチSW51とが設けられている点である。2段増幅回路40においては、帰還回路を切り替えることによりゲインの切り替えが実現されていたが、2段増幅回路50においては、入力抵抗の抵抗値を切り替えることにより、ゲインの切り替えが実現される。
差動増幅器53を含む後段アンプのゲインは、以下の式で与えられる。
後段アンプのゲイン=帰還抵抗値/入力抵抗値
一方、後段アンプの応答周波数特性は次式で与えられる。
後段アンプ応答周波数=1/(2π×帰還抵抗値×帰還部位相補償容量値)
従って、2段増幅回路40のように、帰還抵抗値を切り替える場合、帰還抵抗値と同時に、帰還部位相補償容量値を切替える必要がある。従って、帰還抵抗値を切り替える構成は、回路規模が大きくなるという問題を招来する。一方、入力抵抗値を切替える場合、入力抵抗値の切り替えがアンプの応答特性に影響を与えることはない。従って、2段増幅回路50では、アンプの応答特性を悪化させることなく、装置を小型化することができる。
本発明は、異なる複数の光記録媒体に対して情報を記録/再生する光ピックアップ装置に好適に利用することができる。
本発明の実施形態を示すものであり、受光増幅回路の概略構成を示す回路図である。 本発明の実施形態を示すものであり、受光増幅回路が備えている定電圧回路の回路構成例を示す回路図である。 本発明の実施形態を示すものであり、受光増幅回路の一変形例を示す回路図である。 本発明の実施形態を示すものであり、図1に示した受光増幅回路を前段アンプとして含む、受光増幅回路の概略構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、図1に示した受光増幅回路を前段アンプとして含む、他の受光増幅回路の概略構成を示す回路ブロック図である。 従来技術を示すものであり、光ピックアップ装置の概略構成を示す概略構成図である。 従来技術を示すものであり、光ピックアップ装置に含まれる受光増幅回路の概略構成を示す回路ブロック図である。 従来技術を示すものであり、光ピックアップ装置に含まれる受光増幅回路の回路図である。
符号の説明
11、31 受光増幅回路
12 定電圧回路
13 出力点
PD11 受光素子
Rf1、Rf2、Rf3 帰還抵抗
Q11 アンプトランジスタ(トランジスタ)
Qsw1、Qsw2 トランジスタスイッチ
Q13、Q14 スイッチドライブ用トランジスタ
SW スイッチ
40、50 2段増幅回路(受光増幅回路)
41、42、51、52 初段アンプ(受光増幅回路)
43、53 差動増幅器(差動増幅回路)
Rs51、Rs52 入力抵抗

Claims (9)

  1. 受光素子から入力された信号電流を増幅するエミッタ接地増幅回路と、
    導通と遮断とを切り替えるトランジスタスイッチを含み、上記エミッタ接地増幅回路から出力された信号電流を上記エミッタ接地増幅回路の入力に帰還させる帰還回路とを備え、
    上記エミッタ接地増幅回路に含まれるトランジスタは、定電圧回路を介してエミッタを接地されていることを特徴とする受光増幅回路。
  2. 上記定電圧回路は、ダイオード接続されたトランジスタを含むことを特徴とする請求項1に記載の受光増幅回路。
  3. 上記定電圧回路は、直列接続された1つ以上の飽和状態にあるトランジスタを含むことを特徴とする請求項1に記載の受光増幅回路。
  4. 上記定電圧回路の出力電圧は、上記トランジスタスイッチにベース電流を与えるスイッチドライブ用トランジスタの飽和時コレクタ−エミッタ間電圧に略同一であることを特徴とする請求項1に記載の受光増幅回路。
  5. 上記エミッタ接地増幅回路の出力を上記エミッタ接地増幅回路の入力に帰還させる、トランジスタスイッチを含まない帰還回路と、
    上記トランジスタスイッチを含む上記帰還回路が遮断状態にあるとき、上記エミッタ接地増幅回路に含まれる上記トランジスタのエミッタを短路して接地する、上記定電圧回路と並列に接続されたスイッチとを備えることを特徴とする請求項1に記載の受光増幅回路。
  6. 請求項5に記載の受光増幅回路を初段アンプとして含むことを特徴とする受光増幅回路。
  7. 上記初段アンプから出力された信号電流を増幅する後段アンプを備え、
    上記後段アンプのゲインは、上記初段アンプの上記トランジスタスイッチを含む帰還回路が遮断状態にあるとき、1以下であることを特徴とする6に記載の受光増幅回路。
  8. 請求項5に記載の受光増幅回路と、
    受光素子から信号電流が入力されないことを除き、請求項5に記載の受光増幅回路と同一構造である他の受光増幅回路と、
    上記受光増幅回路および上記他の受光増幅回路から出力された信号電流を差動増幅する差動増幅回路とを備え、
    上記信号電流は、切り替え制御可能な複数の入力抵抗が並列に接続されてなる入力抵抗部を介して、上記差動増幅回路に入力されることを特徴とする受光増幅回路。
  9. 請求項1から8のうち何れか一項に記載の受光増幅回路を含むことを特徴とする光ピックアップ装置。
JP2005341147A 2005-11-25 2005-11-25 受光増幅回路、及び、光ピックアップ装置 Expired - Fee Related JP4566893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341147A JP4566893B2 (ja) 2005-11-25 2005-11-25 受光増幅回路、及び、光ピックアップ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341147A JP4566893B2 (ja) 2005-11-25 2005-11-25 受光増幅回路、及び、光ピックアップ装置

Publications (2)

Publication Number Publication Date
JP2007150608A true JP2007150608A (ja) 2007-06-14
JP4566893B2 JP4566893B2 (ja) 2010-10-20

Family

ID=38211501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341147A Expired - Fee Related JP4566893B2 (ja) 2005-11-25 2005-11-25 受光増幅回路、及び、光ピックアップ装置

Country Status (1)

Country Link
JP (1) JP4566893B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044684A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 増幅回路
JP2011130341A (ja) * 2009-12-21 2011-06-30 Oki Semiconductor Co Ltd 信号処理装置及び信号処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274607A (ja) * 1991-03-01 1992-09-30 Fujitsu Ltd 前置増幅器
JPH08154023A (ja) * 1994-11-28 1996-06-11 Sharp Corp 受光増幅装置
JPH08274546A (ja) * 1994-12-21 1996-10-18 At & T Corp ハイダイナミックレンジの光学式トランスインピーダンス増幅器
JP2000209041A (ja) * 1999-01-19 2000-07-28 Sharp Corp 受光増幅回路
JP2000332546A (ja) * 1999-05-18 2000-11-30 Sharp Corp 受光アンプ回路
JP2001196877A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 前置増幅回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274607A (ja) * 1991-03-01 1992-09-30 Fujitsu Ltd 前置増幅器
JPH08154023A (ja) * 1994-11-28 1996-06-11 Sharp Corp 受光増幅装置
JPH08274546A (ja) * 1994-12-21 1996-10-18 At & T Corp ハイダイナミックレンジの光学式トランスインピーダンス増幅器
JP2000209041A (ja) * 1999-01-19 2000-07-28 Sharp Corp 受光増幅回路
JP2000332546A (ja) * 1999-05-18 2000-11-30 Sharp Corp 受光アンプ回路
JP2001196877A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 前置増幅回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044684A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 増幅回路
JP2011130341A (ja) * 2009-12-21 2011-06-30 Oki Semiconductor Co Ltd 信号処理装置及び信号処理方法

Also Published As

Publication number Publication date
JP4566893B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
JP4228020B2 (ja) 受光増幅回路、光ピックアップ装置および光ディスク装置
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP4397841B2 (ja) 受光アンプ回路およびそれを備えた光ピックアップ装置
US7263046B2 (en) Photo-detector amplifier circuit for optical disk device
US7514665B2 (en) Differential amplifier circuit with rectifier for optical pick-up device
KR100380786B1 (ko) 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치
JP2007122841A (ja) 受光アンプ回路及び光ピックアップ装置
US7442913B2 (en) Photocurrent amplifier circuit and optical pick-up device
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP4566893B2 (ja) 受光増幅回路、及び、光ピックアップ装置
JP4713022B2 (ja) 光ディスクドライブ装置用の増幅回路
US6480042B2 (en) Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2003234623A (ja) 受光アンプ回路及びこれを用いた光ピックアップ
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
JP4230391B2 (ja) 受光アンプ素子、光ピックアップ装置、および光ディスク装置
JP2007066469A (ja) 受光素子回路及びレーザ発光量制御信号導出方法及び光ピックアップ装置
JP2010136030A (ja) 受光増幅回路および光ディスク装置
JP2008167364A (ja) 増幅回路、受光増幅回路、および光ピックアップ装置
JP4524650B2 (ja) 信号駆動装置およびこれを用いた光ピックアップ装置
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP2007026486A (ja) 受光素子回路及び光ディスク装置
JP4347178B2 (ja) ゲイン切り替えアンプおよびそれを用いた受光アンプ素子ならびに光ピックアップ素子
JP2009038648A (ja) 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置
JP2005303684A (ja) 利得可変増幅回路および光ピックアップ装置
JP4706683B2 (ja) 増幅回路及びこれを備える光ピックアップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees