JP4524650B2 - 信号駆動装置およびこれを用いた光ピックアップ装置 - Google Patents
信号駆動装置およびこれを用いた光ピックアップ装置 Download PDFInfo
- Publication number
- JP4524650B2 JP4524650B2 JP2005183743A JP2005183743A JP4524650B2 JP 4524650 B2 JP4524650 B2 JP 4524650B2 JP 2005183743 A JP2005183743 A JP 2005183743A JP 2005183743 A JP2005183743 A JP 2005183743A JP 4524650 B2 JP4524650 B2 JP 4524650B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/13—Optical detectors therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Head (AREA)
- Amplifiers (AREA)
Description
本発明は、バッファ回路を並列に複数個構成し、そのバッファ回路を切り換えて出力する信号駆動装置およびこれを用いた光ピックアップ装置に関し、特に複数の光検出回路を有するバッファ回路を切り換えて、非動作中の光検出用バッファ回路を切り離し、フレキシブル基板（またはケーブル）を介して後段の信号処理回路に光検出信号を供給する。
図６に従来例の外付け切り換えスイッチを備え、このスイッチを切り換えて１本のフレキシブル基板（またはケーブルとも記載する）を用いて複数個のＰＤ（光検出ダイオード）で検出した信号を選択してその選択されたデータを転送する光ピックアップ装置２００を示す。この光ピックアップ装置２００はＢＤ（ブルーレイ・レーザーダイオード）用ＯＥＩＣ（Ｏｐｔｉｃａｌ Ｅｌｅｃｔｏｒｏ ＩＣ；光電気変換集積回路）２０１とＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）／ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）用ＯＥＩＣ２０２とこれらの出力を切り換えるスイッチ２０３と、１本のフレキシブル基板２０４と信号処理ＩＣで構成されている。
Ｂｌｕ ｒａｙ ＬＤ（ブルーレイ・レーザダイオード）で記録再生中は、ＤＶＤ／ＣＤ用レーザダイオードは発光を停止し、あるいはその逆に動作させて１本のフレキシブル基板でＢＤ用ＯＥＩＣ２０１とＤＶＤ／ＣＤ用ＯＥＩＣ２０２のどちらか一方の信号（データ）を転送する。このため切り換えスイッチ２０３を設け択一的に選択し、どちらか一方のＯＥＩＣからの信号を転送するようにしている。
ＢＤ用ＯＥＩＣ２０１から出力データを信号処理ＩＣ２０５に転送するとき、切り換えスイッチ２０３はＢＤ用ＯＥＩＣ２０１側に切り換えられ、ＢＤ用ＯＥＩＣ２０１からの出力データ（信号）をフレキシブル基板２０４に出力している。これと同時にＤＶＤ／ＣＤ用ＯＥＩＣ２０２の後段に構成されている駆動回路は動作しているが、切り換えスイッチ２０３で切り換えているので、ＤＶＤ／ＣＤ用ＯＥＩＣの出力がＢＤ用ＯＥＩＣ２０１の出力段の駆動回路の動作に悪影響を及ぼさない。
ＢＤ用ＯＥＩＣ２０１から出力データを信号処理ＩＣ２０５に転送するとき、切り換えスイッチ２０３はＢＤ用ＯＥＩＣ２０１側に切り換えられ、ＢＤ用ＯＥＩＣ２０１からの出力データ（信号）をフレキシブル基板２０４に出力している。これと同時にＤＶＤ／ＣＤ用ＯＥＩＣ２０２の後段に構成されている駆動回路は動作しているが、切り換えスイッチ２０３で切り換えているので、ＤＶＤ／ＣＤ用ＯＥＩＣの出力がＢＤ用ＯＥＩＣ２０１の出力段の駆動回路の動作に悪影響を及ぼさない。
これとは逆に、ＤＶＤ／ＣＤ用ＯＥＩＣ２０２から出力信号をフレキシブル基板２０４を介して信号処理（ＩＣ）回路２０５に転送するとき、切り換えスイッチ２０３をＤＶＤ／ＣＤ用ＯＥＩＣ２０２側に切り換える。するとＤＶＤ／ＣＤ用ＯＥＩＣから出力される信号はフレキシブル基板２０４を介して信号処理ＩＣ２０５に転送される。
このときＢＤ用ＯＥＩＣ２０１の出力段の駆動回路は切り換えスイッチ２０３で切り換えられているので、ＤＶＤ／ＣＤ用ＯＥＩＣの駆動回路の出力には影響を及ぼさない。
フレキシブル基板は１本で構成されているが、スイッチを用いるためスペースが必要となりまたコストが高くなる不利益がある。
このときＢＤ用ＯＥＩＣ２０１の出力段の駆動回路は切り換えスイッチ２０３で切り換えられているので、ＤＶＤ／ＣＤ用ＯＥＩＣの駆動回路の出力には影響を及ぼさない。
フレキシブル基板は１本で構成されているが、スイッチを用いるためスペースが必要となりまたコストが高くなる不利益がある。
図７に他の従来例の光ピックアップ装置２５０を示す。この光ピックアップ装置２５０は２本のフレキシブル基板を用いた構成で、ＢＤ用ＯＥＩＣ２５１の出力信号はフレキシブル基板２５３を介して信号処理ＩＣ２５５に出力され、またＤＶＤ／ＣＤ用ＯＥＩＣ２５２の出力信号は他に設けられたフレキシブル基板２５４を介して信号処理ＩＣ２５５に出力されている。
ＢＤ用ＯＥＩＣ２５１の出力端子はフレキシブル基板２５３を介して信号処理ＩＣ２５５と接続され、またＤＶＤ／ＣＤ用ＯＥＩＣ２５２の出力端子はフレキシブル基板２５４を介して信号処理ＩＣ２５５に接続されているため、信号処理ＩＣ２５５側でＢＤ用ＯＥＩＣ２５１から信号が供給されているかあるいはＤＶＤ／ＣＤＥ用ＯＥＩＣ２５２から信号が供給されているかを制御信号により切り換える必要がある。
さらに、この従来例の光ピックアップ装置２５０では少なくとも２個のフレキシブル基板が必要であり、フレキシブル基板間のお互いの信号干渉、ノイズの回り込みなどがあり転送信号が劣化しまたそれによる誤動作を生じる不利益がある。
またフレキシブル基板を２個以上（複数個）必要とするため、スベースを必要とし小型化することが難しくなり、またフレキシブル基板の増加に伴うコストが高くなる不利益がある。
特開平９−２８２７０５号公報
特開２００２−５００６６号公報
ＢＤ用ＯＥＩＣ２５１の出力端子はフレキシブル基板２５３を介して信号処理ＩＣ２５５と接続され、またＤＶＤ／ＣＤ用ＯＥＩＣ２５２の出力端子はフレキシブル基板２５４を介して信号処理ＩＣ２５５に接続されているため、信号処理ＩＣ２５５側でＢＤ用ＯＥＩＣ２５１から信号が供給されているかあるいはＤＶＤ／ＣＤＥ用ＯＥＩＣ２５２から信号が供給されているかを制御信号により切り換える必要がある。
さらに、この従来例の光ピックアップ装置２５０では少なくとも２個のフレキシブル基板が必要であり、フレキシブル基板間のお互いの信号干渉、ノイズの回り込みなどがあり転送信号が劣化しまたそれによる誤動作を生じる不利益がある。
またフレキシブル基板を２個以上（複数個）必要とするため、スベースを必要とし小型化することが難しくなり、またフレキシブル基板の増加に伴うコストが高くなる不利益がある。
複数のバッファ回路を備えた光記録再生用の光ピックアップ装置またはこれを用いた信号駆動装置において、複数のバッファ回路から出力信号を切り換えて転送するための転送路を少なくし、一方のバッファ回路を動作させるとき、他方のバッファ回路をオフ（停止）状態とし、かつオフ状態のバッファ回路の出力回路が動作中のバッファ回路の動作に影響を及ぼさないようにするとともに、オフ状態のバッファ回路の出力トランジスタの耐圧を満足するようにする。
本発明の信号駆動装置は、ベースに入力信号が供給され、エミッタが第１の電流源を介して第１の基準電位に接続され、コレクタが第２の基準電位に接続された第１の導電型の第１のトランジスタと、ベースが前記第１のトランジスタのベースに接続され、コレクタが前記第１の基準電位に接続され、エミッタが第２の電流源を介して前記第２の基準電位に接続された第２の導電型の第２のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、コレクタが前記第１の基準電位に接続された第２の導電型の第３のトランジスタと、エミッタが前記第３のトランジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに接続され、コレクタが前記第２の基準電位に接続された前記第１の導電型の第４のトランジスタと、ベースが前記第３のトランジスタのベースに接続され、コレクタが第１の抵抗を介して前記第１の基準電位に接続された前記第２の導電型の第５のトランジスタと、エミッタが前記第５のトランジスタのエミッタに接続され、ベースが前記第４のトランジスタのベースに接続されて出力端子を構成し、コレクタが第２の抵抗を介して前記第２の基準電位に接続された前記第１の導電型の第６のトランジスタと、を有し、前記第５と第６のトランジスタで出力段を構成し、第１と第２の光信号から電気信号に変換された信号をそれぞれ増幅する第１と第２のバッファ回路と、前記第１と第２のバッファ回路の一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、前記第１または第２の光信号を択一的に取り出す切り換え制御信号を出力する制御回路と、前記切り換え制御信号によりスイッチが切り換えられ、前記第１と第２のバッファ回路の前記出力段のどちらか一方をオフする所定の電圧を前記スイッチを介して供給して停止状態とすると共に予め備え付けられた電圧発生回路から耐圧以下のバイアス電圧を前記スイッチを介して前記出力段の第５または第６のトランジスタに供給する電圧切り換え回路とを有する。
本発明の信号駆動装置を用いた光ピックアップ装置は、第１と第２の受光素子と、ベースに入力信号が供給され、エミッタが第１の電流源を介して第１の基準電位に接続され、コレクタが第２の基準電位に接続された第１の導電型の第１のトランジスタと、ベースが前記第１のトランジスタのベースに接続され、コレクタが前記第１の基準電位に接続され、エミッタが第２の電流源を介して前記第２の基準電位に接続された第２の導電型の第２のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、コレクタが前記第１の基準電位に接続された前記第２の導電型の第３のトランジスタと、エミッタが前記第３のトランジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに接続され、コレクタが前記第２の基準電位に接続された前記第１の導電型の第４のトランジスタと、ベースが前記第３のトランジスタのベースに接続され、コレクタが第１の抵抗を介して前記第１の基準電位に接続された前記第２の導電型の第５のトランジスタと、エミッタが前記第５のトランジスタのエミッタに接続されて出力端子を構成し、ベースが前記第４のトランジスタのベースに接続され、コレクタが第２の抵抗を介して前記第２の基準電位に接続された前記第１の導電型の第６のトランジスタと、を有し、前記第５と第６のトランジスタで出力段を構成し、第１と第２の光信号から電気信号に変換された信号をそれぞれ増幅する第１と第２のバッファ回路と、前記第１と第２のバッファ回路の一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、前記第１または第２の光信号を択一的に取り出す切り換え制御信号を出力する制御回路と、前記切り換え制御信号によりスイッチが切り換えられ、前記第１と第２のバッファ回路の前記出力段のどちらか一方をオフする所定の電圧を前記スイッチを介して供給して停止状態とすると共に予め備え付けられた電圧発生回路から耐圧以下のバイアス電圧を前記スイッチを介して前記出力段の前記第５または第６のトランジスタに供給する電圧切り換え回路と前記第１と第２のバッファ回路の出力端子が共通接続され、該共通接続された端子からフレキシブルケーブルを介して転送された信号を処理する信号処理回路とを有する。
本発明の信号駆動装置を用いた光ピックアップ装置は、第１と第２の受光素子と、ベースに入力信号が供給され、エミッタが第１の電流源を介して第１の基準電位に接続され、コレクタが第２の基準電位に接続された第１の導電型の第１のトランジスタと、ベースが前記第１のトランジスタのベースに接続され、コレクタが前記第１の基準電位に接続され、エミッタが第２の電流源を介して前記第２の基準電位に接続された第２の導電型の第２のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、コレクタが前記第１の基準電位に接続された前記第２の導電型の第３のトランジスタと、エミッタが前記第３のトランジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに接続され、コレクタが前記第２の基準電位に接続された前記第１の導電型の第４のトランジスタと、ベースが前記第３のトランジスタのベースに接続され、コレクタが第１の抵抗を介して前記第１の基準電位に接続された前記第２の導電型の第５のトランジスタと、エミッタが前記第５のトランジスタのエミッタに接続されて出力端子を構成し、ベースが前記第４のトランジスタのベースに接続され、コレクタが第２の抵抗を介して前記第２の基準電位に接続された前記第１の導電型の第６のトランジスタと、を有し、前記第５と第６のトランジスタで出力段を構成し、第１と第２の光信号から電気信号に変換された信号をそれぞれ増幅する第１と第２のバッファ回路と、前記第１と第２のバッファ回路の一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、前記第１または第２の光信号を択一的に取り出す切り換え制御信号を出力する制御回路と、前記切り換え制御信号によりスイッチが切り換えられ、前記第１と第２のバッファ回路の前記出力段のどちらか一方をオフする所定の電圧を前記スイッチを介して供給して停止状態とすると共に予め備え付けられた電圧発生回路から耐圧以下のバイアス電圧を前記スイッチを介して前記出力段の前記第５または第６のトランジスタに供給する電圧切り換え回路と前記第１と第２のバッファ回路の出力端子が共通接続され、該共通接続された端子からフレキシブルケーブルを介して転送された信号を処理する信号処理回路とを有する。
信号駆動装置は、それぞれのＰＤ（ホト・ダイオード）ＩＣを有するバッファ回路（または駆動回路）の出力段（おもに出力バッファ回路）同士を接続し、一方のバッファ回路をＯＮにし、他方のバッファ回路をＯＦＦとして、たとえばＤＶＤ（ＣＤ）とＢＤに切り換えを行い、相互に影響を与えないようにすることができる。
一方のバッファ回路をＯＦＦとし、出力インピーダンスをハイ・インピーダンス（Ｈｉ−Ｚとも記載する）として、動作している一方のバッファ回路の動作に影響がないようにしている。
どちらか一方のバッファ回路をＯＦＦとするため、出力（バッファ）段を構成するトランジスタ、たとえばバイポーラトランジスタのベース・エミッタ間を逆バイアスするが、このトランジスタをＯＦＦ状態に設定するだけでなく、ベース・エミッタ間のＰＮ接合の逆バイアス耐圧（ＶＢＥＯ）範囲以内にバイアスを設定して、電源電圧の変動や動作状態のバッファ回路から共通出力端子を介して信号が入力されても、出力トランジスタが破壊されないようにすることができる。
一方のバッファ回路をＯＦＦとし、出力インピーダンスをハイ・インピーダンス（Ｈｉ−Ｚとも記載する）として、動作している一方のバッファ回路の動作に影響がないようにしている。
どちらか一方のバッファ回路をＯＦＦとするため、出力（バッファ）段を構成するトランジスタ、たとえばバイポーラトランジスタのベース・エミッタ間を逆バイアスするが、このトランジスタをＯＦＦ状態に設定するだけでなく、ベース・エミッタ間のＰＮ接合の逆バイアス耐圧（ＶＢＥＯ）範囲以内にバイアスを設定して、電源電圧の変動や動作状態のバッファ回路から共通出力端子を介して信号が入力されても、出力トランジスタが破壊されないようにすることができる。
図１に実施形態例である光ピックアップ装置１０の全体ブロック構成図を示す。
光ピックアップ装置１０は、ＬＤ（レーザダイオード）１（１１）、ＬＤ２（１３）、ＢＤ（ブルーレイ・レーザダイオード）用ＯＥ（光−電気変換）回路１２、ＤＶＤ（ディジタル・バーサタイル・ディスク）／ＣＤ（コンパクト・ディスク）用ＯＥ回路１４、モード切換制御回路１７、フレキシブル基板（またはケーブルとも記載する）１５と信号処理回路１６で構成されている。
光ピックアップ装置１０は、ＬＤ（レーザダイオード）１（１１）、ＬＤ２（１３）、ＢＤ（ブルーレイ・レーザダイオード）用ＯＥ（光−電気変換）回路１２、ＤＶＤ（ディジタル・バーサタイル・ディスク）／ＣＤ（コンパクト・ディスク）用ＯＥ回路１４、モード切換制御回路１７、フレキシブル基板（またはケーブルとも記載する）１５と信号処理回路１６で構成されている。
ＬＤ１（１１）はたとえばＢｌｕ−ｒａｙレーザダイオードで構成され、データの書き込みまたはレーザ光の反射によるデータの読出しを行うための青紫色の光をディスクに照射している。
ＢＤ用ＯＥ回路１２はＰＤ（フォト・ディテクタ；光検出素子）、光検出回路、増幅回路、出力バッファ（駆動）回路などで構成されている。これらをまとめてバッファ回路と称することとする。
ディスクで反射されたＢｌｕ−ｒａｙレーザダイオードの光はＰＤで光（信号）が光電流に変換される。光電流が電圧に変換され、この変換された電圧がローノイズ特性をもつ増幅器で増幅される。その後ＢＤ用ＯＥ回路１２で増幅され、後段の出力部に構成されたバッファ（駆動）回路からフレキシブル基板（ケーブル）１５に出力される。
ＢＤ用ＯＥ回路１２はＰＤ（フォト・ディテクタ；光検出素子）、光検出回路、増幅回路、出力バッファ（駆動）回路などで構成されている。これらをまとめてバッファ回路と称することとする。
ディスクで反射されたＢｌｕ−ｒａｙレーザダイオードの光はＰＤで光（信号）が光電流に変換される。光電流が電圧に変換され、この変換された電圧がローノイズ特性をもつ増幅器で増幅される。その後ＢＤ用ＯＥ回路１２で増幅され、後段の出力部に構成されたバッファ（駆動）回路からフレキシブル基板（ケーブル）１５に出力される。
ＬＤ２（１３）はＤＶＤとＣＤ用の２種類の波長の異なるレーザダイオードで構成され、ＤＶＤとＣＤ動作時には切り換えて駆動している。
ＢＤ用ＯＥ回路１３はＰＤ（フォト・ディテクタ；光検出素子）、光検出回路、増幅回路、出力バッファ（駆動）回路などで構成されている。
ディスクで反射されたＤＶＤ用レーザダイオードまたはＣＤ用レーザダイオードの光はＰＤで光（信号）電流に変換される。この検出された電流をローのイズ特性をもつ増幅器で電圧に変換すると共に増幅し、この増幅された光信号（電圧）は、その後ＢＤ用ＯＥ回路１４の後段の出力部に構成されたバッファ（駆動）回路から前述と同じフレキシブル基板（ケーブル）１５に出力される。
ＢＤ用ＯＥ回路１３はＰＤ（フォト・ディテクタ；光検出素子）、光検出回路、増幅回路、出力バッファ（駆動）回路などで構成されている。
ディスクで反射されたＤＶＤ用レーザダイオードまたはＣＤ用レーザダイオードの光はＰＤで光（信号）電流に変換される。この検出された電流をローのイズ特性をもつ増幅器で電圧に変換すると共に増幅し、この増幅された光信号（電圧）は、その後ＢＤ用ＯＥ回路１４の後段の出力部に構成されたバッファ（駆動）回路から前述と同じフレキシブル基板（ケーブル）１５に出力される。
ＢＤ用ＯＥ回路１２とＤＶＤ／ＣＤ用ＯＥ回路１４の出力はフレキシブル基板１５に共通接続されていて、どちらか一方が動作している時は他方は停止状態である。ＢＤ用ＯＥ回路１２とＤＶＤ／ＣＤ用ＯＥ回路１７の出力バッファ（駆動）回路から出力される信号はパルス信号であるのでその信号振幅は一般に大きい。
この振幅の大きいパルス信号が停止状態の出力バッファ回路の出力端子に入力された場合でも、停止状態の出力バッファ（駆動）回路を構成するトランジスタがＯＮ動作状態に遷移することを防止し、しかも停止状態のバッファ回路の出力部のトランジスタに供給されるパルス信号が耐圧以上になっても破壊されないようにしている。これらの詳細な構成と動作は後述する。
モード切換制御回路１７は制御信号（電圧）を出力し、この制御信号により、たとえばＬＤ１（１１）が動作中のとき、ＢＤ用ＯＥ回路１２を動作状態に設定し、ＤＶＤ／ＣＤ用ＯＥ回路１７の動作を停止状態に設定する。
またＬＤ２（１３）が動作中のとき、ＤＶＤ／ＣＤ用ＯＥ回路１４を動作状態に設定し、ＢＤ用ＯＥ回路１２の動作を停止状態に設定するようにしている。
この振幅の大きいパルス信号が停止状態の出力バッファ回路の出力端子に入力された場合でも、停止状態の出力バッファ（駆動）回路を構成するトランジスタがＯＮ動作状態に遷移することを防止し、しかも停止状態のバッファ回路の出力部のトランジスタに供給されるパルス信号が耐圧以上になっても破壊されないようにしている。これらの詳細な構成と動作は後述する。
モード切換制御回路１７は制御信号（電圧）を出力し、この制御信号により、たとえばＬＤ１（１１）が動作中のとき、ＢＤ用ＯＥ回路１２を動作状態に設定し、ＤＶＤ／ＣＤ用ＯＥ回路１７の動作を停止状態に設定する。
またＬＤ２（１３）が動作中のとき、ＤＶＤ／ＣＤ用ＯＥ回路１４を動作状態に設定し、ＢＤ用ＯＥ回路１２の動作を停止状態に設定するようにしている。
フレキシブル基板１５は図１に示した光ピックアップ装置１０においては、１個で構成されている。このため、スペースを省略できるとともにフレキシブル基板（ケーブル）間のノイズ干渉を削減できる。
一方、図６に示した従来例の光ピックアップ装置ではフレキシブル基板２０４は１個であるが、ＢＤ用ＯＥＩＣ２０１とＤＶＤ／ＣＤ用ＯＥＩＣ２０２の信号をスイッチを切り換えて信号を転送するようにしている。フレキシブル基板２０４は１個であるが切り換えスイッチ２０３を用いて入力信号を切り換えているので、スイッチを実装するスペースが必要であり、またコストが高くなる不具合がある。
また、図７ではフレキシブル基板２５３，２５４を２個使用して、信号を切り換える必要がない信号伝送構成となっている。しかしフレキシブル基板２５３，２５４を２個用いるため、小型化が困難になることとコストが高くなる不具合がある。
一方、図６に示した従来例の光ピックアップ装置ではフレキシブル基板２０４は１個であるが、ＢＤ用ＯＥＩＣ２０１とＤＶＤ／ＣＤ用ＯＥＩＣ２０２の信号をスイッチを切り換えて信号を転送するようにしている。フレキシブル基板２０４は１個であるが切り換えスイッチ２０３を用いて入力信号を切り換えているので、スイッチを実装するスペースが必要であり、またコストが高くなる不具合がある。
また、図７ではフレキシブル基板２５３，２５４を２個使用して、信号を切り換える必要がない信号伝送構成となっている。しかしフレキシブル基板２５３，２５４を２個用いるため、小型化が困難になることとコストが高くなる不具合がある。
図１に示した、実施形態例の信号処理回路１６では、トラッキングサーボ制御、フォーカスサーボ制御、スピンドル制御、誤り訂正、ビデオ・オーディオ信号再生などのディジタル処理が行われる。
図２に図１に示したＢＤ用ＯＥ回路１２とＤＶＤ／ＣＤ用ＯＥ回路１７の一部を構成するバッファ（駆動）回路３０のブロック構成図を示す。
たとえばＬＤ２（１３）からの信号がＰＤで検出され、後段の増幅器で増幅された後、この増幅されたパルス信号または大振幅正弦波信号が端子Ｔｉｎ１に供給される。この入力端子Ｔｉｎ１はバッファアンプ（またはバッファ回路）３１の非反転入力端子に供給され、出力端子は反転入力端子、出力端子Ｔｏｕｔ１とＢＤ用バッファアンプ（またはバッファ回路）３２の出力端子に接続されている。
ＬＤ１（１１）からの信号がＰＤで検出され、後段の増幅器で増幅された後、この増幅されたパルス信号または大振幅正弦波信号が入力端子Ｔｉｎ２に供給される。
入力端子Ｔｉｎ２はバッファアンプ（回路）３２の非反転入力端子に供給され、出力端子は反転入力端子、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ１に接続されている。
たとえばＬＤ２（１３）からの信号がＰＤで検出され、後段の増幅器で増幅された後、この増幅されたパルス信号または大振幅正弦波信号が端子Ｔｉｎ１に供給される。この入力端子Ｔｉｎ１はバッファアンプ（またはバッファ回路）３１の非反転入力端子に供給され、出力端子は反転入力端子、出力端子Ｔｏｕｔ１とＢＤ用バッファアンプ（またはバッファ回路）３２の出力端子に接続されている。
ＬＤ１（１１）からの信号がＰＤで検出され、後段の増幅器で増幅された後、この増幅されたパルス信号または大振幅正弦波信号が入力端子Ｔｉｎ２に供給される。
入力端子Ｔｉｎ２はバッファアンプ（回路）３２の非反転入力端子に供給され、出力端子は反転入力端子、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ１に接続されている。
図２に示す回路構成例においては、ＤＶＤ／ＣＤ用ＯＥ回路１４に対応するバッファ回路３１がオン（ＯＮ）動作状態で、ＢＤ用ＯＥ回路１２に対応するバッファ回路３２がＯＦＦ（オフ；停止）動作状態を示している。バッファ回路３１，３２の出力段を構成する出力バッファ回路は、一方の出力バッファ回路が動作し他方の出力バッファ回路は停止（または停止状態）する構成となっている。
ここでは２系統のバッファ回路を示しているが、２系統以外で３系統あるいはそれ以上のバッファ回路で構成され、その出力が共通接続された構成にも適用できる。この場合、１系統の出力バッファ回路のみがＯＮ状態で、それ以外のバッファ回路はＯＦＦ状態にするとよい。
図２において、入力端子Ｔｉｎ１に供給された信号は、バッファ回路３１で増幅された後、出力端子Ｔｏｕｔ１に出力される。このとき、ＬＤ１（１１）から出力されたレーザ光がディスクで反射され、ＰＤで光信号を光電流に変換され、この光電流が電圧に変換される。この変換された電気信号（電圧）を増幅するバッファ回路３２は停止状態であり、かつこのバッファ回路３２の出力段（回路）の出力インピーダンスを大きくして（Ｈｉ−Ｚ）いる。またこの状態をハイ・インピーダンスとも記載する。
停止状態のバッファ回路３２の出力インピーダンスを大きくすることにより、バッファ回路３１の出力回路の動作に影響を及ぼさないようにしている。またこのとき、逆にバッファ回路３１の出力パルス信号がバッファ回路３２の出力段（回路）に入力されても、バッファ回路３２の出力段を構成するトランジスタが完全にＯＦＦするようにし、かつそのトランジスタに印加される電圧が、耐圧の規定電圧以上にならないようにしている。
ここでは２系統のバッファ回路を示しているが、２系統以外で３系統あるいはそれ以上のバッファ回路で構成され、その出力が共通接続された構成にも適用できる。この場合、１系統の出力バッファ回路のみがＯＮ状態で、それ以外のバッファ回路はＯＦＦ状態にするとよい。
図２において、入力端子Ｔｉｎ１に供給された信号は、バッファ回路３１で増幅された後、出力端子Ｔｏｕｔ１に出力される。このとき、ＬＤ１（１１）から出力されたレーザ光がディスクで反射され、ＰＤで光信号を光電流に変換され、この光電流が電圧に変換される。この変換された電気信号（電圧）を増幅するバッファ回路３２は停止状態であり、かつこのバッファ回路３２の出力段（回路）の出力インピーダンスを大きくして（Ｈｉ−Ｚ）いる。またこの状態をハイ・インピーダンスとも記載する。
停止状態のバッファ回路３２の出力インピーダンスを大きくすることにより、バッファ回路３１の出力回路の動作に影響を及ぼさないようにしている。またこのとき、逆にバッファ回路３１の出力パルス信号がバッファ回路３２の出力段（回路）に入力されても、バッファ回路３２の出力段を構成するトランジスタが完全にＯＦＦするようにし、かつそのトランジスタに印加される電圧が、耐圧の規定電圧以上にならないようにしている。
一方、ＤＶＤ／ＣＤ用ＯＥ回路が非動作状態で、ＢＤ用ＯＥ回路が動作状態のときは上述した動作と逆になる。
即ち、入力端子Ｔｉｎ２に供給された信号は、バッファ回路３２で増幅された後、出力端子Ｔｏｕｔ１に出力される。このとき、ＤＶＤ（／ＣＤ）から供給される信号を増幅するバッファ回路３１は停止状態であり、かつこのバッファ回路３１の出力段（回路）の出力インピーダンスを大きく（Ｈｉ−Ｚに）している。
バッファ回路３１の出力インピーダンスを大きくすることにより、バッファ回路３２の出力回路の動作に影響を及ぼさないようにしている。またこのとき、バッファ回路３２の出力パルス信号がバッファ回路３１の出力段（回路）に入力されても、トランジスタが完全にＯＦＦするようにし、かつそのトランジスタに印加される電圧が、耐圧の規定電圧以上にならないように設定している。
したがって、出力端子Ｔｏｕｔ１から出力される信号は１個のフレキシブル基板（１５）で転送でき、フレキシブル基板１５の入力端子に信号切り換えスイッチなどを特別に設ける必要はない。
即ち、入力端子Ｔｉｎ２に供給された信号は、バッファ回路３２で増幅された後、出力端子Ｔｏｕｔ１に出力される。このとき、ＤＶＤ（／ＣＤ）から供給される信号を増幅するバッファ回路３１は停止状態であり、かつこのバッファ回路３１の出力段（回路）の出力インピーダンスを大きく（Ｈｉ−Ｚに）している。
バッファ回路３１の出力インピーダンスを大きくすることにより、バッファ回路３２の出力回路の動作に影響を及ぼさないようにしている。またこのとき、バッファ回路３２の出力パルス信号がバッファ回路３１の出力段（回路）に入力されても、トランジスタが完全にＯＦＦするようにし、かつそのトランジスタに印加される電圧が、耐圧の規定電圧以上にならないように設定している。
したがって、出力端子Ｔｏｕｔ１から出力される信号は１個のフレキシブル基板（１５）で転送でき、フレキシブル基板１５の入力端子に信号切り換えスイッチなどを特別に設ける必要はない。
図３と図４に図２に示した光ピックアップ装置のバッファ回路（５０，１００）に関する他の実施形態例を示す。
図３に示した光ピックアップ装置における信号駆動装置５０は、ＤＶＤ（／ＣＤ）側の駆動回路とＢＤ側のバッファ回路で構成され、この実施形態例において両者のバッファ回路の回路構成は同じである。ここではＤＶＤ（／ＣＤ）側の回路構成を例にとって説明する。
ＰＤ（ホト・ダイオード；光検出用ダイオード）１の出力はＡｍｐ（アンプ）１の非反転入力端子に接続され、Ａｍｐ１の出力はＮＰＮトランジスタＱ１のベースとキャパシタＣ１の一方の端子に接続されている。キャパシタＣ１の他方の端子は電源ＶＣＣに接続されている。ＮＰＮトランジスタＱ１のコレクタは電源ＶＣＣに接続され、エミッタはＮＰＮトランジスタＱ１５のコレクタに接続され、このＮＰＮトランジスタＱ１５のエミッタは抵抗Ｒ５を介してＧＮＤ（グランド）に接続されている。
ＰＮＰトランジスタＱ２のエミッタは抵抗Ｒ１を介して電源ＶＣＣに接続され、コレクタはＮＰＮトランジスタＱ１６のコレクタに接続され、ベースは抵抗Ｒ２の一方の端子とＰＮＰトランジスタＱ３のエミッタ、ＰＮＰトランジスタＱ４のベースにそれぞれ接続されている。また抵抗Ｒ２の他方の端子は電源ＶＣＣに接続されている。
ＮＰＮトランジスタＱ１６のベースはＮＰＮトランジスタＱ１５のベースに、エミッタは抵抗Ｒ６の一方の端子に接続され、抵抗Ｒ６の他方の端子はＧＮＤに接続されている。
ＰＮＰトランジスタＱ３のベースはＰＮＰトランジスタＱ２のコレクタとキャパシタＣ２の一方の端子に接続され、キャパシタＣ２の他方の端子は電源ＶＣＣに接続されている。
また、ＮＰＮトランジスタＱ１のエミッタはＮＰＮトランジスタＱ６のベースとＰＮＰトランジスタＱ５のベースにそれぞれ接続され、ＮＰＮトランジスタＱ６のエミッタはＮＰＮトランジスタＱ１７のコレクタ、ＰＮＰトランジスタＱ９、Ｑ１０のベース、ＰＮＰトランジスタＱ２２のコレクタにそれぞれ接続される。ＮＰＮトランジスタＱ１７のベースはＮＰＮトランジスタＱ１６のベースに接続され、エミッタは抵抗Ｒ７を介してＧＮＤに接続されている。またＮＰＮトランジスタＱ６のコレクタは電源ＶＣＣに接続されている。
ＰＮＰトランジスタＱ５のエミッタはＰＮＰトランジスタＱ４のコレクタとＮＰＮトランジスタＱ７，Ｑ８のベースとＮＰＮトランジスタＱ２１のコレクタに接続されている。ＰＮＰトランジスタＱ４のベースはＰＮＰトランジスタＱ２のベースと抵抗Ｒ２の一方の端子に接続されて、抵抗Ｒ２の他方の端子は電源ＶＣＣに接続されている。またＰＮＰトランジスタＱ４のエミッタは抵抗Ｒ３を介して電源ＶＣＣに接続されている。
図３に示した光ピックアップ装置における信号駆動装置５０は、ＤＶＤ（／ＣＤ）側の駆動回路とＢＤ側のバッファ回路で構成され、この実施形態例において両者のバッファ回路の回路構成は同じである。ここではＤＶＤ（／ＣＤ）側の回路構成を例にとって説明する。
ＰＤ（ホト・ダイオード；光検出用ダイオード）１の出力はＡｍｐ（アンプ）１の非反転入力端子に接続され、Ａｍｐ１の出力はＮＰＮトランジスタＱ１のベースとキャパシタＣ１の一方の端子に接続されている。キャパシタＣ１の他方の端子は電源ＶＣＣに接続されている。ＮＰＮトランジスタＱ１のコレクタは電源ＶＣＣに接続され、エミッタはＮＰＮトランジスタＱ１５のコレクタに接続され、このＮＰＮトランジスタＱ１５のエミッタは抵抗Ｒ５を介してＧＮＤ（グランド）に接続されている。
ＰＮＰトランジスタＱ２のエミッタは抵抗Ｒ１を介して電源ＶＣＣに接続され、コレクタはＮＰＮトランジスタＱ１６のコレクタに接続され、ベースは抵抗Ｒ２の一方の端子とＰＮＰトランジスタＱ３のエミッタ、ＰＮＰトランジスタＱ４のベースにそれぞれ接続されている。また抵抗Ｒ２の他方の端子は電源ＶＣＣに接続されている。
ＮＰＮトランジスタＱ１６のベースはＮＰＮトランジスタＱ１５のベースに、エミッタは抵抗Ｒ６の一方の端子に接続され、抵抗Ｒ６の他方の端子はＧＮＤに接続されている。
ＰＮＰトランジスタＱ３のベースはＰＮＰトランジスタＱ２のコレクタとキャパシタＣ２の一方の端子に接続され、キャパシタＣ２の他方の端子は電源ＶＣＣに接続されている。
また、ＮＰＮトランジスタＱ１のエミッタはＮＰＮトランジスタＱ６のベースとＰＮＰトランジスタＱ５のベースにそれぞれ接続され、ＮＰＮトランジスタＱ６のエミッタはＮＰＮトランジスタＱ１７のコレクタ、ＰＮＰトランジスタＱ９、Ｑ１０のベース、ＰＮＰトランジスタＱ２２のコレクタにそれぞれ接続される。ＮＰＮトランジスタＱ１７のベースはＮＰＮトランジスタＱ１６のベースに接続され、エミッタは抵抗Ｒ７を介してＧＮＤに接続されている。またＮＰＮトランジスタＱ６のコレクタは電源ＶＣＣに接続されている。
ＰＮＰトランジスタＱ５のエミッタはＰＮＰトランジスタＱ４のコレクタとＮＰＮトランジスタＱ７，Ｑ８のベースとＮＰＮトランジスタＱ２１のコレクタに接続されている。ＰＮＰトランジスタＱ４のベースはＰＮＰトランジスタＱ２のベースと抵抗Ｒ２の一方の端子に接続されて、抵抗Ｒ２の他方の端子は電源ＶＣＣに接続されている。またＰＮＰトランジスタＱ４のエミッタは抵抗Ｒ３を介して電源ＶＣＣに接続されている。
ＰＮＰトランジスタＱ９のエミッタはＡｍｐ１の反転入力端子とＮＰＮトランジスタＱ７のエミッタに接続され、コレクタはＧＮＤに接続されている。ＮＰＮトランジスタＱ７のコレクタは電源ＶＣＣに接続されていて、この電源ＶＣＣは出力パルス信号による大振幅のノイズが小振幅動作する回路に回り込まないようにするため小振幅の電源ラインとは別のパターンで形成されている。
ＮＰＮトランジスタＱ８のコレクタは抵抗Ｒ４を介して電源ＶＣＣに接続され、エミッタはＰＮＰトランジスタＱ１０のエミッタに接続され、このＰＮＰトランジスタＱ１０のコレクタは抵抗Ｒ８を介してＧＮＤに接続されている。
また、ＮＰＮトランジスタ８とＰＮＰトランジスタＱ１０の各エミッタの共通接続点はＢＤ側の同じ回路構成のＮＰＮトランジスタ８ＡとＰＮＰトランジスタＱ１０Ａの各エミッタの共通接続点と接続され、また出力端子Ｔｏｕｔにも接続されている。
ＮＰＮトランジスタＱ８のコレクタは抵抗Ｒ４を介して電源ＶＣＣに接続され、エミッタはＰＮＰトランジスタＱ１０のエミッタに接続され、このＰＮＰトランジスタＱ１０のコレクタは抵抗Ｒ８を介してＧＮＤに接続されている。
また、ＮＰＮトランジスタ８とＰＮＰトランジスタＱ１０の各エミッタの共通接続点はＢＤ側の同じ回路構成のＮＰＮトランジスタ８ＡとＰＮＰトランジスタＱ１０Ａの各エミッタの共通接続点と接続され、また出力端子Ｔｏｕｔにも接続されている。
ＰＮＰトランジスタＱ２２のエミッタはＰＮＰトランジスタＱ２０のベースとコレクタに接続され、ＰＮＰトランジスタＱ２０のコレクタは電源ＶＣＣに接続されている。また、ＰＮＰトランジスタＱ２２のベースはＮＰＮトランジスタＱ２５のエミッタに接続されている。
ＮＰＮトランジスタＱ２１のエミッタはＮＰＮトランジスタＱ２３のコレクタとベースに接続され、ベースはＰＮＰトランジスタＱ２４のエミッタに接続されている。ＮＰＮトランジスタＱ２３のエミッタは抵抗Ｒ１１を介してＧＮＤに接続されている。
ＰＮＰトランジスタＱ２４のエミッタは抵抗Ｒ１０を介して電源ＶＣＣに接続され、コレクタはＧＮＤに接続され、ベースは抵抗Ｒ１２を介して基準電圧に接続されている。この回路例においてベースは抵抗Ｒ１２を介してＧＮＤに接続されている。
ＮＰＮトランジスタＱ２５のコレクタは電源ＶＣＣに接続され、エミッタはＰＮＰトランジスタＱ２２のベースと抵抗Ｒ１３の一方の端子に接続され、抵抗Ｒ１３の他方の端子はＧＮＤに接続されている。またＮＰＮトランジスタＱ１５のベースは抵抗Ｒ１４を介して基準電位に接続されている。この回路例においては電源ＶＣＣに接続されている。
ＮＰＮトランジスタＱ２１のエミッタはＮＰＮトランジスタＱ２３のコレクタとベースに接続され、ベースはＰＮＰトランジスタＱ２４のエミッタに接続されている。ＮＰＮトランジスタＱ２３のエミッタは抵抗Ｒ１１を介してＧＮＤに接続されている。
ＰＮＰトランジスタＱ２４のエミッタは抵抗Ｒ１０を介して電源ＶＣＣに接続され、コレクタはＧＮＤに接続され、ベースは抵抗Ｒ１２を介して基準電圧に接続されている。この回路例においてベースは抵抗Ｒ１２を介してＧＮＤに接続されている。
ＮＰＮトランジスタＱ２５のコレクタは電源ＶＣＣに接続され、エミッタはＰＮＰトランジスタＱ２２のベースと抵抗Ｒ１３の一方の端子に接続され、抵抗Ｒ１３の他方の端子はＧＮＤに接続されている。またＮＰＮトランジスタＱ１５のベースは抵抗Ｒ１４を介して基準電位に接続されている。この回路例においては電源ＶＣＣに接続されている。
ＰＮＰトランジスタＱ２４とＮＰＮトランジスタＱ２５はスイッチＳＷを構成し、ＰＮＰトランジスタＱ２４とＮＰＮトランジスタＱ２５のベースに抵抗を介して基準電圧を供給することにより、出力ＮＰＮトランジスタＱ７，Ｑ８とＰＮＰトランジスタＱ９，Ｑ１０をＯＮ／ＯＦＦ切り換え動作するようにしている。
また、ＢＤ側のバッファ回路の回路接続構成はＤＶＤ（／ＣＤ）側の回路構成と同じであるので、各素子の番号にさらに“Ａ”を付記する。
ＮＰＮトランジスタＱ８とＰＮＰトランジスタＱ１０の共通接続点と、ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａの共通接続点は出力端子Ｔｏｕｔに接続され、どちらか一方の出力信号が択一的に出力される。
また、ＢＤ側のバッファ回路の回路接続構成はＤＶＤ（／ＣＤ）側の回路構成と同じであるので、各素子の番号にさらに“Ａ”を付記する。
ＮＰＮトランジスタＱ８とＰＮＰトランジスタＱ１０の共通接続点と、ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａの共通接続点は出力端子Ｔｏｕｔに接続され、どちらか一方の出力信号が択一的に出力される。
図３のＤＶＤ（／ＣＤ）側のバッファ回路（５０）においては、ＰＮＰトランジスタＱ２４のベースはＧＮＤ（グランド）レベルであるので、ＯＮ動作状態となり、ＮＰＮトランジスタＱ２５のベースは抵抗Ｒ１４を介して電源ＶＣＣに接続されているので、電位は電源ＶＣＣレベルとなり、ＯＮ動作状態である。
これとは逆に、ＢＤ側のバッファ回路においては、ＰＮＰトランジスタＱ２４Ａのベースは電源ＶＣＣに接続されているので、ＯＦＦ動作状態となり、ＮＰＮトランジスタＱ２５Ａのベースは抵抗Ｒ１５Ａを介してＧＮＤに接続されているので、電位は０Ｖのグランドレベルとなり、ＯＦＦ動作状態である。
これとは逆に、ＢＤ側のバッファ回路においては、ＰＮＰトランジスタＱ２４Ａのベースは電源ＶＣＣに接続されているので、ＯＦＦ動作状態となり、ＮＰＮトランジスタＱ２５Ａのベースは抵抗Ｒ１５Ａを介してＧＮＤに接続されているので、電位は０Ｖのグランドレベルとなり、ＯＦＦ動作状態である。
次ぎに図３に示した信号駆動装置５０の動作について説明する。
図３において、ＰＮＰトランジスタＱ２４とＮＰＮトランジスタＱ２５がＯＮ動作であり、今飽和レベル状態にあるとすると、ＰＮＰトランジスタＱ２４のエミッタ電位はＧＮＤ（グランド）レベルからＶｃｅ上がった電圧となる。その結果ＮＰＮトランジスタＱ２１のベースはＶｆ以下の電圧となりＯＦＦ動作状態となる。するとコレクタはフローティング状態となるが、ＮＰＮトランジスタＱ８のベース（ＰＮＰトランジスタＱ４のコレクタ）で決まる電位に設定される。
一方ＮＰＮトランジスタＱ２５のベースは電源ＶＣＣに接続されているので、ＯＮ動作状態となり、飽和レベルにあるとすると、エミッタの電位はＶＣＣ−Ｖｃｅまで上昇する。このエミッタ電位がＰＮＰトランジスタＱ２２のベースに供給されるので、このＮＰＮトランジスタＱ２２はＯＦＦ動作状態となる。コレクタはＰＮＰトランジスタＱ１０のベースに接続されているので、その電位（ＮＰＮトランジスタＱ１７のコレクタ）に設定される。
図３において、ＰＮＰトランジスタＱ２４とＮＰＮトランジスタＱ２５がＯＮ動作であり、今飽和レベル状態にあるとすると、ＰＮＰトランジスタＱ２４のエミッタ電位はＧＮＤ（グランド）レベルからＶｃｅ上がった電圧となる。その結果ＮＰＮトランジスタＱ２１のベースはＶｆ以下の電圧となりＯＦＦ動作状態となる。するとコレクタはフローティング状態となるが、ＮＰＮトランジスタＱ８のベース（ＰＮＰトランジスタＱ４のコレクタ）で決まる電位に設定される。
一方ＮＰＮトランジスタＱ２５のベースは電源ＶＣＣに接続されているので、ＯＮ動作状態となり、飽和レベルにあるとすると、エミッタの電位はＶＣＣ−Ｖｃｅまで上昇する。このエミッタ電位がＰＮＰトランジスタＱ２２のベースに供給されるので、このＮＰＮトランジスタＱ２２はＯＦＦ動作状態となる。コレクタはＰＮＰトランジスタＱ１０のベースに接続されているので、その電位（ＮＰＮトランジスタＱ１７のコレクタ）に設定される。
この状態において、スイッチを構成するＮＰＮトランジスタＱ２１とＰＮＰトランジスタＱ２２はＯＦＦしているので、バッファ回路の出力トランジスタＱ８とＰＮＰトランジスタＱ１０にはスイッチの影響は及ぼされない。
Ａｍｐ１で増幅された光電圧信号は、エミッタフォロア回路を構成するＮＰＮトランジスタＱ１に供給され、１Ｖｆ（ダイオードの順方向接合電圧）だけレベルシフトされてダイヤモンド出力回路を構成するＰＮＰトランジスタＱ５とＮＰＮトランジスタＱ６のベースに供給される。
このダイヤモンド出力回路で駆動能力を高めて出力段を構成するＮＰＮトランジスタＱ８とＰＮＰトランジスタＱ１０のエミッタから出力端子Ｔｏｕｔに出力される。しかしながら、このとき、Ｔｏｕｔに出力されるパルス信号はＯＦＦ動作中のＢＤ側バッファ回路の出力端子にも出力される。
ＢＤ側のバッファ回路はＯＦＦ動作中であるが、出力端子Ｔｏｕｔから出力されるパルス信号の最大、最小振幅レベルにより、バッファ回路を構成するＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａのエミッタ電位は変動し、たとえばベース・エミッタ間耐圧（ＶＢＥＯ）が耐圧以上にならないようにし、またこの条件を満足しかつトランジスタの動作が完全にＯＦＦするようにベース電位を設定しなければならない。
このダイヤモンド出力回路で駆動能力を高めて出力段を構成するＮＰＮトランジスタＱ８とＰＮＰトランジスタＱ１０のエミッタから出力端子Ｔｏｕｔに出力される。しかしながら、このとき、Ｔｏｕｔに出力されるパルス信号はＯＦＦ動作中のＢＤ側バッファ回路の出力端子にも出力される。
ＢＤ側のバッファ回路はＯＦＦ動作中であるが、出力端子Ｔｏｕｔから出力されるパルス信号の最大、最小振幅レベルにより、バッファ回路を構成するＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａのエミッタ電位は変動し、たとえばベース・エミッタ間耐圧（ＶＢＥＯ）が耐圧以上にならないようにし、またこの条件を満足しかつトランジスタの動作が完全にＯＦＦするようにベース電位を設定しなければならない。
次ぎに、ＢＤ側のバッファ回路がＯＦＦしているときの回路のバイアス設定方法について図４を用いて説明する。図４に示すバッファ回路１００の各素子に付す番号は図３に示したＢＤ側のバッファ回路の各素子の番号と同じとする。
図４において、ダイオード構成のＰＮＰトランジスタＱ２０Ａはスイッチを構成するＰＮＰトランジスタＱ２２Ａのエミッタに接続され、Ｖｂ調整回路を構成している。ＰＮＰトランジスタＱ２２Ａはバッファ回路が停止状態のとき、出力段（回路）のＰＮＰトランジスタＱ１０Ａのベース電圧を設定している。
また、スイッチを構成するＮＰＮトランジスタＱ２１Ａのエミッタに接続されたダイオード構成のＮＰＮトランジスタＱ２３Ａとそれに接続された抵抗Ｒ１１Ａは、Ｖｂ調整回路を構成している。トランジスタＱ２１Ａはバッファ回路が停止状態のとき、出力回路のＮＰＮトランジスタＱ８Ａのベース電圧を設定している。
図４において、ダイオード構成のＰＮＰトランジスタＱ２０Ａはスイッチを構成するＰＮＰトランジスタＱ２２Ａのエミッタに接続され、Ｖｂ調整回路を構成している。ＰＮＰトランジスタＱ２２Ａはバッファ回路が停止状態のとき、出力段（回路）のＰＮＰトランジスタＱ１０Ａのベース電圧を設定している。
また、スイッチを構成するＮＰＮトランジスタＱ２１Ａのエミッタに接続されたダイオード構成のＮＰＮトランジスタＱ２３Ａとそれに接続された抵抗Ｒ１１Ａは、Ｖｂ調整回路を構成している。トランジスタＱ２１Ａはバッファ回路が停止状態のとき、出力回路のＮＰＮトランジスタＱ８Ａのベース電圧を設定している。
停止状態のバッファ回路１００の出力端子ＶｏｕｔにＯＮ動作中の駆動回路からパルス電圧波形が入力されてもＯＦＦ動作を維持し、しかもこのバッファ回路１００の出力段（回路）を構成するたとえばＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａが破壊されないようにしなければならない。これを実現するため上述した出力回路の各トランジスタのベース電圧を設定するＶｂ調整回路を設けている。
いまたとえば、バッファ回路１００の出力回路を構成するＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａの耐圧条件を例えばＮＰＮトランジスタにおいてはＶＢＥＯが３．５Ｖ、Ｖ（縦型；バーティカル）−ＰＮＰトランジスタにおいてはＶＢＥＯが４．０Ｖとする。この耐圧はＩＣ製造条件によって決まり、製造条件の変動によって変わる場合は、この変化に即した耐圧に応じてＶｂ調整電圧を設定する必要がある。
出力段（回路）のＮＰＮトランジスタＱ８ＡとＶ−ＰＮＰトランジスタＱ１０Ａのベース電位を固定してＯＦＦ状態にすることで出力段（回路）の回路動作を停止している。このとき、出力端子Ｔｏｕｔの出力信号Ｖｏｕｔの電圧変化により出力回路のＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａの接合部に逆バイアス電圧がかかる。
出力回路の電圧変動範囲は、
上限；ＶＣＣ−Ｖｆｎｐｎ−Ｖｓａｔ１ ・・・（１）
下限；Ｖｆｐｎｐ＋Ｖｓａｔ２ ・・・（２）
と表され、Ｄ（ダイナミック）レンジに相当する。
ここで、ＶＣＣは電源（電圧）、ＶｆｎｐｎはＮＰＮトランジスタの順方向接合電圧、Ｖｓａｔ１はＰＮＰトランジスタＱ４Ａのコレクタ−エミッタ間飽和電圧と抵抗Ｒ３Ａで発生する電圧を加算し値で、ＶｆｐｎｐはＰＮＰトランジスタの順方向接合電圧であり、Ｖｓａｔ２はＮＰＮトランジスタＱ１７Ａのコレクタ−エミッタ間飽和電圧と抵抗Ｒ７Ａで発生する電圧を加算した値である。
出力回路の電圧変動範囲は、
上限；ＶＣＣ−Ｖｆｎｐｎ−Ｖｓａｔ１ ・・・（１）
下限；Ｖｆｐｎｐ＋Ｖｓａｔ２ ・・・（２）
と表され、Ｄ（ダイナミック）レンジに相当する。
ここで、ＶＣＣは電源（電圧）、ＶｆｎｐｎはＮＰＮトランジスタの順方向接合電圧、Ｖｓａｔ１はＰＮＰトランジスタＱ４Ａのコレクタ−エミッタ間飽和電圧と抵抗Ｒ３Ａで発生する電圧を加算し値で、ＶｆｐｎｐはＰＮＰトランジスタの順方向接合電圧であり、Ｖｓａｔ２はＮＰＮトランジスタＱ１７Ａのコレクタ−エミッタ間飽和電圧と抵抗Ｒ７Ａで発生する電圧を加算した値である。
次ぎに、ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡがＯＦＦする条件について述べる。
上述したＶｓａｔ１とＶｓａｔ２を増減することでＤ（ダイナミック）レンジが変化し、これを調整して式（１）のＶｍａｘと式（２）のＶｍｉｎを決定する。具体的には、抵抗Ｒ３ＡとＲ７Ａを大きくするとＶｓａｔ１，Ｖｓａｔ２は大きくなり、逆に抗Ｒ３ＡとＲ７Ａを小さくするとＶｓａｔ１，Ｖｓａｔ２は小さくなる。
上述したＶｓａｔ１とＶｓａｔ２を増減することでＤ（ダイナミック）レンジが変化し、これを調整して式（１）のＶｍａｘと式（２）のＶｍｉｎを決定する。具体的には、抵抗Ｒ３ＡとＲ７Ａを大きくするとＶｓａｔ１，Ｖｓａｔ２は大きくなり、逆に抗Ｒ３ＡとＲ７Ａを小さくするとＶｓａｔ１，Ｖｓａｔ２は小さくなる。
ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡがＯＦＦする条件について述べる。
ＮＰＮトランジスタＱ８Ａのベースに接続されているスイッチＱ２１ＡをＯＮにして、ＮＰＮトランジスタＱ８ＡのベースにＯＦＦ設定の電圧（Ｖｂ）を供給する。
すなわち、ＮＰＮトランジスタＱ２３Ａと抵抗Ｒ１１Ａで構成されるＶｂ調整からＮＰＮトランジスタＱ２１Ａのコレクタを介して出力される電圧（Ｖｂ_ｎｐｎ）をＬＯＷ（ロー）レベルにする必要がある。いまＮＰＮトランジスタＱ８ＡをＯＦＦするときのベース電圧をＶｏｆｆ_ｎｐｎとすると、その条件はＶｂ_ｎｐｎ＜Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎと表される。ここでさらに条件を厳しくするため、Ｖｏｆｆ_ｎｐｎを順方向接合電圧Ｖｆより小さくする必要がある。
一方Ｖ−ＰＮＰトランジスタＱ１０ＡのベースはスイッチのＰＮＰトランジスタＱ２２Ａのコレクタに接続され、そのエミッタはダイオード構成のＮＰＮトランジスタＱ２０Ａのベース・コレクタに接続されている。スイッチＰＮＰトランジスタＱ２２ＡをＯＮにしてＨｉｇｈ（ハイ）レベルの電圧をＰＮＰトランジスタＱ１０Ａのベースに供給し、ＯＦＦ動作するようにしている。
ＰＮＰトランジスタＱ１０ＡをＯＦＦにするため、Ｖｂ調整から出力される電圧は、Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ以上で、Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐと表される。ここでさらに条件を厳しくするため、ＰＮＰトランジスタＱ１０ＡのＯＦＦ時の電圧Ｖｏｆｆ_ｐｎｐを順方向接合電圧Ｖｆより小さくする必要がある。
これらの条件については、後述する。
ＮＰＮトランジスタＱ８Ａのベースに接続されているスイッチＱ２１ＡをＯＮにして、ＮＰＮトランジスタＱ８ＡのベースにＯＦＦ設定の電圧（Ｖｂ）を供給する。
すなわち、ＮＰＮトランジスタＱ２３Ａと抵抗Ｒ１１Ａで構成されるＶｂ調整からＮＰＮトランジスタＱ２１Ａのコレクタを介して出力される電圧（Ｖｂ_ｎｐｎ）をＬＯＷ（ロー）レベルにする必要がある。いまＮＰＮトランジスタＱ８ＡをＯＦＦするときのベース電圧をＶｏｆｆ_ｎｐｎとすると、その条件はＶｂ_ｎｐｎ＜Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎと表される。ここでさらに条件を厳しくするため、Ｖｏｆｆ_ｎｐｎを順方向接合電圧Ｖｆより小さくする必要がある。
一方Ｖ−ＰＮＰトランジスタＱ１０ＡのベースはスイッチのＰＮＰトランジスタＱ２２Ａのコレクタに接続され、そのエミッタはダイオード構成のＮＰＮトランジスタＱ２０Ａのベース・コレクタに接続されている。スイッチＰＮＰトランジスタＱ２２ＡをＯＮにしてＨｉｇｈ（ハイ）レベルの電圧をＰＮＰトランジスタＱ１０Ａのベースに供給し、ＯＦＦ動作するようにしている。
ＰＮＰトランジスタＱ１０ＡをＯＦＦにするため、Ｖｂ調整から出力される電圧は、Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ以上で、Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐと表される。ここでさらに条件を厳しくするため、ＰＮＰトランジスタＱ１０ＡのＯＦＦ時の電圧Ｖｏｆｆ_ｐｎｐを順方向接合電圧Ｖｆより小さくする必要がある。
これらの条件については、後述する。
次ぎに、ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０Ａの耐圧条件について述べる。
ＮＰＮトランジスタＱ８Ａにおいて、ベース電位はＮＰＮトランジスタＱ２３Ａで構成されるダイオードのＶｆと抵抗Ｒ１１に発生する電圧を低くしＯＦＦ動作にしている。
耐圧に対して一番厳しい条件は、ＮＰＮトランジスタのベース電圧（Ｖｂ_ｎｐｎ）が一番低くかつ出力端子Ｖｏｕｔの電圧が一番高い（Ｖｍａｘ）ときである。
即ち、電源電圧の変動によりＮＰＮトランジスタＱ８Ａのエミッタである出力端子Ｖｏｕｔパルス信号（Ｖｍａｘ）とＶｂ調整から出力される電圧（Ｖｂ_ｎｐｎ）との差が、ＮＰＮトランジスタＱ８Ａのベース・エミッタ間耐圧ＶＢＥＯ以下、即ちＶｍａｘ−Ｖｂ_ｎｐｎ＜ＶＢＥＯと表される。
一方ＰＮＰトランジスタＱ１０Ａについても同様に、ＰＮＰトランジスタＱ１０Ａのベース電圧Ｖｂ_ｐｎｐを高く（Ｖｃｃ−Ｖｆ）設定してＯＦＦ動作条件としていて、耐圧に対しては一番厳しい条件は出力端子Ｖｏｕｔが最低電圧のときである。
このとき、ＰＮＰトランジスタＱ１０Ａのベース電圧（Ｖｂ_ｐｎｐ）と出力端子Ｖｏｕｔの電圧（Ｖｍｉｎ）との差がベース・エミッタ間耐圧ＶＢＥＯ以下であると良い。すなわち、Ｖｂ_ｐｎｐ−Ｖｍｉｎ＜ＶＢＥＯと表される。
ＮＰＮトランジスタＱ８Ａにおいて、ベース電位はＮＰＮトランジスタＱ２３Ａで構成されるダイオードのＶｆと抵抗Ｒ１１に発生する電圧を低くしＯＦＦ動作にしている。
耐圧に対して一番厳しい条件は、ＮＰＮトランジスタのベース電圧（Ｖｂ_ｎｐｎ）が一番低くかつ出力端子Ｖｏｕｔの電圧が一番高い（Ｖｍａｘ）ときである。
即ち、電源電圧の変動によりＮＰＮトランジスタＱ８Ａのエミッタである出力端子Ｖｏｕｔパルス信号（Ｖｍａｘ）とＶｂ調整から出力される電圧（Ｖｂ_ｎｐｎ）との差が、ＮＰＮトランジスタＱ８Ａのベース・エミッタ間耐圧ＶＢＥＯ以下、即ちＶｍａｘ−Ｖｂ_ｎｐｎ＜ＶＢＥＯと表される。
一方ＰＮＰトランジスタＱ１０Ａについても同様に、ＰＮＰトランジスタＱ１０Ａのベース電圧Ｖｂ_ｐｎｐを高く（Ｖｃｃ−Ｖｆ）設定してＯＦＦ動作条件としていて、耐圧に対しては一番厳しい条件は出力端子Ｖｏｕｔが最低電圧のときである。
このとき、ＰＮＰトランジスタＱ１０Ａのベース電圧（Ｖｂ_ｐｎｐ）と出力端子Ｖｏｕｔの電圧（Ｖｍｉｎ）との差がベース・エミッタ間耐圧ＶＢＥＯ以下であると良い。すなわち、Ｖｂ_ｐｎｐ−Ｖｍｉｎ＜ＶＢＥＯと表される。
以上の述べた、トランジスタをＯＦＦする条件と、耐圧を満足する条件をまとめると、
ＮＰＮ：Ｖｍａｘ−ＶＢＥＯ＜Ｖｂ_ｎｐｎ<Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎ・・・・（３）
ＰＮＰ：Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐ＜Ｖｍｉｎ＋ＶＢＥＯ・・・（４）
と表される。
以下電源電圧Ｖｃｃをたとえば５．００Ｖから５．５Ｖまで変動させたとする。
ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡをＯＦＦとするための条件を、仮にＯＮ時のコレクタ電流Ｉｃの１／１０００とした、順方向接合電圧とする。
これを計算すると、ＮＰＮトランジスタについてＶｏｆｆ_ｎｐｎは約４１１ｍＶ、ＰＮＰトランジスタについてＶｏｆｆ_ｐｎｐは約４２５ｍＶとなる。ここでは、さらに余裕をとっていずれも３００ｍＶとして、以下の説明に使用する。
また出力下限Ｖｍｉｎは電源電圧Ｖｃｃが一番低い時で、いま約８９５ｍＶとすると、ＮＰＮトランジスタＱ８Ａについて、Ｖｏｆｆ_ｎｐｎの３００ｍＶをＶｍｉｎに加算して、Ｖｂ_ｎｐｎ＜１１９５ｍＶとなる。
ＰＮＰトランジスタＱ１０Ａについても同様に、電源電圧Ｖｃｃ（＝５Ｖ）の変動が大きく最小となった時、Ｖｍａｘ＝４．５８５Ｖとし、またＯＦＦ時の接合電圧（Ｖｏｆｆ_ｐｎｐ）を、余裕をとって３００ｍＶとすると、ＶｍａｘからＶｏｆｆ_ｐｎｐの３００ｍＶを減算すると、４２８５ｍＶ＜Ｖｂ_ｐｎｐとなる。
ＮＰＮ：Ｖｍａｘ−ＶＢＥＯ＜Ｖｂ_ｎｐｎ<Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎ・・・・（３）
ＰＮＰ：Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐ＜Ｖｍｉｎ＋ＶＢＥＯ・・・（４）
と表される。
以下電源電圧Ｖｃｃをたとえば５．００Ｖから５．５Ｖまで変動させたとする。
ＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡをＯＦＦとするための条件を、仮にＯＮ時のコレクタ電流Ｉｃの１／１０００とした、順方向接合電圧とする。
これを計算すると、ＮＰＮトランジスタについてＶｏｆｆ_ｎｐｎは約４１１ｍＶ、ＰＮＰトランジスタについてＶｏｆｆ_ｐｎｐは約４２５ｍＶとなる。ここでは、さらに余裕をとっていずれも３００ｍＶとして、以下の説明に使用する。
また出力下限Ｖｍｉｎは電源電圧Ｖｃｃが一番低い時で、いま約８９５ｍＶとすると、ＮＰＮトランジスタＱ８Ａについて、Ｖｏｆｆ_ｎｐｎの３００ｍＶをＶｍｉｎに加算して、Ｖｂ_ｎｐｎ＜１１９５ｍＶとなる。
ＰＮＰトランジスタＱ１０Ａについても同様に、電源電圧Ｖｃｃ（＝５Ｖ）の変動が大きく最小となった時、Ｖｍａｘ＝４．５８５Ｖとし、またＯＦＦ時の接合電圧（Ｖｏｆｆ_ｐｎｐ）を、余裕をとって３００ｍＶとすると、ＶｍａｘからＶｏｆｆ_ｐｎｐの３００ｍＶを減算すると、４２８５ｍＶ＜Ｖｂ_ｐｎｐとなる。
次ぎに耐圧について述べる。ＮＰＮトランジスタＱ８ＡはＶｍａｘ−ＶＢＥＯ＜Ｖｂ_ｎｐｎである。トランジスタの耐圧はプロセス条件により異なるので、たとえばＶＢＥＯ＝３．５Ｖであったとすると、Ｖｍａｘの４．５８５ＶからＶＢＥＯの３．５Ｖを減算すると、Ｖｂ_ｎｐｎ＞１０８５ｍＶとなる。またＰＮＰトランジスタＱ１０Ａについて、Ｖｂ_ｐｎｐ＜Ｖｍｉｎ＋ＶＢＥＯであるから、いま仮にＶＢＥＯ＝４Ｖとすると、この値にＶｍｉｎの８９５ｍＶを加算すると、Ｖｂ_ｐｎｐ＜４８９５ｍＶとなる。
以上の結果、ＮＰＮトランジスタは、Ｖｃｃを５．０Ｖから５．５Ｖまで変動させたとき、１０８５ｍＶ＜Ｖｂ_ｎｐｎ＜１１９５ｍＶ、Ｖｂ変動可能範囲１１０ｍＶとなる。
また、ＰＮＰトランジスタは、Ｖｃｃを５．０から５．５Ｖまで変動させたとき、４２８５ｍＶ＜Ｖｂ_ｐｎｐ＜４８９５ｍＶ、Ｖｂ変動可能範囲６１０ｍＶとなる。
このように、Ｖｂ調整（回路）から出力された電圧Ｖｂ、即ち固定したベース電圧がばらつきにより変動した場合でも、上述した電圧範囲にあれば、出力段のＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡをＯＦＦ動作状態に維持すると共に、トランジスタの耐圧も同時に満足し破壊されることは無い。
また、ＰＮＰトランジスタは、Ｖｃｃを５．０から５．５Ｖまで変動させたとき、４２８５ｍＶ＜Ｖｂ_ｐｎｐ＜４８９５ｍＶ、Ｖｂ変動可能範囲６１０ｍＶとなる。
このように、Ｖｂ調整（回路）から出力された電圧Ｖｂ、即ち固定したベース電圧がばらつきにより変動した場合でも、上述した電圧範囲にあれば、出力段のＮＰＮトランジスタＱ８ＡとＰＮＰトランジスタＱ１０ＡをＯＦＦ動作状態に維持すると共に、トランジスタの耐圧も同時に満足し破壊されることは無い。
図５に図２と図３に示した、ＤＶＤ（／ＣＤ）側のバッファ回路をＯＮにし、ＢＤ側のバッファ回路をＯＦＦとしたとき、駆動回路の入力にパルス波形の信号を印加したときの、出力端子Ｖｏｕｔにおける波形を示す。ここでは出力波形の一部である立ち下がり波形の波形図を示す。これと同時に、ＤＶＤ（／ＣＤ）側の駆動回路とＢＤ側のバッファ回路の出力端子をスイッチなどで完全に切断した時（図５では従来例と記載している）の立下り波形図を示す。
縦軸に出力電圧値を１０ｍＶステップの目盛りで示し、横軸は時間を示し、２ｎ（ナノ）秒の目盛としている。
波形図において、出力波形のアンダーシュートの最小電圧は、図２と図３に示したバッファ（駆動）回路（信号駆動装置）３０，５０のＨｉ−Ｚ（ハイ・インピーダンス）回路の出力電圧値は従来例の出力電圧に対して約３ｍＶ下がっているだけであり、それ以外の範囲において、出力電圧の差はほとんど無い。即ち、出力波形の劣化はほとんどないことが示される。
縦軸に出力電圧値を１０ｍＶステップの目盛りで示し、横軸は時間を示し、２ｎ（ナノ）秒の目盛としている。
波形図において、出力波形のアンダーシュートの最小電圧は、図２と図３に示したバッファ（駆動）回路（信号駆動装置）３０，５０のＨｉ−Ｚ（ハイ・インピーダンス）回路の出力電圧値は従来例の出力電圧に対して約３ｍＶ下がっているだけであり、それ以外の範囲において、出力電圧の差はほとんど無い。即ち、出力波形の劣化はほとんどないことが示される。
以上述べたように、それぞれのＰＤ（ホト・ダイオード）を含むＯＥＩＣのバッファ回路の出力段（回路）同士を接続し、一方のバッファ回路をＯＮにし、他方のバッファ回路をＯＦＦとして、たとえばＤＶＤ（／ＣＤ）とＢＤの出力信号を択一的に切り換えることにより、相互に影響を与えないようにすることができる。
一方のバッファ回路をＯＦＦとするため、バッファ回路の出力バッファ回路を構成する出力トランジスタのバイアスを強制的に固定する。かつこのとき、出力インピーダンスをハイ・インピーダンス（Ｈｉ−Ｚ）として、動作している他方のバッファ回路の動作に影響がないようにしている。
また、オフ状態のバッファ回路の出力段を構成するトランジスタの耐圧を満足させることにより、オフ動作状態のバッファ回路の出力バッファ回路のトランジスタが破壊されないようにすることができる。
一方のバッファ回路をＯＦＦとするため、バッファ回路の出力バッファ回路を構成する出力トランジスタのバイアスを強制的に固定する。かつこのとき、出力インピーダンスをハイ・インピーダンス（Ｈｉ−Ｚ）として、動作している他方のバッファ回路の動作に影響がないようにしている。
また、オフ状態のバッファ回路の出力段を構成するトランジスタの耐圧を満足させることにより、オフ動作状態のバッファ回路の出力バッファ回路のトランジスタが破壊されないようにすることができる。
１０，２００，２５０…光ピックアップ装置、１１，１３…レーザダイオード、１２，２０１，２５１…ＢＤ（Ｂｌｕ−ｒａｙ）用ＯＥ（光電気）回路、１４，２０２，２５２…ＤＶＤ／ＣＤ用ＯＥ回路、１７…モード切り換え制御回路、１５，２０４，２５３，２５４…フレキシブル基板（ケーブル）、１６，２０５，２５５…信号処理ＩＣ（回路）、３０，３１，３２…バッファ回路、５０，１００…信号駆動装置、Ａｍｐ１，Ａｍｐ１Ａ…アンプ、Ｑ１，Ｑ６，Ｑ７，Ｑ８，Ｑ１５，Ｑ１６，Ｑ１７，Ｑ２１，Ｑ２３，Ｑ２５，Ｑ１Ａ，Ｑ６Ａ，Ｑ７Ａ，Ｑ８Ａ，Ｑ１５Ａ，Ｑ１６Ａ，Ｑ１７Ａ，Ｑ２１Ａ、Ｑ２３Ａ，Ｑ２５Ａ…ＮＰＮトランジスタ、Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ９，Ｑ１０，Ｑ２０，Ｑ２２，Ｑ２４，Ｑ２Ａ，Ｑ３Ａ，Ｑ４Ａ，Ｑ５Ａ，Ｑ９Ａ，Ｑ１０Ａ，Ｑ２０Ａ，Ｑ２２Ａ，Ｑ２４Ａ…ＰＮＰトランジスタ、Ｃ１，Ｃ２，Ｃ１Ａ，Ｃ２Ａ…キャパシタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１Ａ，Ｒ２Ａ，Ｒ３Ａ，Ｒ４Ａ，Ｒ５Ａ，Ｒ６Ａ，Ｒ７Ａ，Ｒ８Ａ，Ｒ１０Ａ，Ｒ１１Ａ，Ｒ１２Ａ，Ｒ１３Ａ…抵抗、Ｖｃｃ，Ｖｃｃ１，Ｖｃｃ２…電源。
Claims (8)
- ベースに入力信号が供給され、エミッタが第１の電流源を介して第１の基準電位に接続され、コレクタが第２の基準電位に接続された第１の導電型の第１のトランジスタと、
ベースが前記第１のトランジスタのベースに接続され、コレクタが前記第１の基準電位に接続され、エミッタが第２の電流源を介して前記第２の基準電位に接続された第２の導電型の第２のトランジスタと、
前記第１のトランジスタのエミッタにベースが接続され、コレクタが前記第１の基準電位に接続された前記第２の導電型の第３のトランジスタと、エミッタが前記第３のトランジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに接続され、コレクタが前記第２の基準電位に接続された前記第１の導電型の第４のトランジスタと、
ベースが前記第３のトランジスタのベースに接続され、コレクタが第１の抵抗を介して前記第１の基準電位に接続された前記第２の導電型の第５のトランジスタと、エミッタが前記第５のトランジスタのエミッタに接続されて出力端子を構成し、ベースが前記第４のトランジスタのベースに接続され、コレクタが第２の抵抗を介して前記第２の基準電位に接続された前記第１の導電型の第６のトランジスタと、
を有し、前記第５と第６のトランジスタで出力段を構成し、第１と第２の光信号から電気信号に変換された信号をそれぞれ増幅する第１と第２のバッファ回路と、
前記第１と第２のバッファ回路の一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、前記第１または第２の光信号を択一的に取り出す切り換え制御信号を出力する制御回路と、
前記切り換え制御信号によりスイッチが切り換えられ、前記第１と第２のバッファ回路の前記出力段のどちらか一方をオフする所定の電圧を前記スイッチを介して供給して停止状態とすると共に予め備え付けられた電圧発生回路から耐圧以下のバイアス電圧を前記スイッチを介して前記出力段の前記第５または第６のトランジスタに供給する電圧切り換え回路と
を有する
信号駆動装置。 - 前記第１のバッファ回路は青紫色レーザダイオードから出力されてディスクで反射され
た信号を第１の受光素子で電気信号に変換し、変換された信号を増幅し、前記第２のバッファ回路はＤＶＤまたはＣＤ用レーザダイオードから出力されてディスクで反射された信号を第２の受光素子で電気信号に変換し、変換された信号を増幅する、
請求項１記載の信号駆動装置。 - 前記電圧切り換え回路は、
前記第５のトランジスタのベースと第１のバイアス回路間に接続された第１のスイッチを有し、前記第５のトランジスタのベースに前記切り換え制御信号で制御される前記第１のスイッチを介して第１の耐圧以下のバイアス電圧を供給する前記第１のバイアス回路と、
前記第６のトランジスタのベースと第２のバイアス回路間に接続された第２のスイッチを有し、前記第６のトランジスタのベースに前記切り換え制御信号で制御される前記第２のスイッチを介して第２の耐圧以下のバイアス電圧を供給する前記第２のバイアス回路と
を備えた
請求項１記載の信号駆動装置。 - 前記第１の導電型をｐ型とし、前記第６のトランジスタのベースは、前記第１のバイアス回路により、該第６のトランジスタをオフ条件のＶｍａｘ−Ｖｏｆｆと、前記第１の耐圧を防止するための条件Ｖｍｉｎ＋Ｖ ＢＥＯ を満たす、
Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐ＜Ｖｍｉｎ＋Ｖ ＢＥＯ
の電圧（Ｖｂ_ｐｎｐ）が供給され、
前記第２の導電型をｎ型とし、前記第５のトランジスタのベースは、前記第２のバイアス回路により、第６のトランジスタをオフ条件のＶｍｉｎ＋Ｖｏｆｆ_ｎｐｎと、前記第２の耐圧を防止するための条件Ｖｍａｘ−Ｖ ＢＥＯ を満たす、
Ｖｍａｘ−Ｖ ＢＥＯ ＜Ｖｂ_ｎｐｎ<Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎ
の電圧（Ｖｂ_ｎｐｎ）が供給される
（ただし、Ｖｍａｘは前記出力段の出力端子の最高電圧とし、Ｖｍｉｎは、該出力端子の最低電圧とし、Ｖｏｆｆ_ｐｎｐとＶｏｆｆ_ｎｐｎは各トランジスタをオフにする電圧、Ｖ ＢＥＯ は、各トランジスタのベース−エミッタ間の耐圧を示す）
請求項３記載の信号駆動装置。 - 第１と第２の受光素子と、
ベースに入力信号が供給され、エミッタが第１の電流源を介して第１の基準電位に接続され、コレクタが第２の基準電位に接続された第１の導電型の第１のトランジスタと、
ベースが前記第１のトランジスタのベースに接続され、コレクタが前記第１の基準電位に接続され、エミッタが第２の電流源を介して前記第２の基準電位に接続された第２の導電型の第２のトランジスタと、
前記第１のトランジスタのエミッタにベースが接続され、コレクタが前記第１の基準電位に接続された前記第２の導電型の第３のトランジスタと、エミッタが前記第３のトランジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに接続され、コレクタが前記第２の基準電位に接続された前記第１の導電型の第４のトランジスタと、
ベースが前記第３のトランジスタのベースに接続され、コレクタが第１の抵抗を介して前記第１の基準電位に接続された前記第２の導電型の第５のトランジスタと、エミッタが前記第５のトランジスタのエミッタに接続されて出力端子を構成し、ベースが前記第４のトランジスタのベースに接続され、コレクタが第２の抵抗を介して前記第２の基準電位に接続された前記第１の導電型の第６のトランジスタと、
を有し、前記第５と第６のトランジスタで出力段を構成し、第１と第２の光信号から電気信号に変換された信号をそれぞれ増幅する第１と第２のバッファ回路と、
前記第１と第２のバッファ回路の一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、前記第１または第２の光信号を択一的に取り出す切り換え制御信号を出力する制御回路と、
前記切り換え制御信号によりスイッチが切り換えられ、前記第１と第２のバッファ回路の前記出力段のどちらか一方をオフする所定の電圧を前記スイッチを介して供給して停止状態とすると共に予め備え付けられた電圧発生回路から耐圧以下のバイアス電圧を前記スイッチを介して前記出力段の前記第５または第６のトランジスタに供給する電圧切り換え回路と
前記第１と第２のバッファ回路の出力端子が共通接続され、該共通接続された端子からフレキシブルケーブルを介して転送された信号を処理する信号処理回路と
を有する
光ピックアップ装置。 - 前記第１のバッファ回路は青紫色レーザダイオードから出力されてディスクで反射された信号を第１の受光素子で電気信号に変換し、変換された信号を増幅し、前記第２のバッファ回路はＤＶＤまたはＣＤ用レーザダイオードから出力されてディスクで反射された信号を第２の受光素子で電気信号に変換し、変換された信号を増幅する、
請求項５記載の光ピックアップ装置。 - 前記電圧切り換え回路は、
第１のスイッチと第１の電圧発生回路を有し、前記第５のトランジスタのベースに前記切り換え制御信号で制御される前記第１のスイッチを介して前記耐圧以下のバイアス電圧を供給する第１のバイアス回路と、
第２のスイッチと第２の電圧発生回路を有し、前記第６のトランジスタのベースに前記切り換え制御信号で制御される前記第２のスイッチを介して前記耐圧以下のバイアス電圧を供給する第２のバイアス回路と
を備えた
請求項５記載の光ピックアップ装置。 - 前記第１の導電型をｐ型とし、前記第６のトランジスタのベースは、前記第１のバイアス回路により、該第６のトランジスタをオフ条件のＶｍａｘ−Ｖｏｆｆと、前記第１の耐圧を防止するための条件Ｖｍｉｎ＋Ｖ ＢＥＯ を満たす、
Ｖｍａｘ−Ｖｏｆｆ_ｐｎｐ＜Ｖｂ_ｐｎｐ＜Ｖｍｉｎ＋Ｖ ＢＥＯ
の電圧（Ｖｂ_ｐｎｐ）が供給され、
前記第２の導電型をｎ型とし、前記第５のトランジスタのベースは、前記第２のバイアス回路により、第６のトランジスタをオフ条件のＶｍｉｎ＋Ｖｏｆｆ_ｎｐｎと、前記第２の耐圧を防止するための条件Ｖｍａｘ−Ｖ ＢＥＯ を満たす、
Ｖｍａｘ−Ｖ ＢＥＯ ＜Ｖｂ_ｎｐｎ<Ｖｍｉｎ＋Ｖｏｆｆ_ｎｐｎ
の電圧（Ｖｂ_ｎｐｎ）が供給される
（ただし、Ｖｍａｘは前記出力段の出力端子の最高電圧とし、Ｖｍｉｎは、該出力端子の最低電圧とし、Ｖｏｆｆ_ｐｎｐとＶｏｆｆ_ｎｐｎは各トランジスタをオフにする電圧、Ｖ ＢＥＯ は、各トランジスタのベース−エミッタ間の耐圧を示す）
請求項７記載の光ピックアップ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005183743A JP4524650B2 (ja) | 2005-06-23 | 2005-06-23 | 信号駆動装置およびこれを用いた光ピックアップ装置 |
| US11/446,365 US8031571B2 (en) | 2005-06-23 | 2006-06-05 | Signal drive apparatus and optical pickup apparatus using the same |
| KR1020060053912A KR101233797B1 (ko) | 2005-06-23 | 2006-06-15 | 신호 구동장치 및 이것을 이용한 광픽업장치 |
| CNB2006100932834A CN100452198C (zh) | 2005-06-23 | 2006-06-23 | 信号驱动装置及使用该信号驱动装置的光学拾取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005183743A JP4524650B2 (ja) | 2005-06-23 | 2005-06-23 | 信号駆動装置およびこれを用いた光ピックアップ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007004898A JP2007004898A (ja) | 2007-01-11 |
| JP4524650B2 true JP4524650B2 (ja) | 2010-08-18 |
Family
ID=37567183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005183743A Expired - Fee Related JP4524650B2 (ja) | 2005-06-23 | 2005-06-23 | 信号駆動装置およびこれを用いた光ピックアップ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8031571B2 (ja) |
| JP (1) | JP4524650B2 (ja) |
| KR (1) | KR101233797B1 (ja) |
| CN (1) | CN100452198C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4837585B2 (ja) * | 2007-01-29 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 受光回路 |
| JP5598036B2 (ja) * | 2010-03-16 | 2014-10-01 | 株式会社リコー | 制御基板、画像読取装置、画像形成装置、撮像装置および制御方法 |
| US10404222B2 (en) * | 2017-08-25 | 2019-09-03 | Harman International Industries, Incorporated | Bootstrapped application arrangement and application to the unity gain follower |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269419A (ja) * | 1986-05-19 | 1987-11-21 | Fuji Electric Co Ltd | 電圧変換回路 |
| JP2001053558A (ja) * | 1999-08-09 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
| JP2001202646A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 光検出器切り替え回路 |
| JP2003077148A (ja) * | 2001-08-31 | 2003-03-14 | Ricoh Co Ltd | 光記録再生回路 |
| JP2004158118A (ja) * | 2002-11-06 | 2004-06-03 | Nec Corp | 光ヘッド装置および光学式情報記録再生装置 |
| JP2004273680A (ja) * | 2003-03-07 | 2004-09-30 | Sharp Corp | 出力選択機能を有する受光増幅装置および光ディスク再生装置 |
| JP2005151427A (ja) * | 2003-11-19 | 2005-06-09 | Agilent Technol Inc | 入力切替機能を有する電流帰還型オペアンプ、および、それを用いた増幅装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1007852A3 (nl) * | 1993-12-03 | 1995-11-07 | Philips Electronics Nv | Compatibele optische uitleesinrichting. |
| JPH09282705A (ja) | 1996-04-11 | 1997-10-31 | Sankyo Seiki Mfg Co Ltd | 共用型光ピックアップ |
| JPH11234057A (ja) | 1998-02-10 | 1999-08-27 | Totoku Electric Co Ltd | 信号切換回路 |
| JP2001319354A (ja) * | 2000-05-10 | 2001-11-16 | Hitachi Ltd | 光ディスク装置並びにその調整方法及び調整装置 |
| JP2002050066A (ja) | 2000-08-01 | 2002-02-15 | Nec Corp | 光ピックアップ回路及び光ピックアップ方法 |
| JP2003110418A (ja) | 2001-10-01 | 2003-04-11 | Nec Corp | 出力回路 |
| KR100906472B1 (ko) * | 2002-05-21 | 2009-07-08 | 삼성전자주식회사 | 다중 검출기를 이용한 광기록매체 데이터 재생 장치 |
-
2005
- 2005-06-23 JP JP2005183743A patent/JP4524650B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-05 US US11/446,365 patent/US8031571B2/en not_active Expired - Fee Related
- 2006-06-15 KR KR1020060053912A patent/KR101233797B1/ko not_active IP Right Cessation
- 2006-06-23 CN CNB2006100932834A patent/CN100452198C/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269419A (ja) * | 1986-05-19 | 1987-11-21 | Fuji Electric Co Ltd | 電圧変換回路 |
| JP2001053558A (ja) * | 1999-08-09 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
| JP2001202646A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 光検出器切り替え回路 |
| JP2003077148A (ja) * | 2001-08-31 | 2003-03-14 | Ricoh Co Ltd | 光記録再生回路 |
| JP2004158118A (ja) * | 2002-11-06 | 2004-06-03 | Nec Corp | 光ヘッド装置および光学式情報記録再生装置 |
| JP2004273680A (ja) * | 2003-03-07 | 2004-09-30 | Sharp Corp | 出力選択機能を有する受光増幅装置および光ディスク再生装置 |
| JP2005151427A (ja) * | 2003-11-19 | 2005-06-09 | Agilent Technol Inc | 入力切替機能を有する電流帰還型オペアンプ、および、それを用いた増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100452198C (zh) | 2009-01-14 |
| US8031571B2 (en) | 2011-10-04 |
| KR20060134806A (ko) | 2006-12-28 |
| KR101233797B1 (ko) | 2013-02-18 |
| CN1885420A (zh) | 2006-12-27 |
| JP2007004898A (ja) | 2007-01-11 |
| US20060291348A1 (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514665B2 (en) | Differential amplifier circuit with rectifier for optical pick-up device | |
| US7002881B2 (en) | Light receiving amplification element | |
| JP4646772B2 (ja) | 光電流増幅回路、及び光ピックアップ装置 | |
| KR100817971B1 (ko) | 광 검출기 회로, 레이저 광 방사량 제어 신호를 유도하기위한 방법, 광 픽업 장치, 및 광 디스크 장치 | |
| JP4550712B2 (ja) | 受光回路 | |
| JP4397841B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
| US7442913B2 (en) | Photocurrent amplifier circuit and optical pick-up device | |
| JP2001202646A (ja) | 光検出器切り替え回路 | |
| JP4524650B2 (ja) | 信号駆動装置およびこれを用いた光ピックアップ装置 | |
| JP3857123B2 (ja) | 受光アンプ回路及びそれを用いた光ディスク記録再生装置 | |
| JP4090476B2 (ja) | 光電流増幅回路、及び光ピックアップ装置 | |
| US7408143B2 (en) | Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor | |
| WO2010064442A1 (ja) | 受光増幅回路および光ディスク装置 | |
| JP4566893B2 (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
| JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
| JP4837585B2 (ja) | 受光回路 | |
| JP5131084B2 (ja) | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 | |
| JP2007049493A (ja) | 受光アンプ回路およびそれを用いた光ピックアップ装置 | |
| JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
| JP2009038648A (ja) | 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置 | |
| US8278966B2 (en) | Signal output circuit, optical pickup and optical device | |
| JP2006286099A (ja) | スイッチ回路、光ピックアップ装置および光ディスク装置 | |
| JP2005100568A (ja) | 受光アンプ回路および光ピックアップ装置 | |
| KR20050028673A (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
| JP2012195044A (ja) | 光ピックアップ装置、集積回路および光ピックアップ装置のレーザ出力制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |