JP2004273680A - 出力選択機能を有する受光増幅装置および光ディスク再生装置 - Google Patents
出力選択機能を有する受光増幅装置および光ディスク再生装置 Download PDFInfo
- Publication number
- JP2004273680A JP2004273680A JP2003061224A JP2003061224A JP2004273680A JP 2004273680 A JP2004273680 A JP 2004273680A JP 2003061224 A JP2003061224 A JP 2003061224A JP 2003061224 A JP2003061224 A JP 2003061224A JP 2004273680 A JP2004273680 A JP 2004273680A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage conversion
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
Abstract
【課題】光ディスク再生装置のピックアップにおいて、非可動部と可動部との間を接続する信号伝達線の本数が削減可能な受光増幅装置を提供する。
【解決手段】選択回路118によってフォーカスサーボに用いる信号VAとアドレス信号再生に用いる信号VEのいずれかを選択してフラットケーブルに出力する。また光ディスクのデータ書込時のモニタ信号VRRと読出時の情報再生信号VRFのいずれか一方を選択回路120で選択してフラットケーブルに出力する。信号伝達線の共用化を図ることによりフラットケーブルにおける伝達信号線数を削減することができる。
【選択図】 図8
【解決手段】選択回路118によってフォーカスサーボに用いる信号VAとアドレス信号再生に用いる信号VEのいずれかを選択してフラットケーブルに出力する。また光ディスクのデータ書込時のモニタ信号VRRと読出時の情報再生信号VRFのいずれか一方を選択回路120で選択してフラットケーブルに出力する。信号伝達線の共用化を図ることによりフラットケーブルにおける伝達信号線数を削減することができる。
【選択図】 図8
Description
【0001】
【発明の属する技術分野】
この発明は、受光増幅装置に関し、より特定的には光ディスク(DVD,DVD−R,DVD−RW,CD−ROM,CD−R,CD−RW)用ピックアップユニットのピックアップヘッドに搭載される受光増幅装置に関する。
【0002】
【従来の技術】
図9は、従来型のピックアップユニットの構成の一例を示した図である。
【0003】
図9を参照して、ピックアップユニット500は、光ディスクの読出位置に追従するために可動となっているピックアップヘッド部504と、ピックアップヘッド部からの信号を処理する後段IC部505と、ピックアップヘッド部504と後段IC部505とを結ぶフラットケーブルFPCとを含む。
【0004】
ピックアップヘッド部504は所定の方向に動くことが可能であり、後段IC部505は光ディスク記録再生装置本体に固定されている。ピックアップヘッド部504と後段IC部505とは曲げることができるフラットケーブルFPCによって接続されている。フラットケーブルは、フレキシブル基板(Flexible Printed Circuit)とも呼ばれている。
【0005】
ピックアップヘッド部504は、光ディスクに対してレーザ光を照射するレーザダイオード503と、レーザダイオード503の出力する光を直接受光してモニタする受光素子502と、ディスクからの反射信号を検出する受光素子501とを含む。
【0006】
後段IC部505には、信号の演算処理を行なうICおよびレーザダイオード503を駆動するためのレーザドライバ用ICおよびこれらのICを制御するための制御系ICが搭載されている。受光素子501,502の検出信号およびレーザダイオード503への駆動制御信号はフラットケーブルFPCを経由して伝達される。
【0007】
図10は、図9における受光素子501の一般的な構成を示した回路図である。
【0008】
図10を参照して、フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFは電流電圧変換増幅回路512,514,516,518,520,522にそれぞれ接続されている。フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFは分割されたフォトダイオードである。CD−ROM,DVD−ROMなどのディスク再生信号検出用フォトダイオードは、フォーカスエラーやトラッキングエラーの検出などを行なうため6分割以上に分割されているのが通常である。
【0009】
フォトダイオードPDA〜PDFに入射された光は、電流電圧変換増幅回路512〜522により変換増幅され、電圧信号VA,VB,VC,VD,VEおよびVFとなり出力される。
【0010】
光ディスクからの反射光は、電圧信号VA,VB,VC,VDを後段IC部505で演算して読出用の信号に再生してもよいが、近年のピックアップ受光装置の高速化およびS/N比を向上させる必要性により、受光素子501には電圧信号VA,VB,VC,VDの信号を和算する和算演算回路524が内蔵されている。
【0011】
和算演算回路524は、フォーカス/トラッキングサーボ制御を目的とする電圧信号VA,VB,VC,VD出力とは別に、高速かつ高S/N比を必要とする演算信号である信号VRFを後段ICに出力する。
【0012】
さらにはCD−R/RWやDVD−R/RWなどのディスクへの記録も行なう装置に搭載される受光素子などでは、信号VRFに加えて信号VRF出力を後段ICに出力する。信号VRFは、和算演算回路524と比較して低倍率の演算回路526から出力される。ディスク書込時の読出時に比較して強いレーザ光の反射光を、演算回路526は回路が飽和することなく検出することができる。
【0013】
このように、ディスクからの反射信号を検出する受光素子501の出力だけでも、独立した8以上の検出信号をフラットケーブルFPCを経由して後段の演算ICに伝達する必要がある。さらに、他の演算回路、または、他の異なる増幅率を有する回路が搭載され、上記とは異なる出力信号が追加される場合も今後増加すると予想される。
【0014】
図9の受光素子502は、レーザ光制御用のフロントモニタ用受光素子である。受光素子501と同様に、フォトダイオードと電流電圧変換増幅回路が接続された構成を有し、出力電圧信号VFMを出力する。一般的には、単純な構成からなるフロントモニタ用受光素子の出力は、信号VFM1つである。しかし、受光素子高速化のため、多チャンネル出力とする場合もあり、受光素子からの出力信号数は受光素子の高速性能化および多機能化により増大する傾向にある。
【0015】
また、受光素子501と受光素子502は、ピックアップヘッドの光学系上において離れた位置に配置する必要があるので、同一半導体基板上での形成は困難である。したがって一般的に異なる半導体基板上に形成され、別素子としてピックアップヘッドに配置される。
【0016】
このように、ピックアップヘッドに集積される複数の受光検出素子の信号は、それぞれ対応する複数の信号伝達線を含むフラットケーブルFPCを経由して後段の信号処理ICに出力される。
【0017】
また、近年のピックアップ装置の多機能化および高速化によりピックアップヘッドにはさらなる受光増幅素子の搭載や、受光素子のみならず制御系ICの搭載が予想される。すると、ピックアップヘッド部の多チャンネル化、つまりフラットケーブルFPCの信号伝達線の本数を増やすことが必要となる。
【0018】
なお、2種類の光検出器を切換える構成について参考となる先行文献として特許文献1(特開2001−202646号公報)がある。
【0019】
【特許文献1】
特開2001−202646号公報
【0020】
【発明が解決しようとする課題】
今後のピックアップユニットは、高速化/多機能化により可動部のピックアップヘッド部に受光素子のみならずレーザドライバ用IC、アクチュエータドライバ用ICなどの制御系ICを集積する必要が生じると予想される。したがって多種類信号をフラットケーブルに出力し、後段の制御系ICに伝達することを可能とする構成が求められると考えられる。しかしながら、近年のパソコンの小型化の要求に応じるには、ピックアップユニットの薄型化、小型化が必須条件である。特に、可動部であるピックアップヘッドと非可動部である後段制御系ICを接続するフラットケーブルFPCも小型化、つまり信号伝達ケーブル本数の低減が必要になると予想される。
【0021】
この発明の目的は、少ない本数の信号伝達線からなるフラットケーブルを用いて、受光信号を非可動である後段IC部に伝達することが可能な受光装置を提供することである。
【0022】
【課題を解決するための手段】
この発明は,要約すると、受光増幅装置であって、光検出用の複数のフォトダイオードと、複数のフォトダイオードにそれぞれ接続される複数の電流電圧変換増幅回路と、選択信号に応じて複数の電流電圧変換増幅回路の出力のいずれか1つを選択する切り替え手段とを備える。
【0023】
好ましくは、複数のフォトダイオードのうちの第1のフォトダイオードおよび第1のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、第1の半導体基板上に形成される。複数のフォトダイオードのうちの第2のフォトダイオードおよび第2のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、第2の半導体基板上に形成される。切り替え手段は、第3の半導体基板上に形成され、第1、第2の電流電圧変換増幅回路の出力信号のうちの1つを選択信号に応じて出力する選択回路を含む。
【0024】
好ましくは、複数のフォトダイオードのうちの第1のフォトダイオードは、第1の半導体基板上に形成される。第1のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、第1の半導体基板上に形成される。第1の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。複数のフォトダイオードのうちの第2のフォトダイオードは、第2の半導体基板上に形成される。第2のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、第2の半導体基板上に形成される。第2の電流電圧変換増幅回路の出力は、第1の電流電圧変換増幅回路の出力と接続される。第2の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。切り替え手段は、第1の電流電圧変換回路を選択するときは第2の電流電圧変換回路を非選択にし、第2の電流電圧変換回路を選択するときは第1の電流電圧変換回路を非選択にする。
【0025】
好ましくは、複数のフォトダイオードのうちの第1、第2のフォトダイオードは、第1の半導体基板上に形成される。第1、第2のフォトダイオードにそれぞれ対応する複数の電流電圧変換増幅回路のうちの第1、第2の電流電圧変換増幅回路は、第1の半導体基板上に形成される。第1、第2の電流電圧変換増幅回路の出力は非選択状態においてハイインピーダンスとなる。第1、第2の電流電圧変換増幅回路の出力は相互に接続される。切り替え手段は、第1の電流電圧変換回路を選択するときは第2の電流電圧変換回路を非選択にし、第2の電流電圧変換回路を選択するときは第1の電流電圧変換回路を非選択にする。
【0026】
好ましくは、複数の電流電圧変換回路の各々は、バイアス供給を受けてフォトダイオードに流れる電流を電圧に変換する増幅回路部と、バイアス供給を受けて増幅回路部の出力に応じた信号を信号伝達線に出力し、バイアス供給を受けないときは信号伝達線に対して出力がハイインピーダンスとなる出力バッファ回路部とを含む。切り替え手段は、複数の電流電圧変換回路のうちの1つを選択してバイアスを供給し、かつ、複数の電流電圧変換回路のうちの非選択の電流電圧変換回路に対してはバイアスを供給しない。
【0027】
好ましくは、複数の電流電圧変換回路のうちの第1の電流電圧変換回路は、第1の帯域の周波数の信号を出力する。複数の電流電圧変換回路のうちの第2の電流電圧変換回路は、第1の帯域とは異なる第2の帯域の周波数の信号を出力する。
【0028】
この発明の他の局面に従うと、光ディスク再生装置であって、非可動部と、フラットケーブルと、可動部とを備える。フラットケーブルは、可撓性を有し、非可動部に一方端が接続される。可動部は、フラットケーブルの他方端に接続され、光ディスクの読出位置に追従して位置が変化する。可動部は、複数の信号出力回路と、選択信号に応じて複数の信号出力回路の出力のいずれか1つを選択し、フラットケーブル中の信号伝達線に対して切り替えて出力する切り替え手段と含む。
【0029】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0030】
[実施の形態1]
図1は、本発明の実施の形態1の構成を示した概念図である。
【0031】
図1を参照して、受光増幅装置1は、フォトダイオード2,6と、フォトダイオード2,6に流れる電流をそれぞれ電圧に変換して出力する電流電圧変換増幅回路4,8と、電流電圧変換増幅回路4,8の出力の一方を外部から与えられる選択信号SELに応じて信号VOUTとしてフラットケーブルFPCへ出力する選択回路10とを含む。
【0032】
受光増幅装置1は、ピックアップユニットにおいて、後段ICより制御される外部選択信号SELに基づき選択を行なう選択回路をピックアップヘッド部に備える。これにより、フラットケーブルFPC内における同一信号伝達線に異なる信号を選択して伝達することが可能となり、フラットケーブルFPCに搭載する信号伝達線数を大幅に減らすことが可能となる。
【0033】
なお、以下の具体例では、異なる受光素子の出力を共有化する場合について記載するが、制御系ICの制御信号や出力信号についても同様の手段を用いることでフラットケーブルの信号伝達線数を削減することが可能である。
【0034】
図2は、図1に示した構成をより具体的に説明するための図である。
図2を参照して、受光増幅装置10は、3つの半導体基板CHIP1,CHIP2,CHIP3を含む。半導体基板CHIP1には、フォトダイオードPD1およびフォトダイオードPD1に接続される電流電圧変換増幅回路12が形成されている。フォトダイオードPD1および電流電圧変換増幅回路12は光ディスクからの反射信号を検出し検出信号V1を出力する受光素子として働く。このフォトダイオードPD1および電流電圧変換増幅回路12からなる受光素子は、図9における受光素子501に対応する。
【0035】
半導体基板CHIP2にはフォトダイオードPD2およびフォトダイオードPD2に接続され検出信号V2を出力する電流電圧変換増幅回路14が形成される。フォトダイオードPD2によってレーザダイオードの放射光をモニタし、フォトダイオードPD2に流れる電流値が電流電圧変換増幅回路14によって電圧信号V2に変換される。
【0036】
フォトダイオードPD1とフォトダイオードPD2とはピックアップヘッドの光学系における配置が異なるため、単一の半導体基板上に形成することはできない。
【0037】
ここで、電圧信号V1およびV2は、外部選択信号SEL1により制御される選択回路16の入力Vin1,Vin2にそれぞれ与えられる。選択回路16は、半導体基板CHIP1,CHIP2とは異なる半導体基板CHIP3上に形成される。選択回路16は、外部選択信号SEL1により電圧信号V1,V2の一方を選択して信号VOUTとしてフラットケーブルFPCに出力する。このような異なる半導体基板上に形成される2つの受光素子の複数の出力信号を第3の半導体基板上に形成される選択回路に集中し、外部選択信号により選択して出力することで、信号伝達系の共有化を図ることが可能となる。
【0038】
[実施の形態2]
実施の形態1では、複数の半導体基板上に形成される受光素子の出力信号をこれらの半導体基板とは別の半導体基板上に形成される選択回路に集中し外部選択信号に応じて選択して出力した。しかしながら、受光素子が形成される半導体基板とは異なる新たな半導体基板に選択回路を形成するのでは、この新たな半導体基板をピックアップヘッド部に配置する必要が生ずる。このため、ピックアップヘッド部の縮小を行なうためには、その分他の部分の配置面積を小さくしなければならない。
【0039】
実施の形態2では、半導体基板の数を増やさずに選択を行なうことができる構成を説明する。
【0040】
図3は、実施の形態2の受光増幅装置20の構成を示す図である。
図3を参照して、受光増幅装置20は、半導体基板CHIP3,CHIP4を含む。半導体基板CHIP3にはフォトダイオードPD3と、電流電圧変換増幅回路24と、選択回路22とが形成される。選択回路22は、外部選択信号SEL2に応じて電流電圧変換増幅回路24に対してバイアス信号BIAS1を与える。電流電圧変換増幅回路24は選択回路22が出力するバイアス信号BIAS1の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路24は活性化状態においては、フォトダイオードPD3に流れる電流を電圧信号V3に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路24は、その出力がハイインピーダンス状態に設定される。
【0041】
半導体基板CHIP4にはフォトダイオードPD4と、電流電圧変換増幅回路28と、選択回路26とが形成される。選択回路26は、外部選択信号SEL2に応じて電流電圧変換増幅回路28に対してバイアス信号BIAS2を与える。電流電圧変換増幅回路28は選択回路26が出力するバイアス信号BIAS2の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路28は活性化状態においては、フォトダイオードPD4に流れる電流を電圧信号V4に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路28は、その出力がハイインピーダンス状態に設定される。
【0042】
図4は、図3における電流電圧変換増幅回路の構成を説明するための図である。
【0043】
図4を参照して、図3における電流電圧変換増幅回路24は、差動回路34と出力回路36と抵抗32およびRF1とを含む。差動回路34は比較部38および比較部38に定電流を供給する定電流発生回路40を含む。出力回路36は、比較部38の出力電位を活性化時に低インピーダンスでノードN3に出力する出力バッファ回路42と、出力バッファ回路42に駆動電流を供給する定電流発生回路44とを含む。
【0044】
抵抗32は、一方端が外部基準電圧VREFを受け他方端は比較部38の+入力ノードに接続される。フォトダイオードPD3は、アノードがノードN1に接続されカソードが接地ノードに接続される。比較部38の−入力ノードはノードN1に接続され、比較部38の出力ノードはノードN2に接続される。ノードN1とノードN2との間には抵抗RF1が接続される。
【0045】
出力バッファ回路42の入力はノードN2に接続され出力バッファ回路42の出力はノードN3に接続される。定電流発生回路40および44は選択回路22から信号BIAS1を受ける。出力バッファ回路42は、定電流発生回路44が選択回路22によって非活性化され駆動電流が流れなくなると出力ノードはハイインピーダンス状態となる。
【0046】
なお、図3の電流電圧変換増幅回路28も、図4の電流電圧変換増幅回路24と同様の構成を有するためその説明は繰返さない。
【0047】
ここで、外部選択信号SEL2により選択回路22が定電流回路40,44のバイアスを供給する場合、比較部38および出力バッファ回路42はともに駆動され、フォトダイオードPD3が受光した信号が、比較部38に接続される帰還抵抗RF1により電流電圧変換される。電流電圧変換された電圧は出力バッファ回路42を経由し信号VOUTとしてノードN3から出力される。
【0048】
また、これとは逆に外部選択信号SEL2により選択回路22が定電流発生回路40、44のバイアスを供給しない場合、比較部38および出力バッファ回路42は電流供給能力を失いハイインピーダンスとなり、ノードN3に接続されるフラットケーブルの信号伝達線には信号が出力されなくなる。このように、出力部にハイインピーダンス機能を有することで出力信号の選択を行なうことが可能である。また、出力バッファ部のみならず比較部の駆動電流を遮断することで、確実な増幅回路のシャットダウンと信号処理を必要としない電流電圧変換増幅回路を駆動させないことで消費電力の抑制が可能となる。
【0049】
再び図3を参照して、選択回路26は、外部選択信号SEL2によって選択回路22が電流電圧変換増幅回路24を活性化する場合には、選択回路22と相補な動作を行なう。
【0050】
つまり信号SEL2が第1の極性である場合には選択回路22が電流電圧変換増幅回路24を活性化し、この場合には選択回路26は電流電圧変換増幅回路28を非活性化する。たとえば、外部選択信号SEL2により選択回路22が電流電圧変換増幅回路24の駆動を行なうバイアスを供給している場合、フォトダイオードPD3により検出された信号は電流電圧変換増幅回路24によって電圧変換され信号V3が出力される。これに対して、選択回路26からの電流電圧変換増幅回路28への駆動信号BIAS2は外部選択信号SEL2により供給が停止され、フォトダイオードPD4が接続される電流電圧変換増幅回路28はシャットダウンし、電流電圧変換増幅回路28の出力はハイインピーダンス状態となる。以上により信号V3のみが安定的にフラットケーブルFPCに出力される。
【0051】
一方、選択信号SEL2が第2の極性である場合には選択回路26が電流電圧変換増幅回路28を活性化し、選択回路22は電流電圧変換増幅回路24を非活性化する。これにより電流電圧変換増幅回路24からの出力信号V3と電流電圧変換増幅回路28の出力信号V4とが衝突することなくいずれか一方のみがフラットケーブルに信号VOUTとして出力される。
【0052】
つまり、選択回路22および選択回路26はそれぞれ電流電圧変換増幅回路24,28の駆動を制御する。1つの外部選択信号SEL2により選択回路22および選択回路26の制御が相補的に行なわれ、外部つまり後段の制御系ICが必要とする受光素子の信号を一本の信号伝達線に対して必要なタイミングで出力することが可能となる。これにより、フラットケーブルFPCにおける信号伝達線の本数の削減が可能となる。
【0053】
実施の形態2では、異なる種類、異なる配置を必要とするため異なる半導体基板上に形成される複数の受光素子が存在する場合、一方の受光素子の出力を増幅回路をシャットダウンすることによりハイインピーダンスにするので、他方の信号のみを伝達することが可能となり、信号伝達経路の大幅な削減が可能となる。
【0054】
[実施の形態3]
図5は、実施の形態3の受光増幅装置50の構成を示す図である。
【0055】
図5は、図10で説明した従来回路例で述べたような、同一基板上に複数のフォトダイオードおよびフォトダイオードに接続される電流電圧変換増幅回路より形成される受光素子である。
【0056】
半導体基板CHIP5には、フォトダイオードPDAと、電流電圧変換増幅回路54と、フォトダイオードPD2と、電流電圧変換増幅回路56と、選択回路52とが形成される。電流電圧変換増幅回路54,56の構成については、図4で説明した電流電圧変換増幅回路24と同様であり、説明は繰り返さない。
【0057】
選択回路52は外部選択信号SEL3により制御される。ここで、電流電圧変換増幅回路54には、選択回路52より選択駆動のためのバイアス信号BIAS3が与えられる。一方電流電圧変換増幅回路56には選択回路52より選択駆動のための信号BIAS4が与えられる。また、電流電圧変換増幅回路54の出力と電流電圧変換増幅回路56の出力とは接続されている。選択駆動のための信号BIAS3,BIAS4を逆極性とする。
【0058】
すると、接続された2つの電流電圧変換増幅回路のうちの一方がシャットダウンし、他方の出力信号のみ伝達させることができる。これにより、半導体基板上における出力ノードN4の共有化およびこれに接続されるフラットケーブルFPCの信号伝達線の共有化を図ることができる。
【0059】
また、従来回路の説明においても記載したように、ディスク反射信号を検出する受光素子では、出力信号VA,VB,VC,VDはフォーカスサーボ信号であり、10MHz程度の信号帯域を必要とし、出力信号VE,VFはアドレス信号などであり1MHz以下の低域の帯域を必要とする。
【0060】
実施の形態3では、電流電圧変換回路を別々に設けているため、このような必要とされる信号帯域の異なる出力同士を共有化することができる。相補に複数の電流電圧変換回路を活性化させることで必要なタイミングで必要な信号のみを出力させることが可能となり、フラットケーブルにおける信号伝達線の本数の削減が可能となる。
【0061】
[実施の形態4]
図6は、実施の形態4の受光増幅装置60の構成を示したブロック図である。
【0062】
図6を参照して、受光増幅装置60は、ピックアップヘッド部62と、後段IC部64と、ピックアップヘッド部62と後段IC部64とを接続するフラットケーブルFPCとを含む。フラットケーブルは、フレキシブル基板(Flexible Printed Circuit)とも呼ばれ、可撓性を有する。
【0063】
ピックアップヘッド部62は光ディスクの読出または書込位置に追従するため可動であり、後段IC部64は、光ディスク再生装置本体に固定され非可動である。フラットケーブルFPCは、可動部と非可動部を接続するためにある程度の曲げが許容されるような材料で作られている。ピックアップヘッド部62は、受光素子66、68と、レーザダイオード70とを含む。フラットケーブルFPCは、信号VAまたはVEを伝達する第1の伝達線と、信号VE〜VFをそれぞれ伝達する第2〜第5の伝達線と、信号VRFまたはVRRを伝達する第6の伝達線と、信号VFMを伝達する第7の伝達線とを含む。
【0064】
レーザダイオード70は、光ディスクに対してレーザ光を照射する。受光素子68は、レーザダイオード70の出力する光を直接受光してモニタする。受光素子66は、ディスクからの反射信号を検出する。
【0065】
後段IC部64には、信号の演算処理を行なうICおよびレーザダイオード70を駆動するためのレーザドライバ用ICおよびこれらのICを制御するための制御系ICが搭載されている。受光素子66,68の検出信号およびレーザダイオード70への駆動制御信号はフラットケーブルFPCを経由して伝達される。
【0066】
図7は、図6における受光素子68の構成を示した回路図である。
図7を参照して、受光素子68は、フォトダイオード72と、電流電圧変換回路74とを含む。フォトダイオード72のアノードはノードN10に接続されカソードは接地ノードに接続される。
【0067】
電流電圧変換回路74は、入力がノードN10に接続され出力がノードN11に接続される増幅回路76と、ノードN10とノードN11との間に接続される抵抗78と、入力がノードN12に接続され出力がノードN13に接続される増幅回路80と、ノードN12とノードN13との間に接続される抵抗82と、ノードN11とノードN14との間に接続される抵抗86と、ノードN13とノードN15との間に接続される抵抗88とを含む。
【0068】
電流電圧変換回路74は、さらに、+入力ノードがノードN14に接続され−入力ノードがノードN15に接続され出力がノードN16に接続される差動増幅回路90と、ノードN15とノードN16との間に接続される抵抗92と、一方端がノードN14に接続され他方端に外部基準電圧VREF2が与えられる抵抗84とを含む。ノードN16からは受光素子68からの出力信号VFMが出力される。
【0069】
図8は、図6における受光素子66の構成を示した回路図である。
図8を参照して、受光素子66は、フォトダイオードPDA,PDB,PDC,PDD,PDEおよびPDFと、フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFにそれぞれ対応して設けられる電流電圧変換回路102,104,106,108,110および112とを含む。
【0070】
受光素子66は、さらに、高速かつ高S/N比を必要とする演算信号を演算し信号VRFを出力する演算回路114と、ディスク書込時の強いレーザー光の反射信号を、回路が飽和することなく検出する低倍率の演算回路116とを含む。演算回路116からは信号VRRが出力される。
【0071】
受光素子66は、さらに、電流電圧変換回路102,110のいずれか一方を外部選択信号SEL4に応じて活性化する選択回路118と、演算回路114、116のいずれか一方を外部選択信号SEL5に応じて活性化する選択回路120とを含む。
【0072】
フォトダイオードPDAは、アノードがノードN22に接続されカソードが接地ノードに接続される。電流電圧変換回路102は、抵抗R1と、コンパレータCP1と、出力バッファ回路BUF1と、帰還抵抗R2とを含む。
【0073】
抵抗R1はノードN1とコンパレータCP1の+入力ノードとの間に接続される。コンパレータCP1の−入力ノードはノードN22に接続される。抵抗R2はノードN22とコンパレータCP1の出力との間に接続される。出力バッファ回路BUF1は活性化時にコンパレータCP1の出力電位と同じ電位をノードN32に出力する。
【0074】
電流電圧変換回路110は、フォトダイオードPDAに代えてフォトダイオードPDEが接続される点が異なるが内部の構成は電流電圧変換回路102と同様であるので説明は繰返さない。
【0075】
選択回路118は、外部選択信号SELによって選択信号ISEL1,ISEL2のいずれか一方を活性化させる。選択信号ISEL1,ISEL2のいずれか他方は非活性化され、ノードN32とノードN36のいずれか一方から出力信号VA,VEのいずれか一方がフラットケーブルFPCに出力される。
【0076】
電流電圧変換回路104は、抵抗R3,R4と、コンパレータCP2とを含む。抵抗R3はノードN21とコンパレータCP2の+入力ノードとの間に接続される。フォトダイオードPDBのアノードはノードN23に接続され、このノードN23はコンパレータCP2の−入力ノードにも接続される。抵抗R4はコンパレータCP2の出力とノードN23との間に接続される。電流電圧変換回路106,108,112は、フォトダイオードPDBに代えてそれぞれフォトダイオードPDC,PDD,PDFが接続される点が異なるが、内部の構成は電流電圧変換回路104と同様であるので説明は繰返さない。
【0077】
演算回路114は、抵抗R5〜R13と、コンパレータCP3と、出力バッファ回路BUF2とを含む。抵抗R5は一方端に信号VAまたはVEが与えられ他方端にはノードN28が接続される。抵抗R6は、一方端に信号VBが与えられ、他方端はノードN28に接続される。抵抗R7は一方端に信号VCが与えられ他方端にはノードN28が接続される。抵抗R8は一方端に信号VDが与えられ他方端はノードN28に接続される。抵抗R9は一方端に外部基準電圧VREF1が与えられ他方端はノードN28に接続される。
【0078】
抵抗R11はノードN28とコンパレータCP3の+入力ノードとの間に接続される。抵抗R10は一方端に外部基準電圧VREF1が接続され、他方端は抵抗R12の一方端に接続される。抵抗R12の他方端はコンパレータCP3の−入力ノードに接続される。抵抗R13はコンパレータCP3の−入力ノードと出力ノードとの間に接続される。出力バッファ回路BUF2は活性化時にコンパレータCP3の出力電位を信号VRFとして出力する。
【0079】
なお、演算回路116の構成は演算回路114と同様であるので説明は繰返さない。但し、コンパレータの増幅率は、演算回路114のほうが回路の飽和を防ぐため低く設定されている。
【0080】
選択回路120は、外部選択信号SEL5に応じて選択信号ISEL3,ISEL4のいずれか一方を活性化しいずれか他方を非活性化する。これにより信号VRF,VRRのいずれかがフラットケーブルFPCに対して出力される。
【0081】
信号VA〜VDはフォーカス制御やサーボ制御に用いられる信号である。信号VEおよびVFはアドレス信号の再生に用いられる信号である。信号VRFは光ディスクから情報を読出すときの情報再生信号の出力である。信号VRRは、光ディスクにデータを書込む場合のレーザパワーのモニタをするための信号である。それぞれの信号の必要帯域と増幅率の関係を以下に示す。
【0082】
信号VA〜VD:使用帯域(周波数) f=10〜40MHz
信号VE、VF:使用帯域(周波数) f=720KHz
信号VRF、VRR:使用帯域(周波数) f=100MHz以上
ゲイン比1:VE/VA=4〜5倍
ゲイン比2:VRF/VRR>1
信号VAと信号VEは使用帯域(周波数)およびゲインが大幅に異なる。このため、増幅回路を共用化することができない。したがって、特開2001−202646号公報に記載される光検出切換回路では、切換において増幅回路を共用化しているため、信号VAとVEを切換えることに用いることはできなかった。
【0083】
これに対し図8に示した構成で、選択回路118を設けて電流電圧変換回路102,110のいずれか一方を活性化させて信号を出力するので、伝達する信号の使用帯域やゲインが大幅に異なる場合においても切換を行なうことができる。
【0084】
また、信号VRFを出力する演算回路114は、信号VRRを出力する演算回路116よりも増幅率(ゲイン)が高く設計されている。したがって、光ディスクに書込を行なう場合のようにレーザダイオードの出力が高い場合には、この反射光を検出するフォトダイオードへの入射光量も大きく演算回路114は飽和してしまうので用いることはできない。逆に、演算回路116は、書込時のようにレーザダイオードの光量が大きい場合には検出できるが、信号再生時のように光量が少ない場合には、増幅率が低く設計されているため出力信号電圧が小さくなてしまうので使用することができない。このように、目的別に信号の利用状況が分かれる場合、選択回路120によって切換えて演算回路を活性化することによりフラットケーブルにおける信号伝達線の共有化が可能となる。
【0085】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0086】
【発明の効果】
本発明によれば、複数の電流電圧変換増幅回路の出力信号を伝達する信号伝達線の共有化が可能となり、可動部であるピックアップヘッドと非可動部である後段制御系ICとを接続するフラットケーブルの信号伝達線の本数を削減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の構成を示した概念図である。
【図2】図1に示した構成をより具体的に説明するための図である。
【図3】実施の形態2の受光増幅装置20の構成を示す図である。
【図4】図3における電流電圧変換増幅回路の構成を説明するための図である。
【図5】実施の形態3の受光増幅装置50の構成を示す図である。
【図6】実施の形態4の受光増幅装置60の構成を示したブロック図である。
【図7】図6における受光素子68の構成を示した回路図である。
【図8】図6における受光素子66の構成を示した回路図である。
【図9】従来型のピックアップユニットの構成の一例を示した図である。
【図10】図9における受光素子501の一般的な構成を示した回路図である。
【符号の説明】
1,10,20,50,60 受光増幅装置、2,6,PD1〜PD4,PDA〜PDF フォトダイオード、10,16,22,26,52,118,120 選択回路、4,8,12,14,24,28,54,56,74,102,104,106,108,110,112 電流電圧変換回路、32,78,82,84,86,88,92,R1〜R13,RF1 抵抗、34 差動回路、36 出力回路、38 比較部、40,44 定電流発生回路、42 出力バッファ回路、62 ピックアップヘッド部、64 後段IC部、66,68 受光素子、70 レーザダイオード、72 フォトダイオード、76,80 増幅回路、90 差動増幅回路、114,116 演算回路、BUF1,BUF2 出力バッファ回路、CHIP1〜CHIP5 半導体基板、CP1〜CP3 コンパレータ、FPC フラットケーブル。
【発明の属する技術分野】
この発明は、受光増幅装置に関し、より特定的には光ディスク(DVD,DVD−R,DVD−RW,CD−ROM,CD−R,CD−RW)用ピックアップユニットのピックアップヘッドに搭載される受光増幅装置に関する。
【0002】
【従来の技術】
図9は、従来型のピックアップユニットの構成の一例を示した図である。
【0003】
図9を参照して、ピックアップユニット500は、光ディスクの読出位置に追従するために可動となっているピックアップヘッド部504と、ピックアップヘッド部からの信号を処理する後段IC部505と、ピックアップヘッド部504と後段IC部505とを結ぶフラットケーブルFPCとを含む。
【0004】
ピックアップヘッド部504は所定の方向に動くことが可能であり、後段IC部505は光ディスク記録再生装置本体に固定されている。ピックアップヘッド部504と後段IC部505とは曲げることができるフラットケーブルFPCによって接続されている。フラットケーブルは、フレキシブル基板(Flexible Printed Circuit)とも呼ばれている。
【0005】
ピックアップヘッド部504は、光ディスクに対してレーザ光を照射するレーザダイオード503と、レーザダイオード503の出力する光を直接受光してモニタする受光素子502と、ディスクからの反射信号を検出する受光素子501とを含む。
【0006】
後段IC部505には、信号の演算処理を行なうICおよびレーザダイオード503を駆動するためのレーザドライバ用ICおよびこれらのICを制御するための制御系ICが搭載されている。受光素子501,502の検出信号およびレーザダイオード503への駆動制御信号はフラットケーブルFPCを経由して伝達される。
【0007】
図10は、図9における受光素子501の一般的な構成を示した回路図である。
【0008】
図10を参照して、フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFは電流電圧変換増幅回路512,514,516,518,520,522にそれぞれ接続されている。フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFは分割されたフォトダイオードである。CD−ROM,DVD−ROMなどのディスク再生信号検出用フォトダイオードは、フォーカスエラーやトラッキングエラーの検出などを行なうため6分割以上に分割されているのが通常である。
【0009】
フォトダイオードPDA〜PDFに入射された光は、電流電圧変換増幅回路512〜522により変換増幅され、電圧信号VA,VB,VC,VD,VEおよびVFとなり出力される。
【0010】
光ディスクからの反射光は、電圧信号VA,VB,VC,VDを後段IC部505で演算して読出用の信号に再生してもよいが、近年のピックアップ受光装置の高速化およびS/N比を向上させる必要性により、受光素子501には電圧信号VA,VB,VC,VDの信号を和算する和算演算回路524が内蔵されている。
【0011】
和算演算回路524は、フォーカス/トラッキングサーボ制御を目的とする電圧信号VA,VB,VC,VD出力とは別に、高速かつ高S/N比を必要とする演算信号である信号VRFを後段ICに出力する。
【0012】
さらにはCD−R/RWやDVD−R/RWなどのディスクへの記録も行なう装置に搭載される受光素子などでは、信号VRFに加えて信号VRF出力を後段ICに出力する。信号VRFは、和算演算回路524と比較して低倍率の演算回路526から出力される。ディスク書込時の読出時に比較して強いレーザ光の反射光を、演算回路526は回路が飽和することなく検出することができる。
【0013】
このように、ディスクからの反射信号を検出する受光素子501の出力だけでも、独立した8以上の検出信号をフラットケーブルFPCを経由して後段の演算ICに伝達する必要がある。さらに、他の演算回路、または、他の異なる増幅率を有する回路が搭載され、上記とは異なる出力信号が追加される場合も今後増加すると予想される。
【0014】
図9の受光素子502は、レーザ光制御用のフロントモニタ用受光素子である。受光素子501と同様に、フォトダイオードと電流電圧変換増幅回路が接続された構成を有し、出力電圧信号VFMを出力する。一般的には、単純な構成からなるフロントモニタ用受光素子の出力は、信号VFM1つである。しかし、受光素子高速化のため、多チャンネル出力とする場合もあり、受光素子からの出力信号数は受光素子の高速性能化および多機能化により増大する傾向にある。
【0015】
また、受光素子501と受光素子502は、ピックアップヘッドの光学系上において離れた位置に配置する必要があるので、同一半導体基板上での形成は困難である。したがって一般的に異なる半導体基板上に形成され、別素子としてピックアップヘッドに配置される。
【0016】
このように、ピックアップヘッドに集積される複数の受光検出素子の信号は、それぞれ対応する複数の信号伝達線を含むフラットケーブルFPCを経由して後段の信号処理ICに出力される。
【0017】
また、近年のピックアップ装置の多機能化および高速化によりピックアップヘッドにはさらなる受光増幅素子の搭載や、受光素子のみならず制御系ICの搭載が予想される。すると、ピックアップヘッド部の多チャンネル化、つまりフラットケーブルFPCの信号伝達線の本数を増やすことが必要となる。
【0018】
なお、2種類の光検出器を切換える構成について参考となる先行文献として特許文献1(特開2001−202646号公報)がある。
【0019】
【特許文献1】
特開2001−202646号公報
【0020】
【発明が解決しようとする課題】
今後のピックアップユニットは、高速化/多機能化により可動部のピックアップヘッド部に受光素子のみならずレーザドライバ用IC、アクチュエータドライバ用ICなどの制御系ICを集積する必要が生じると予想される。したがって多種類信号をフラットケーブルに出力し、後段の制御系ICに伝達することを可能とする構成が求められると考えられる。しかしながら、近年のパソコンの小型化の要求に応じるには、ピックアップユニットの薄型化、小型化が必須条件である。特に、可動部であるピックアップヘッドと非可動部である後段制御系ICを接続するフラットケーブルFPCも小型化、つまり信号伝達ケーブル本数の低減が必要になると予想される。
【0021】
この発明の目的は、少ない本数の信号伝達線からなるフラットケーブルを用いて、受光信号を非可動である後段IC部に伝達することが可能な受光装置を提供することである。
【0022】
【課題を解決するための手段】
この発明は,要約すると、受光増幅装置であって、光検出用の複数のフォトダイオードと、複数のフォトダイオードにそれぞれ接続される複数の電流電圧変換増幅回路と、選択信号に応じて複数の電流電圧変換増幅回路の出力のいずれか1つを選択する切り替え手段とを備える。
【0023】
好ましくは、複数のフォトダイオードのうちの第1のフォトダイオードおよび第1のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、第1の半導体基板上に形成される。複数のフォトダイオードのうちの第2のフォトダイオードおよび第2のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、第2の半導体基板上に形成される。切り替え手段は、第3の半導体基板上に形成され、第1、第2の電流電圧変換増幅回路の出力信号のうちの1つを選択信号に応じて出力する選択回路を含む。
【0024】
好ましくは、複数のフォトダイオードのうちの第1のフォトダイオードは、第1の半導体基板上に形成される。第1のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、第1の半導体基板上に形成される。第1の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。複数のフォトダイオードのうちの第2のフォトダイオードは、第2の半導体基板上に形成される。第2のフォトダイオードに対応する複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、第2の半導体基板上に形成される。第2の電流電圧変換増幅回路の出力は、第1の電流電圧変換増幅回路の出力と接続される。第2の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなる。切り替え手段は、第1の電流電圧変換回路を選択するときは第2の電流電圧変換回路を非選択にし、第2の電流電圧変換回路を選択するときは第1の電流電圧変換回路を非選択にする。
【0025】
好ましくは、複数のフォトダイオードのうちの第1、第2のフォトダイオードは、第1の半導体基板上に形成される。第1、第2のフォトダイオードにそれぞれ対応する複数の電流電圧変換増幅回路のうちの第1、第2の電流電圧変換増幅回路は、第1の半導体基板上に形成される。第1、第2の電流電圧変換増幅回路の出力は非選択状態においてハイインピーダンスとなる。第1、第2の電流電圧変換増幅回路の出力は相互に接続される。切り替え手段は、第1の電流電圧変換回路を選択するときは第2の電流電圧変換回路を非選択にし、第2の電流電圧変換回路を選択するときは第1の電流電圧変換回路を非選択にする。
【0026】
好ましくは、複数の電流電圧変換回路の各々は、バイアス供給を受けてフォトダイオードに流れる電流を電圧に変換する増幅回路部と、バイアス供給を受けて増幅回路部の出力に応じた信号を信号伝達線に出力し、バイアス供給を受けないときは信号伝達線に対して出力がハイインピーダンスとなる出力バッファ回路部とを含む。切り替え手段は、複数の電流電圧変換回路のうちの1つを選択してバイアスを供給し、かつ、複数の電流電圧変換回路のうちの非選択の電流電圧変換回路に対してはバイアスを供給しない。
【0027】
好ましくは、複数の電流電圧変換回路のうちの第1の電流電圧変換回路は、第1の帯域の周波数の信号を出力する。複数の電流電圧変換回路のうちの第2の電流電圧変換回路は、第1の帯域とは異なる第2の帯域の周波数の信号を出力する。
【0028】
この発明の他の局面に従うと、光ディスク再生装置であって、非可動部と、フラットケーブルと、可動部とを備える。フラットケーブルは、可撓性を有し、非可動部に一方端が接続される。可動部は、フラットケーブルの他方端に接続され、光ディスクの読出位置に追従して位置が変化する。可動部は、複数の信号出力回路と、選択信号に応じて複数の信号出力回路の出力のいずれか1つを選択し、フラットケーブル中の信号伝達線に対して切り替えて出力する切り替え手段と含む。
【0029】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0030】
[実施の形態1]
図1は、本発明の実施の形態1の構成を示した概念図である。
【0031】
図1を参照して、受光増幅装置1は、フォトダイオード2,6と、フォトダイオード2,6に流れる電流をそれぞれ電圧に変換して出力する電流電圧変換増幅回路4,8と、電流電圧変換増幅回路4,8の出力の一方を外部から与えられる選択信号SELに応じて信号VOUTとしてフラットケーブルFPCへ出力する選択回路10とを含む。
【0032】
受光増幅装置1は、ピックアップユニットにおいて、後段ICより制御される外部選択信号SELに基づき選択を行なう選択回路をピックアップヘッド部に備える。これにより、フラットケーブルFPC内における同一信号伝達線に異なる信号を選択して伝達することが可能となり、フラットケーブルFPCに搭載する信号伝達線数を大幅に減らすことが可能となる。
【0033】
なお、以下の具体例では、異なる受光素子の出力を共有化する場合について記載するが、制御系ICの制御信号や出力信号についても同様の手段を用いることでフラットケーブルの信号伝達線数を削減することが可能である。
【0034】
図2は、図1に示した構成をより具体的に説明するための図である。
図2を参照して、受光増幅装置10は、3つの半導体基板CHIP1,CHIP2,CHIP3を含む。半導体基板CHIP1には、フォトダイオードPD1およびフォトダイオードPD1に接続される電流電圧変換増幅回路12が形成されている。フォトダイオードPD1および電流電圧変換増幅回路12は光ディスクからの反射信号を検出し検出信号V1を出力する受光素子として働く。このフォトダイオードPD1および電流電圧変換増幅回路12からなる受光素子は、図9における受光素子501に対応する。
【0035】
半導体基板CHIP2にはフォトダイオードPD2およびフォトダイオードPD2に接続され検出信号V2を出力する電流電圧変換増幅回路14が形成される。フォトダイオードPD2によってレーザダイオードの放射光をモニタし、フォトダイオードPD2に流れる電流値が電流電圧変換増幅回路14によって電圧信号V2に変換される。
【0036】
フォトダイオードPD1とフォトダイオードPD2とはピックアップヘッドの光学系における配置が異なるため、単一の半導体基板上に形成することはできない。
【0037】
ここで、電圧信号V1およびV2は、外部選択信号SEL1により制御される選択回路16の入力Vin1,Vin2にそれぞれ与えられる。選択回路16は、半導体基板CHIP1,CHIP2とは異なる半導体基板CHIP3上に形成される。選択回路16は、外部選択信号SEL1により電圧信号V1,V2の一方を選択して信号VOUTとしてフラットケーブルFPCに出力する。このような異なる半導体基板上に形成される2つの受光素子の複数の出力信号を第3の半導体基板上に形成される選択回路に集中し、外部選択信号により選択して出力することで、信号伝達系の共有化を図ることが可能となる。
【0038】
[実施の形態2]
実施の形態1では、複数の半導体基板上に形成される受光素子の出力信号をこれらの半導体基板とは別の半導体基板上に形成される選択回路に集中し外部選択信号に応じて選択して出力した。しかしながら、受光素子が形成される半導体基板とは異なる新たな半導体基板に選択回路を形成するのでは、この新たな半導体基板をピックアップヘッド部に配置する必要が生ずる。このため、ピックアップヘッド部の縮小を行なうためには、その分他の部分の配置面積を小さくしなければならない。
【0039】
実施の形態2では、半導体基板の数を増やさずに選択を行なうことができる構成を説明する。
【0040】
図3は、実施の形態2の受光増幅装置20の構成を示す図である。
図3を参照して、受光増幅装置20は、半導体基板CHIP3,CHIP4を含む。半導体基板CHIP3にはフォトダイオードPD3と、電流電圧変換増幅回路24と、選択回路22とが形成される。選択回路22は、外部選択信号SEL2に応じて電流電圧変換増幅回路24に対してバイアス信号BIAS1を与える。電流電圧変換増幅回路24は選択回路22が出力するバイアス信号BIAS1の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路24は活性化状態においては、フォトダイオードPD3に流れる電流を電圧信号V3に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路24は、その出力がハイインピーダンス状態に設定される。
【0041】
半導体基板CHIP4にはフォトダイオードPD4と、電流電圧変換増幅回路28と、選択回路26とが形成される。選択回路26は、外部選択信号SEL2に応じて電流電圧変換増幅回路28に対してバイアス信号BIAS2を与える。電流電圧変換増幅回路28は選択回路26が出力するバイアス信号BIAS2の状態に応じて活性化および非活性化の状態が切換わる。電流電圧変換増幅回路28は活性化状態においては、フォトダイオードPD4に流れる電流を電圧信号V4に変換して出力する。一方非活性化状態においては電流電圧変換増幅回路28は、その出力がハイインピーダンス状態に設定される。
【0042】
図4は、図3における電流電圧変換増幅回路の構成を説明するための図である。
【0043】
図4を参照して、図3における電流電圧変換増幅回路24は、差動回路34と出力回路36と抵抗32およびRF1とを含む。差動回路34は比較部38および比較部38に定電流を供給する定電流発生回路40を含む。出力回路36は、比較部38の出力電位を活性化時に低インピーダンスでノードN3に出力する出力バッファ回路42と、出力バッファ回路42に駆動電流を供給する定電流発生回路44とを含む。
【0044】
抵抗32は、一方端が外部基準電圧VREFを受け他方端は比較部38の+入力ノードに接続される。フォトダイオードPD3は、アノードがノードN1に接続されカソードが接地ノードに接続される。比較部38の−入力ノードはノードN1に接続され、比較部38の出力ノードはノードN2に接続される。ノードN1とノードN2との間には抵抗RF1が接続される。
【0045】
出力バッファ回路42の入力はノードN2に接続され出力バッファ回路42の出力はノードN3に接続される。定電流発生回路40および44は選択回路22から信号BIAS1を受ける。出力バッファ回路42は、定電流発生回路44が選択回路22によって非活性化され駆動電流が流れなくなると出力ノードはハイインピーダンス状態となる。
【0046】
なお、図3の電流電圧変換増幅回路28も、図4の電流電圧変換増幅回路24と同様の構成を有するためその説明は繰返さない。
【0047】
ここで、外部選択信号SEL2により選択回路22が定電流回路40,44のバイアスを供給する場合、比較部38および出力バッファ回路42はともに駆動され、フォトダイオードPD3が受光した信号が、比較部38に接続される帰還抵抗RF1により電流電圧変換される。電流電圧変換された電圧は出力バッファ回路42を経由し信号VOUTとしてノードN3から出力される。
【0048】
また、これとは逆に外部選択信号SEL2により選択回路22が定電流発生回路40、44のバイアスを供給しない場合、比較部38および出力バッファ回路42は電流供給能力を失いハイインピーダンスとなり、ノードN3に接続されるフラットケーブルの信号伝達線には信号が出力されなくなる。このように、出力部にハイインピーダンス機能を有することで出力信号の選択を行なうことが可能である。また、出力バッファ部のみならず比較部の駆動電流を遮断することで、確実な増幅回路のシャットダウンと信号処理を必要としない電流電圧変換増幅回路を駆動させないことで消費電力の抑制が可能となる。
【0049】
再び図3を参照して、選択回路26は、外部選択信号SEL2によって選択回路22が電流電圧変換増幅回路24を活性化する場合には、選択回路22と相補な動作を行なう。
【0050】
つまり信号SEL2が第1の極性である場合には選択回路22が電流電圧変換増幅回路24を活性化し、この場合には選択回路26は電流電圧変換増幅回路28を非活性化する。たとえば、外部選択信号SEL2により選択回路22が電流電圧変換増幅回路24の駆動を行なうバイアスを供給している場合、フォトダイオードPD3により検出された信号は電流電圧変換増幅回路24によって電圧変換され信号V3が出力される。これに対して、選択回路26からの電流電圧変換増幅回路28への駆動信号BIAS2は外部選択信号SEL2により供給が停止され、フォトダイオードPD4が接続される電流電圧変換増幅回路28はシャットダウンし、電流電圧変換増幅回路28の出力はハイインピーダンス状態となる。以上により信号V3のみが安定的にフラットケーブルFPCに出力される。
【0051】
一方、選択信号SEL2が第2の極性である場合には選択回路26が電流電圧変換増幅回路28を活性化し、選択回路22は電流電圧変換増幅回路24を非活性化する。これにより電流電圧変換増幅回路24からの出力信号V3と電流電圧変換増幅回路28の出力信号V4とが衝突することなくいずれか一方のみがフラットケーブルに信号VOUTとして出力される。
【0052】
つまり、選択回路22および選択回路26はそれぞれ電流電圧変換増幅回路24,28の駆動を制御する。1つの外部選択信号SEL2により選択回路22および選択回路26の制御が相補的に行なわれ、外部つまり後段の制御系ICが必要とする受光素子の信号を一本の信号伝達線に対して必要なタイミングで出力することが可能となる。これにより、フラットケーブルFPCにおける信号伝達線の本数の削減が可能となる。
【0053】
実施の形態2では、異なる種類、異なる配置を必要とするため異なる半導体基板上に形成される複数の受光素子が存在する場合、一方の受光素子の出力を増幅回路をシャットダウンすることによりハイインピーダンスにするので、他方の信号のみを伝達することが可能となり、信号伝達経路の大幅な削減が可能となる。
【0054】
[実施の形態3]
図5は、実施の形態3の受光増幅装置50の構成を示す図である。
【0055】
図5は、図10で説明した従来回路例で述べたような、同一基板上に複数のフォトダイオードおよびフォトダイオードに接続される電流電圧変換増幅回路より形成される受光素子である。
【0056】
半導体基板CHIP5には、フォトダイオードPDAと、電流電圧変換増幅回路54と、フォトダイオードPD2と、電流電圧変換増幅回路56と、選択回路52とが形成される。電流電圧変換増幅回路54,56の構成については、図4で説明した電流電圧変換増幅回路24と同様であり、説明は繰り返さない。
【0057】
選択回路52は外部選択信号SEL3により制御される。ここで、電流電圧変換増幅回路54には、選択回路52より選択駆動のためのバイアス信号BIAS3が与えられる。一方電流電圧変換増幅回路56には選択回路52より選択駆動のための信号BIAS4が与えられる。また、電流電圧変換増幅回路54の出力と電流電圧変換増幅回路56の出力とは接続されている。選択駆動のための信号BIAS3,BIAS4を逆極性とする。
【0058】
すると、接続された2つの電流電圧変換増幅回路のうちの一方がシャットダウンし、他方の出力信号のみ伝達させることができる。これにより、半導体基板上における出力ノードN4の共有化およびこれに接続されるフラットケーブルFPCの信号伝達線の共有化を図ることができる。
【0059】
また、従来回路の説明においても記載したように、ディスク反射信号を検出する受光素子では、出力信号VA,VB,VC,VDはフォーカスサーボ信号であり、10MHz程度の信号帯域を必要とし、出力信号VE,VFはアドレス信号などであり1MHz以下の低域の帯域を必要とする。
【0060】
実施の形態3では、電流電圧変換回路を別々に設けているため、このような必要とされる信号帯域の異なる出力同士を共有化することができる。相補に複数の電流電圧変換回路を活性化させることで必要なタイミングで必要な信号のみを出力させることが可能となり、フラットケーブルにおける信号伝達線の本数の削減が可能となる。
【0061】
[実施の形態4]
図6は、実施の形態4の受光増幅装置60の構成を示したブロック図である。
【0062】
図6を参照して、受光増幅装置60は、ピックアップヘッド部62と、後段IC部64と、ピックアップヘッド部62と後段IC部64とを接続するフラットケーブルFPCとを含む。フラットケーブルは、フレキシブル基板(Flexible Printed Circuit)とも呼ばれ、可撓性を有する。
【0063】
ピックアップヘッド部62は光ディスクの読出または書込位置に追従するため可動であり、後段IC部64は、光ディスク再生装置本体に固定され非可動である。フラットケーブルFPCは、可動部と非可動部を接続するためにある程度の曲げが許容されるような材料で作られている。ピックアップヘッド部62は、受光素子66、68と、レーザダイオード70とを含む。フラットケーブルFPCは、信号VAまたはVEを伝達する第1の伝達線と、信号VE〜VFをそれぞれ伝達する第2〜第5の伝達線と、信号VRFまたはVRRを伝達する第6の伝達線と、信号VFMを伝達する第7の伝達線とを含む。
【0064】
レーザダイオード70は、光ディスクに対してレーザ光を照射する。受光素子68は、レーザダイオード70の出力する光を直接受光してモニタする。受光素子66は、ディスクからの反射信号を検出する。
【0065】
後段IC部64には、信号の演算処理を行なうICおよびレーザダイオード70を駆動するためのレーザドライバ用ICおよびこれらのICを制御するための制御系ICが搭載されている。受光素子66,68の検出信号およびレーザダイオード70への駆動制御信号はフラットケーブルFPCを経由して伝達される。
【0066】
図7は、図6における受光素子68の構成を示した回路図である。
図7を参照して、受光素子68は、フォトダイオード72と、電流電圧変換回路74とを含む。フォトダイオード72のアノードはノードN10に接続されカソードは接地ノードに接続される。
【0067】
電流電圧変換回路74は、入力がノードN10に接続され出力がノードN11に接続される増幅回路76と、ノードN10とノードN11との間に接続される抵抗78と、入力がノードN12に接続され出力がノードN13に接続される増幅回路80と、ノードN12とノードN13との間に接続される抵抗82と、ノードN11とノードN14との間に接続される抵抗86と、ノードN13とノードN15との間に接続される抵抗88とを含む。
【0068】
電流電圧変換回路74は、さらに、+入力ノードがノードN14に接続され−入力ノードがノードN15に接続され出力がノードN16に接続される差動増幅回路90と、ノードN15とノードN16との間に接続される抵抗92と、一方端がノードN14に接続され他方端に外部基準電圧VREF2が与えられる抵抗84とを含む。ノードN16からは受光素子68からの出力信号VFMが出力される。
【0069】
図8は、図6における受光素子66の構成を示した回路図である。
図8を参照して、受光素子66は、フォトダイオードPDA,PDB,PDC,PDD,PDEおよびPDFと、フォトダイオードPDA,PDB,PDC,PDD,PDE,PDFにそれぞれ対応して設けられる電流電圧変換回路102,104,106,108,110および112とを含む。
【0070】
受光素子66は、さらに、高速かつ高S/N比を必要とする演算信号を演算し信号VRFを出力する演算回路114と、ディスク書込時の強いレーザー光の反射信号を、回路が飽和することなく検出する低倍率の演算回路116とを含む。演算回路116からは信号VRRが出力される。
【0071】
受光素子66は、さらに、電流電圧変換回路102,110のいずれか一方を外部選択信号SEL4に応じて活性化する選択回路118と、演算回路114、116のいずれか一方を外部選択信号SEL5に応じて活性化する選択回路120とを含む。
【0072】
フォトダイオードPDAは、アノードがノードN22に接続されカソードが接地ノードに接続される。電流電圧変換回路102は、抵抗R1と、コンパレータCP1と、出力バッファ回路BUF1と、帰還抵抗R2とを含む。
【0073】
抵抗R1はノードN1とコンパレータCP1の+入力ノードとの間に接続される。コンパレータCP1の−入力ノードはノードN22に接続される。抵抗R2はノードN22とコンパレータCP1の出力との間に接続される。出力バッファ回路BUF1は活性化時にコンパレータCP1の出力電位と同じ電位をノードN32に出力する。
【0074】
電流電圧変換回路110は、フォトダイオードPDAに代えてフォトダイオードPDEが接続される点が異なるが内部の構成は電流電圧変換回路102と同様であるので説明は繰返さない。
【0075】
選択回路118は、外部選択信号SELによって選択信号ISEL1,ISEL2のいずれか一方を活性化させる。選択信号ISEL1,ISEL2のいずれか他方は非活性化され、ノードN32とノードN36のいずれか一方から出力信号VA,VEのいずれか一方がフラットケーブルFPCに出力される。
【0076】
電流電圧変換回路104は、抵抗R3,R4と、コンパレータCP2とを含む。抵抗R3はノードN21とコンパレータCP2の+入力ノードとの間に接続される。フォトダイオードPDBのアノードはノードN23に接続され、このノードN23はコンパレータCP2の−入力ノードにも接続される。抵抗R4はコンパレータCP2の出力とノードN23との間に接続される。電流電圧変換回路106,108,112は、フォトダイオードPDBに代えてそれぞれフォトダイオードPDC,PDD,PDFが接続される点が異なるが、内部の構成は電流電圧変換回路104と同様であるので説明は繰返さない。
【0077】
演算回路114は、抵抗R5〜R13と、コンパレータCP3と、出力バッファ回路BUF2とを含む。抵抗R5は一方端に信号VAまたはVEが与えられ他方端にはノードN28が接続される。抵抗R6は、一方端に信号VBが与えられ、他方端はノードN28に接続される。抵抗R7は一方端に信号VCが与えられ他方端にはノードN28が接続される。抵抗R8は一方端に信号VDが与えられ他方端はノードN28に接続される。抵抗R9は一方端に外部基準電圧VREF1が与えられ他方端はノードN28に接続される。
【0078】
抵抗R11はノードN28とコンパレータCP3の+入力ノードとの間に接続される。抵抗R10は一方端に外部基準電圧VREF1が接続され、他方端は抵抗R12の一方端に接続される。抵抗R12の他方端はコンパレータCP3の−入力ノードに接続される。抵抗R13はコンパレータCP3の−入力ノードと出力ノードとの間に接続される。出力バッファ回路BUF2は活性化時にコンパレータCP3の出力電位を信号VRFとして出力する。
【0079】
なお、演算回路116の構成は演算回路114と同様であるので説明は繰返さない。但し、コンパレータの増幅率は、演算回路114のほうが回路の飽和を防ぐため低く設定されている。
【0080】
選択回路120は、外部選択信号SEL5に応じて選択信号ISEL3,ISEL4のいずれか一方を活性化しいずれか他方を非活性化する。これにより信号VRF,VRRのいずれかがフラットケーブルFPCに対して出力される。
【0081】
信号VA〜VDはフォーカス制御やサーボ制御に用いられる信号である。信号VEおよびVFはアドレス信号の再生に用いられる信号である。信号VRFは光ディスクから情報を読出すときの情報再生信号の出力である。信号VRRは、光ディスクにデータを書込む場合のレーザパワーのモニタをするための信号である。それぞれの信号の必要帯域と増幅率の関係を以下に示す。
【0082】
信号VA〜VD:使用帯域(周波数) f=10〜40MHz
信号VE、VF:使用帯域(周波数) f=720KHz
信号VRF、VRR:使用帯域(周波数) f=100MHz以上
ゲイン比1:VE/VA=4〜5倍
ゲイン比2:VRF/VRR>1
信号VAと信号VEは使用帯域(周波数)およびゲインが大幅に異なる。このため、増幅回路を共用化することができない。したがって、特開2001−202646号公報に記載される光検出切換回路では、切換において増幅回路を共用化しているため、信号VAとVEを切換えることに用いることはできなかった。
【0083】
これに対し図8に示した構成で、選択回路118を設けて電流電圧変換回路102,110のいずれか一方を活性化させて信号を出力するので、伝達する信号の使用帯域やゲインが大幅に異なる場合においても切換を行なうことができる。
【0084】
また、信号VRFを出力する演算回路114は、信号VRRを出力する演算回路116よりも増幅率(ゲイン)が高く設計されている。したがって、光ディスクに書込を行なう場合のようにレーザダイオードの出力が高い場合には、この反射光を検出するフォトダイオードへの入射光量も大きく演算回路114は飽和してしまうので用いることはできない。逆に、演算回路116は、書込時のようにレーザダイオードの光量が大きい場合には検出できるが、信号再生時のように光量が少ない場合には、増幅率が低く設計されているため出力信号電圧が小さくなてしまうので使用することができない。このように、目的別に信号の利用状況が分かれる場合、選択回路120によって切換えて演算回路を活性化することによりフラットケーブルにおける信号伝達線の共有化が可能となる。
【0085】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0086】
【発明の効果】
本発明によれば、複数の電流電圧変換増幅回路の出力信号を伝達する信号伝達線の共有化が可能となり、可動部であるピックアップヘッドと非可動部である後段制御系ICとを接続するフラットケーブルの信号伝達線の本数を削減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の構成を示した概念図である。
【図2】図1に示した構成をより具体的に説明するための図である。
【図3】実施の形態2の受光増幅装置20の構成を示す図である。
【図4】図3における電流電圧変換増幅回路の構成を説明するための図である。
【図5】実施の形態3の受光増幅装置50の構成を示す図である。
【図6】実施の形態4の受光増幅装置60の構成を示したブロック図である。
【図7】図6における受光素子68の構成を示した回路図である。
【図8】図6における受光素子66の構成を示した回路図である。
【図9】従来型のピックアップユニットの構成の一例を示した図である。
【図10】図9における受光素子501の一般的な構成を示した回路図である。
【符号の説明】
1,10,20,50,60 受光増幅装置、2,6,PD1〜PD4,PDA〜PDF フォトダイオード、10,16,22,26,52,118,120 選択回路、4,8,12,14,24,28,54,56,74,102,104,106,108,110,112 電流電圧変換回路、32,78,82,84,86,88,92,R1〜R13,RF1 抵抗、34 差動回路、36 出力回路、38 比較部、40,44 定電流発生回路、42 出力バッファ回路、62 ピックアップヘッド部、64 後段IC部、66,68 受光素子、70 レーザダイオード、72 フォトダイオード、76,80 増幅回路、90 差動増幅回路、114,116 演算回路、BUF1,BUF2 出力バッファ回路、CHIP1〜CHIP5 半導体基板、CP1〜CP3 コンパレータ、FPC フラットケーブル。
Claims (7)
- 光検出用の複数のフォトダイオードと、
前記複数のフォトダイオードにそれぞれ接続される複数の電流電圧変換増幅回路と、
選択信号に応じて前記複数の電流電圧変換増幅回路の出力のいずれか1つを選択する切り替え手段とを備える、受光増幅装置。 - 前記複数のフォトダイオードのうちの第1のフォトダイオードおよび前記第1のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、第1の半導体基板上に形成され、
前記複数のフォトダイオードのうちの第2のフォトダイオードおよび前記第2のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、第2の半導体基板上に形成され、
前記切り替え手段は、
第3の半導体基板上に形成され、前記第1、第2の電流電圧変換増幅回路の出力信号のうちの1つを前記選択信号に応じて出力する選択回路を含む、請求項1に記載の受光増幅装置。 - 前記複数のフォトダイオードのうちの第1のフォトダイオードは、第1の半導体基板上に形成され、
前記第1のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第1の電流電圧変換増幅回路は、前記第1の半導体基板上に形成され、前記第1の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなり、
前記複数のフォトダイオードのうちの第2のフォトダイオードは、第2の半導体基板上に形成され、
前記第2のフォトダイオードに対応する前記複数の電流電圧変換増幅回路のうちの第2の電流電圧変換増幅回路は、前記第2の半導体基板上に形成され、前記第2の電流電圧変換増幅回路の出力は、前記第1の電流電圧変換増幅回路の出力と接続され、前記第2の電流電圧変換増幅回路の出力は、非選択状態においてハイインピーダンスとなり、
前記切り替え手段は、前記第1の電流電圧変換回路を選択するときは前記第2の電流電圧変換回路を非選択にし、前記第2の電流電圧変換回路を選択するときは前記第1の電流電圧変換回路を非選択にする、請求項1に記載の受光増幅装置。 - 前記複数のフォトダイオードのうちの第1、第2のフォトダイオードは、第1の半導体基板上に形成され、
前記第1、第2のフォトダイオードにそれぞれ対応する前記複数の電流電圧変換増幅回路のうちの第1、第2の電流電圧変換増幅回路は、前記第1の半導体基板上に形成され、前記第1、第2の電流電圧変換増幅回路の出力は非選択状態においてハイインピーダンスとなり、前記第1、第2の電流電圧変換増幅回路の出力は相互に接続され、
前記切り替え手段は、
前記第1の電流電圧変換回路を選択するときは前記第2の電流電圧変換回路を非選択にし、前記第2の電流電圧変換回路を選択するときは前記第1の電流電圧変換回路を非選択にする、前記第1の半導体基板上に形成される選択回路を含む、請求項1に記載の受光増幅装置。 - 前記複数の電流電圧変換回路の各々は、
バイアス供給を受けて前記フォトダイオードに流れる電流を電圧に変換する増幅回路部と、
前記バイアス供給を受けて前記増幅回路部の出力に応じた信号を信号伝達線に出力し、前記バイアス供給を受けないときは前記信号伝達線に対して出力がハイインピーダンスとなる出力バッファ回路部とを含み、
前記切り替え手段は、
前記複数の電流電圧変換回路のうちの1つを選択して前記バイアスを供給し、かつ、前記複数の電流電圧変換回路のうちの非選択の電流電圧変換回路に対しては前記バイアスを供給しない、請求項1に記載の受光増幅装置。 - 前記複数の電流電圧変換回路のうちの第1の電流電圧変換回路は、第1の帯域の周波数の信号を出力し、
前記複数の電流電圧変換回路のうちの第2の電流電圧変換回路は、前記第1の帯域とは異なる第2の帯域の周波数の信号を出力する、請求項1に記載の受光増幅装置。 - 非可動部と、
前記非可動部に一方端が接続され、可撓性を有するフラットケーブルと、
前記フラットケーブルの他方端に接続され、前記光ディスクの読出位置に追従して位置が変化する可動部とを備え、
前記可動部は、
複数の信号出力回路と、
選択信号に応じて前記複数の信号出力回路の出力のいずれか1つを選択し、前記フラットケーブル中の信号伝達線に対して切り替えて出力する切り替え手段と含む、光ディスク再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061224A JP2004273680A (ja) | 2003-03-07 | 2003-03-07 | 出力選択機能を有する受光増幅装置および光ディスク再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061224A JP2004273680A (ja) | 2003-03-07 | 2003-03-07 | 出力選択機能を有する受光増幅装置および光ディスク再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273680A true JP2004273680A (ja) | 2004-09-30 |
Family
ID=33123500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061224A Pending JP2004273680A (ja) | 2003-03-07 | 2003-03-07 | 出力選択機能を有する受光増幅装置および光ディスク再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273680A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004898A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 信号駆動装置およびこれを用いた光ピックアップ装置 |
JP2009170080A (ja) * | 2007-12-21 | 2009-07-30 | Hitachi Media Electoronics Co Ltd | 光ピックアップ及びそれを備える光ディスクドライブ装置 |
US7603043B2 (en) | 2005-07-12 | 2009-10-13 | Kabushiki Kaisha Toshiba | Light receiving element circuit and optical disk drive |
JP2009541913A (ja) * | 2006-06-26 | 2009-11-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスク・ドライブ及び光検出回路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62201326A (ja) * | 1986-02-28 | 1987-09-05 | Canon Inc | 測光装置 |
JPS62202566A (ja) * | 1986-02-28 | 1987-09-07 | Canon Inc | 半導体受光装置 |
JPS63181372A (ja) * | 1987-01-22 | 1988-07-26 | Sharp Corp | 光ピツクアツプ用受光素子 |
JPH05235397A (ja) * | 1992-02-21 | 1993-09-10 | Shimadzu Corp | 光受信器 |
JPH0774602A (ja) * | 1993-08-31 | 1995-03-17 | Fujitsu Ltd | 信号選択回路 |
JP2000166014A (ja) * | 1998-11-20 | 2000-06-16 | Fuji Heavy Ind Ltd | ハイブリッド車の制御装置 |
JP2000202646A (ja) * | 1999-01-12 | 2000-07-25 | Nippon Light Metal Co Ltd | 摩擦攪拌接合装置及び摩擦攪拌接合方法 |
-
2003
- 2003-03-07 JP JP2003061224A patent/JP2004273680A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62201326A (ja) * | 1986-02-28 | 1987-09-05 | Canon Inc | 測光装置 |
JPS62202566A (ja) * | 1986-02-28 | 1987-09-07 | Canon Inc | 半導体受光装置 |
JPS63181372A (ja) * | 1987-01-22 | 1988-07-26 | Sharp Corp | 光ピツクアツプ用受光素子 |
JPH05235397A (ja) * | 1992-02-21 | 1993-09-10 | Shimadzu Corp | 光受信器 |
JPH0774602A (ja) * | 1993-08-31 | 1995-03-17 | Fujitsu Ltd | 信号選択回路 |
JP2000166014A (ja) * | 1998-11-20 | 2000-06-16 | Fuji Heavy Ind Ltd | ハイブリッド車の制御装置 |
JP2000202646A (ja) * | 1999-01-12 | 2000-07-25 | Nippon Light Metal Co Ltd | 摩擦攪拌接合装置及び摩擦攪拌接合方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004898A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 信号駆動装置およびこれを用いた光ピックアップ装置 |
JP4524650B2 (ja) * | 2005-06-23 | 2010-08-18 | ソニー株式会社 | 信号駆動装置およびこれを用いた光ピックアップ装置 |
US8031571B2 (en) | 2005-06-23 | 2011-10-04 | Sony Corporation | Signal drive apparatus and optical pickup apparatus using the same |
US7603043B2 (en) | 2005-07-12 | 2009-10-13 | Kabushiki Kaisha Toshiba | Light receiving element circuit and optical disk drive |
JP2009541913A (ja) * | 2006-06-26 | 2009-11-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスク・ドライブ及び光検出回路 |
JP2009170080A (ja) * | 2007-12-21 | 2009-07-30 | Hitachi Media Electoronics Co Ltd | 光ピックアップ及びそれを備える光ディスクドライブ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7470885B2 (en) | Photodetector-amplifier circuit and optical pickup device | |
KR100817971B1 (ko) | 광 검출기 회로, 레이저 광 방사량 제어 신호를 유도하기위한 방법, 광 픽업 장치, 및 광 디스크 장치 | |
JP2004273680A (ja) | 出力選択機能を有する受光増幅装置および光ディスク再生装置 | |
JP4090476B2 (ja) | 光電流増幅回路、及び光ピックアップ装置 | |
US20040184387A1 (en) | Photoreceptive amplifier circuit and optical pickup element including the same | |
JP2006211629A (ja) | マルチゲインを有するpdic | |
KR101233797B1 (ko) | 신호 구동장치 및 이것을 이용한 광픽업장치 | |
JP2010136030A (ja) | 受光増幅回路および光ディスク装置 | |
US7603043B2 (en) | Light receiving element circuit and optical disk drive | |
KR101138467B1 (ko) | 전류 구동 회로 및 이를 포함한 광 스토리지 시스템 | |
US20070035801A1 (en) | Light receiving element circuit and optical disk device | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
KR20010092670A (ko) | 자동 레이저 다이오드 출력 제어 장치 | |
JP4019280B2 (ja) | 光ディスク装置 | |
JP4702921B2 (ja) | 光ディスク装置用の増幅回路 | |
JP2008310893A (ja) | レーザドライバ回路及び光ディスク装置 | |
JP2005252810A (ja) | 電流電圧変換回路 | |
TWI255445B (en) | Optical disk apparatus | |
US8588044B2 (en) | CD/DVD mode selection control using laser diode voltage | |
JP2002074663A (ja) | シングル出力rf信号のノイズ除去回路 | |
JP4923953B2 (ja) | 信号処理回路及び光ディスク装置 | |
JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
JP5131084B2 (ja) | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 | |
JP2007149260A (ja) | 受光素子回路、光ヘッド装置、光ディスク装置 | |
JP2009038648A (ja) | 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |