JPH08154023A - 受光増幅装置 - Google Patents
受光増幅装置Info
- Publication number
- JPH08154023A JPH08154023A JP29281894A JP29281894A JPH08154023A JP H08154023 A JPH08154023 A JP H08154023A JP 29281894 A JP29281894 A JP 29281894A JP 29281894 A JP29281894 A JP 29281894A JP H08154023 A JPH08154023 A JP H08154023A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- gain
- transistor
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 バイポーラ集積回路で１チップに構成し、且
つ、広範囲な入射光量に対して良好なＳ/Ｎ比を得る。 【構成】 ゲイン切替回路１２は、増幅回路１１の入出
力間に接続され、直列接続された抵抗Ｒf2,バーチカル
ＰＮＰ型トランジスタＱ4と抵抗Ｒf1とを並列に接続し
て概略構成される。選択回路１３はＮＰＮ型トランジス
タＱ5・Ｑ6・Ｑ7,および定電流電源Ｉ3で概略構成され、
入力端子にレベル“Ｌ"の選択信号Ｍが入力されるとＰ
ＮＰ型トランジスタＱ4を“オン"させて、アノードコモ
ンのホトダイオードＰＤからの光電流が大きい場合に増
幅器ＡＭＰのゲインを小ゲイン側に切り替える。このよ
うに、ゲイン切り替え用のＰＮＰ型トランジスタＱ4を
バーチカルタイプにすることによってバイポーラ集積回
路で１チップに構成でき、且つ、ゲインを切り替えて広
範囲な入射光量に対して良好なＳ/Ｎ比を得る。
つ、広範囲な入射光量に対して良好なＳ/Ｎ比を得る。 【構成】 ゲイン切替回路１２は、増幅回路１１の入出
力間に接続され、直列接続された抵抗Ｒf2,バーチカル
ＰＮＰ型トランジスタＱ4と抵抗Ｒf1とを並列に接続し
て概略構成される。選択回路１３はＮＰＮ型トランジス
タＱ5・Ｑ6・Ｑ7,および定電流電源Ｉ3で概略構成され、
入力端子にレベル“Ｌ"の選択信号Ｍが入力されるとＰ
ＮＰ型トランジスタＱ4を“オン"させて、アノードコモ
ンのホトダイオードＰＤからの光電流が大きい場合に増
幅器ＡＭＰのゲインを小ゲイン側に切り替える。このよ
うに、ゲイン切り替え用のＰＮＰ型トランジスタＱ4を
バーチカルタイプにすることによってバイポーラ集積回
路で１チップに構成でき、且つ、ゲインを切り替えて広
範囲な入射光量に対して良好なＳ/Ｎ比を得る。
Description
【０００１】
【産業上の利用分野】この発明は、特にミニディスクや
マルチプレイヤーのピックアップ部に用いられる受光増
幅装置に関する。
マルチプレイヤーのピックアップ部に用いられる受光増
幅装置に関する。
【０００２】
【従来の技術】図４は従来のピックアップ用受光増幅装
置における等価回路を示す。また、図５はバイポーラ集
積回路技術を利用して形成されたホトダイオードの平面
図を示し、図６は図５におけるＡ−Ａ矢視断面図を示
す。
置における等価回路を示す。また、図５はバイポーラ集
積回路技術を利用して形成されたホトダイオードの平面
図を示し、図６は図５におけるＡ−Ａ矢視断面図を示
す。
【０００３】図５及び図６において、Ｐ型分離拡散層１
によって周囲と分離されたＮ型エピタキシャル層２の中
に、４個のＰ型拡散層３a〜３dが形成されている。さら
に、Ｎ型エピタキシャル層２の底部とＰ型分離拡散層１
との間にＰ型サブスレート層４が形成されている。こう
して、上記Ｎ型エピタキシャル層２とＰ型拡散層３a〜
３dの夫々とで４個のホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDが形成される。また、Ｎ型エピタキシャル層
２とＰ型サブスレート層４とで寄生のホトダイオードＰ
ＤEが形成されている。
によって周囲と分離されたＮ型エピタキシャル層２の中
に、４個のＰ型拡散層３a〜３dが形成されている。さら
に、Ｎ型エピタキシャル層２の底部とＰ型分離拡散層１
との間にＰ型サブスレート層４が形成されている。こう
して、上記Ｎ型エピタキシャル層２とＰ型拡散層３a〜
３dの夫々とで４個のホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDが形成される。また、Ｎ型エピタキシャル層
２とＰ型サブスレート層４とで寄生のホトダイオードＰ
ＤEが形成されている。
【０００４】そして、上記各ホトダイオードＰＤA,ＰＤ
B,ＰＤC,ＰＤD,ＰＤEのカソードはその構造上共通にな
っている。また、夫々のホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDのアノードは、図４に示すように、対応する
アンプＡＭＰa,ＡＭＰb,ＡＭＰc,ＡＭＰdの入力端子に
接続されている。
B,ＰＤC,ＰＤD,ＰＤEのカソードはその構造上共通にな
っている。また、夫々のホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDのアノードは、図４に示すように、対応する
アンプＡＭＰa,ＡＭＰb,ＡＭＰc,ＡＭＰdの入力端子に
接続されている。
【０００５】図４に示すように、上記各ホトダイオード
ＰＤA,ＰＤB,ＰＤC,ＰＤDから出力される光電流ＩＰ
ＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDの夫々は上記アンプＡＭ
Ｐa,ＡＭＰb,ＡＭＰc,ＡＭＰdの何れかによって増幅さ
れて、低インピーダンスの出力電圧Ｖa,Ｖb,Ｖc,Ｖdに
変換される。
ＰＤA,ＰＤB,ＰＤC,ＰＤDから出力される光電流ＩＰ
ＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDの夫々は上記アンプＡＭ
Ｐa,ＡＭＰb,ＡＭＰc,ＡＭＰdの何れかによって増幅さ
れて、低インピーダンスの出力電圧Ｖa,Ｖb,Ｖc,Ｖdに
変換される。
【０００６】上記ピックアップでは、ディスクから反射
されてくるレーザ光をホトダイオードＰＤA,ＰＤB,ＰＤ
C,ＰＤDで光電流信号に変換する。そして、得られた光
電流ＩＰＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDに基づいて上述
のようにして得られた出力電圧Ｖa,Ｖb,Ｖc,Ｖdに演算
等の信号処理を実施して記録データを再生するのであ
る。
されてくるレーザ光をホトダイオードＰＤA,ＰＤB,ＰＤ
C,ＰＤDで光電流信号に変換する。そして、得られた光
電流ＩＰＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDに基づいて上述
のようにして得られた出力電圧Ｖa,Ｖb,Ｖc,Ｖdに演算
等の信号処理を実施して記録データを再生するのであ
る。
【０００７】ところで、ミニディスクプレイヤーや光磁
気ディスクを含めたマルチプレイヤーのピックアップに
おいては、録音時と再生時とでホトダイオードへの入射
光量が大きく異なる。また、ディスクの種類によっても
入射光量が異なる。
気ディスクを含めたマルチプレイヤーのピックアップに
おいては、録音時と再生時とでホトダイオードへの入射
光量が大きく異なる。また、ディスクの種類によっても
入射光量が異なる。
【０００８】上記ピックアップの性能は、最も入射光量
が小さくて信号成分が小さい条件においてＳ/Ｎ比をど
れだけ高くできるかによって決まる。ノイズレベルは増
幅器の帰還抵抗によって変化する。今、入力信号電流を
iＳとし入力換算ノイズ電流をiＮとする。このとき、入
力換算ノイズ電流iＮは、増幅器の上記帰還抵抗による
熱雑音iＮＲとそれ以外のショットノイズ等によるノイ
ズiＮＳとの二乗平均で求められる。
が小さくて信号成分が小さい条件においてＳ/Ｎ比をど
れだけ高くできるかによって決まる。ノイズレベルは増
幅器の帰還抵抗によって変化する。今、入力信号電流を
iＳとし入力換算ノイズ電流をiＮとする。このとき、入
力換算ノイズ電流iＮは、増幅器の上記帰還抵抗による
熱雑音iＮＲとそれ以外のショットノイズ等によるノイ
ズiＮＳとの二乗平均で求められる。
【０００９】上記増幅器の帰還抵抗をＲfとすると、こ
の増幅器の帰還抵抗Ｒfによる熱雑音iＮＲは iＮＲ2＝４ＫＴＢ/Ｒf 但し、Ｋ：ボルツマン定数(１.３８×１０-23Ｊ/Ｋ) Ｔ：絶対温度 Ｂ：バンド幅 となる。
の増幅器の帰還抵抗Ｒfによる熱雑音iＮＲは iＮＲ2＝４ＫＴＢ/Ｒf 但し、Ｋ：ボルツマン定数(１.３８×１０-23Ｊ/Ｋ) Ｔ：絶対温度 Ｂ：バンド幅 となる。
【００１０】したがって、上記増幅器の出力側のＳ/Ｎ
比は Ｓ/Ｎ＝iＳ×Ｒf/{(iＮＲ2＋iＮＳ2)1/2×Ｒf} ＝iＳ/(４ＫＴＢ/Ｒf＋iＮＳ2)1/2 となり、帰還抵抗Ｒfが大きい程Ｓ/Ｎ比は大きくなるの
である。しかしながら、上記ホトダイオードへの入射光
量が少なくて信号成分が小さい場合のＳ/Ｎ比を上げる
ために帰還抵抗Ｒfを大きくすると、入射光量が多くな
った場合には増幅器の能力が飽和してしまう。
比は Ｓ/Ｎ＝iＳ×Ｒf/{(iＮＲ2＋iＮＳ2)1/2×Ｒf} ＝iＳ/(４ＫＴＢ/Ｒf＋iＮＳ2)1/2 となり、帰還抵抗Ｒfが大きい程Ｓ/Ｎ比は大きくなるの
である。しかしながら、上記ホトダイオードへの入射光
量が少なくて信号成分が小さい場合のＳ/Ｎ比を上げる
ために帰還抵抗Ｒfを大きくすると、入射光量が多くな
った場合には増幅器の能力が飽和してしまう。
【００１１】そこで、先に発明者等は、上述のような欠
点を克服すべく、以下のような受光増幅装置を提案し
た。この受光増幅装置は、電圧入力電流出力の帰還回路
を有して、ホトダイオードからの光電流を入力とする電
流入力電圧出力帰還増幅器(以下、単に増幅器と言う)か
ら成る。そして、その増幅器の入出力間には第１のゲイ
ン抵抗が接続されている。さらに、上記増幅器の入出力
間には、スイッチング素子を介して上記第１のゲイン抵
抗とは異なる抵抗値を有する第２のゲイン抵抗が接続さ
れている。そして、上記ホトダイオードからの受光電流
の大きさによって上記スイッチング素子のオン/オフを
制御して、上記ホトダイオードへの入射光量に応じて上
記増幅器のゲインの大きさを切り替えるのである。尚、
上記スイッチング素子としては、例えばＮＰＮ型トラン
ジスタが使用可能である。
点を克服すべく、以下のような受光増幅装置を提案し
た。この受光増幅装置は、電圧入力電流出力の帰還回路
を有して、ホトダイオードからの光電流を入力とする電
流入力電圧出力帰還増幅器(以下、単に増幅器と言う)か
ら成る。そして、その増幅器の入出力間には第１のゲイ
ン抵抗が接続されている。さらに、上記増幅器の入出力
間には、スイッチング素子を介して上記第１のゲイン抵
抗とは異なる抵抗値を有する第２のゲイン抵抗が接続さ
れている。そして、上記ホトダイオードからの受光電流
の大きさによって上記スイッチング素子のオン/オフを
制御して、上記ホトダイオードへの入射光量に応じて上
記増幅器のゲインの大きさを切り替えるのである。尚、
上記スイッチング素子としては、例えばＮＰＮ型トラン
ジスタが使用可能である。
【００１２】一方、近年、ミニディスクやマルチプレイ
ヤーのピックアップに対しては、高速化,小型/薄型化お
よび低コスト化がますます要望されている。このような
要望に対する解決の一つとしてトランジスタセルの縮小
化が考えられる。
ヤーのピックアップに対しては、高速化,小型/薄型化お
よび低コスト化がますます要望されている。このような
要望に対する解決の一つとしてトランジスタセルの縮小
化が考えられる。
【００１３】上記トランジスタの縮小化を図るために
は、Ｎ型エピタキシャル層もＰ型拡散層も薄く形成する
必要がある。そして、そうすると、上記トランジスタと
バイポーラ集積回路を形成する図５および図６に示すよ
うな構造のホトダイオードにおけるＮ型エピタキシャル
層２およびＰ型拡散層３a〜３dも薄くなって、光電変換
の変換効率が極端に低下し、必要なＳ/Ｎ比の確保が難
しくなる。そこで、用いられるホトダイオードとしては
Ｐ型基板とＮ型エピタキシャル層とのＰＮ接合を使用す
ることになる。
は、Ｎ型エピタキシャル層もＰ型拡散層も薄く形成する
必要がある。そして、そうすると、上記トランジスタと
バイポーラ集積回路を形成する図５および図６に示すよ
うな構造のホトダイオードにおけるＮ型エピタキシャル
層２およびＰ型拡散層３a〜３dも薄くなって、光電変換
の変換効率が極端に低下し、必要なＳ/Ｎ比の確保が難
しくなる。そこで、用いられるホトダイオードとしては
Ｐ型基板とＮ型エピタキシャル層とのＰＮ接合を使用す
ることになる。
【００１４】ところが、上述のように、Ｐ型基板とＮ型
エピタキシャル層とのＰＮ接合で成るホトダイオードを
用いる場合には、Ｐ型基板が共通のアノードとなり、各
Ｎ型エピタキシャル層がアンプの入力となる。したがっ
て、上記アンプの入出力の電流電圧変換の動作は、上述
したカソード共通のホトダイオードの場合と１８０°位
相が異なることになる。
エピタキシャル層とのＰＮ接合で成るホトダイオードを
用いる場合には、Ｐ型基板が共通のアノードとなり、各
Ｎ型エピタキシャル層がアンプの入力となる。したがっ
て、上記アンプの入出力の電流電圧変換の動作は、上述
したカソード共通のホトダイオードの場合と１８０°位
相が異なることになる。
【００１５】そうした場合における上記ゲイン切り替え
用のスイッチング素子は、電流の流れる方向が上述のカ
ソードコモンのホトダイオードの場合の逆になることか
ら、ＮＰＮ型トランジスタからＰＮＰ型トランジスタに
変更する必要がある。
用のスイッチング素子は、電流の流れる方向が上述のカ
ソードコモンのホトダイオードの場合の逆になることか
ら、ＮＰＮ型トランジスタからＰＮＰ型トランジスタに
変更する必要がある。
【００１６】
【発明が解決しようとする課題】しかしながら、上記ア
ノードコモンの複数のホトダイオードの各々への受光電
流を電流電圧変換して増幅するに際してスイッチング素
子によってゲインを切り替える受光増幅装置において
は、以下のような問題がある。すなわち、上記受光増幅
装置をアノードコモンのホトダイオードと共にバイポー
ラ集積回路で１チップに構成し、上記スイッチング素子
として図７に示すようなラテラルＰＮＰ型トランジスタ
を使用した場合には、上記ゲインの切り替え動作がうま
く動作しないのである。
ノードコモンの複数のホトダイオードの各々への受光電
流を電流電圧変換して増幅するに際してスイッチング素
子によってゲインを切り替える受光増幅装置において
は、以下のような問題がある。すなわち、上記受光増幅
装置をアノードコモンのホトダイオードと共にバイポー
ラ集積回路で１チップに構成し、上記スイッチング素子
として図７に示すようなラテラルＰＮＰ型トランジスタ
を使用した場合には、上記ゲインの切り替え動作がうま
く動作しないのである。
【００１７】つまり、上記ゲイン切り替え用のラテラル
ＰＮＰ型トランジスタのベースから電流が吐き出されて
“オン"すると、このラテラルＰＮＰ型トランジスタが
飽和領域に入る。そうすると、図７(b)の等価回路に示
すように、上記ラテラルＰＮＰ型トランジスタのベース
にベースが接続された寄生ＰＮＰトランジスタが動作し
て、上記ラテラルＰＮＰ型トランジスタのコレクタ電流
がＰ型基板に抜けてしまうのである。
ＰＮＰ型トランジスタのベースから電流が吐き出されて
“オン"すると、このラテラルＰＮＰ型トランジスタが
飽和領域に入る。そうすると、図７(b)の等価回路に示
すように、上記ラテラルＰＮＰ型トランジスタのベース
にベースが接続された寄生ＰＮＰトランジスタが動作し
て、上記ラテラルＰＮＰ型トランジスタのコレクタ電流
がＰ型基板に抜けてしまうのである。
【００１８】そこで、この発明の目的は、アノードコモ
ンの複数のホトダイオードの各々への受光電流を電流電
圧変換して増幅するに際してスイッチング素子によって
ゲインを切り替えることが可能であり、且つ、バイポー
ラ集積回路で１チップに構成可能な受光増幅装置を提供
することにある。
ンの複数のホトダイオードの各々への受光電流を電流電
圧変換して増幅するに際してスイッチング素子によって
ゲインを切り替えることが可能であり、且つ、バイポー
ラ集積回路で１チップに構成可能な受光増幅装置を提供
することにある。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、アノードコモンの複数のホトダイオー
ドの各々へ流れる受光電流を電流電圧変換して増幅する
増幅回路,および,この増幅回路の入出力間に接続される
と共に内蔵するスイッチング素子の選択信号に基づく
“オン/オフ"によって上記増幅回路のゲインを切り替え
るゲイン切替回路を有する受光増幅装置であって、上記
スイッチング素子はバーチカルＰＮＰ型トランジスタで
あることを特徴としている。
め、この発明は、アノードコモンの複数のホトダイオー
ドの各々へ流れる受光電流を電流電圧変換して増幅する
増幅回路,および,この増幅回路の入出力間に接続される
と共に内蔵するスイッチング素子の選択信号に基づく
“オン/オフ"によって上記増幅回路のゲインを切り替え
るゲイン切替回路を有する受光増幅装置であって、上記
スイッチング素子はバーチカルＰＮＰ型トランジスタで
あることを特徴としている。
【００２０】
【作用】アノードコモンの複数のホトダイオードの各々
への受光電流が増幅回路で電圧変換されて増幅されるに
際して、選択信号に基づくスイッチング素子の“オン/
オフ"によってゲイン切替回路が動作して上記増幅回路
のゲインが切り替えられる。その際に、上記ゲイン切替
回路のスイッチング素子はバーチカルＰＮＰ型トランジ
スタで構成されているので、上記アノードコモンのホト
ダイオードと共にバイポーラ集積回路で１チップに形成
された場合でも、寄生効果に影響されることなく上記ゲ
インの切り替えが行われる。
への受光電流が増幅回路で電圧変換されて増幅されるに
際して、選択信号に基づくスイッチング素子の“オン/
オフ"によってゲイン切替回路が動作して上記増幅回路
のゲインが切り替えられる。その際に、上記ゲイン切替
回路のスイッチング素子はバーチカルＰＮＰ型トランジ
スタで構成されているので、上記アノードコモンのホト
ダイオードと共にバイポーラ集積回路で１チップに形成
された場合でも、寄生効果に影響されることなく上記ゲ
インの切り替えが行われる。
【００２１】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図１は本実施例の受光増幅装置における等価
回路図である。
説明する。図１は本実施例の受光増幅装置における等価
回路図である。
【００２２】本実施例における受光増幅装置は、ホトダ
イオードＰＤA,ＰＤB,ＰＤC,ＰＤDのアノードをグラン
ドＧＮＤに接続し、上記ホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDのカソードの夫々を増幅器ＡＭＰA,ＡＭＰB,
ＡＭＰC,ＡＭＰDの入力端子の夫々に接続したものであ
る。上記増幅器ＡＭＰA〜ＡＭＰDには、夫々のゲインを
切り替えるための選択信号Ｍの入力端子が設けられてい
る。
イオードＰＤA,ＰＤB,ＰＤC,ＰＤDのアノードをグラン
ドＧＮＤに接続し、上記ホトダイオードＰＤA,ＰＤB,Ｐ
ＤC,ＰＤDのカソードの夫々を増幅器ＡＭＰA,ＡＭＰB,
ＡＭＰC,ＡＭＰDの入力端子の夫々に接続したものであ
る。上記増幅器ＡＭＰA〜ＡＭＰDには、夫々のゲインを
切り替えるための選択信号Ｍの入力端子が設けられてい
る。
【００２３】上記ホトダイオードＰＤA〜ＰＤDに光が入
射すると、各ホトダイオードＰＤA〜ＰＤDに受光電流Ｉ
ＰＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDが流れる。そして、各
増幅器ＡＭＰA〜ＡＭＰDは、入力された夫々の受光電流
ＩＰＤA〜ＩＰＤDを電圧に変換して増幅し、出力電圧Ｖ
A,ＶB,ＶC,ＶDを生成する。
射すると、各ホトダイオードＰＤA〜ＰＤDに受光電流Ｉ
ＰＤA,ＩＰＤB,ＩＰＤC,ＩＰＤDが流れる。そして、各
増幅器ＡＭＰA〜ＡＭＰDは、入力された夫々の受光電流
ＩＰＤA〜ＩＰＤDを電圧に変換して増幅し、出力電圧Ｖ
A,ＶB,ＶC,ＶDを生成する。
【００２４】図２は、図１に示す受光増幅装置の一実施
例を示す回路図であり、４組のホトダイオードＰＤと増
幅器ＡＭＰとの組のうちの１組を抜き出して記載してい
る。以下、図２に従って上記受光増幅装置について詳細
に説明する。
例を示す回路図であり、４組のホトダイオードＰＤと増
幅器ＡＭＰとの組のうちの１組を抜き出して記載してい
る。以下、図２に従って上記受光増幅装置について詳細
に説明する。
【００２５】上記ホトダイオードＰＤのカソードは、増
幅器ＡＭＰの入力端子でもあるＮＰＮ型トランジスタＱ
2のベース端子に接続されている。上記増幅器ＡＭＰ
は、上記ホトダイオードＰＤからの受光電流を電圧に変
換して増幅する増幅回路１１と、この増幅回路１１の入
力と出力との間に接続された帰還回路であるゲイン切替
回路１２と、外部からの入力信号Ｍを受けてゲイン切替
回路１２を制御する選択回路１３によって概略構成され
ている。尚、上記ホトダイオードＰＤのアノードはグラ
ンドＧＮＤに接続されている。
幅器ＡＭＰの入力端子でもあるＮＰＮ型トランジスタＱ
2のベース端子に接続されている。上記増幅器ＡＭＰ
は、上記ホトダイオードＰＤからの受光電流を電圧に変
換して増幅する増幅回路１１と、この増幅回路１１の入
力と出力との間に接続された帰還回路であるゲイン切替
回路１２と、外部からの入力信号Ｍを受けてゲイン切替
回路１２を制御する選択回路１３によって概略構成され
ている。尚、上記ホトダイオードＰＤのアノードはグラ
ンドＧＮＤに接続されている。
【００２６】上記増幅回路１１は、３個のＮＰＮ型トラ
ンジスタＱ1,Ｑ2,Ｑ3と２個の定電流電源Ｉ1,Ｉ2によっ
て概略構成される。ここで、上記ＮＰＮ型トランジスタ
Ｑ2は、入力側となるベースにはホトダイオードＰＤの
カソードが接続される一方、コレクタには定電流電源Ｉ
1を介して電源ＶCCが接続されている。また、ＮＰＮ型
トランジスタＱ1は、コレクタにはＮＰＮ型トランジス
タＱ2のエミッタが接続され、エミッタはグランドＧＮ
Ｄに接続され、ベースには上記コレクタが接続されてダ
イオードとして動作する。さらに、上記ＮＰＮ型トラン
ジスタＱ3は、ベースにはＮＰＮ型トランジスタＱ2のコ
レクタが接続され、コレクタには電源ＶCCが接続され、
エミッタは負荷としての定電流電源Ｉ2を介してグラン
ドＧＮＤに接続されている。
ンジスタＱ1,Ｑ2,Ｑ3と２個の定電流電源Ｉ1,Ｉ2によっ
て概略構成される。ここで、上記ＮＰＮ型トランジスタ
Ｑ2は、入力側となるベースにはホトダイオードＰＤの
カソードが接続される一方、コレクタには定電流電源Ｉ
1を介して電源ＶCCが接続されている。また、ＮＰＮ型
トランジスタＱ1は、コレクタにはＮＰＮ型トランジス
タＱ2のエミッタが接続され、エミッタはグランドＧＮ
Ｄに接続され、ベースには上記コレクタが接続されてダ
イオードとして動作する。さらに、上記ＮＰＮ型トラン
ジスタＱ3は、ベースにはＮＰＮ型トランジスタＱ2のコ
レクタが接続され、コレクタには電源ＶCCが接続され、
エミッタは負荷としての定電流電源Ｉ2を介してグラン
ドＧＮＤに接続されている。
【００２７】尚、上記ＮＰＮ型トランジスタＱ3はエミ
ッタフォロア回路を構成しており、エミッタ側から電圧
を出力する。また、上記定電流電源Ｉ1は電源ＶCC側か
らＮＰＮ型トランジスタＱ2側に電流を流し、上記定電
流電源Ｉ2はＮＰＮ型トランジスタＱ3側からグランドＧ
ＮＤ側に電流を流す。
ッタフォロア回路を構成しており、エミッタ側から電圧
を出力する。また、上記定電流電源Ｉ1は電源ＶCC側か
らＮＰＮ型トランジスタＱ2側に電流を流し、上記定電
流電源Ｉ2はＮＰＮ型トランジスタＱ3側からグランドＧ
ＮＤ側に電流を流す。
【００２８】上記ゲイン切替回路１２は、増幅回路１１
の入力となるＮＰＮ型トランジスタＱ2のベースと出力
となるＮＰＮ型トランジスタＱ3のエミッタとの間に接
続された抵抗Ｒf1と、同様にＮＰＮ型トランジスタＱ2
のベースとＮＰＮ型トランジスタＱ3のエミッタとの間
にＮＰＮ型トランジスタＱ2側から順に直列に接続され
た抵抗Ｒf2およびＰＮＰ型トランジスタＱ4と、このＰ
ＮＰ型トランジスタＱ4のベースとエミッタとの間に接
続された抵抗Ｒ1によって構成される。尚、上記ＰＮＰ
型トランジスタＱ4は、コレクタが抵抗Ｒf2の一端に接
続される一方、エミッタはＮＰＮ型トランジスタＱ3の
エミッタに接続されている。また、上記抵抗Ｒ1は、Ｐ
ＮＰ型トランジスタＱ4のスイッチング時間を短くする
働きを成す。
の入力となるＮＰＮ型トランジスタＱ2のベースと出力
となるＮＰＮ型トランジスタＱ3のエミッタとの間に接
続された抵抗Ｒf1と、同様にＮＰＮ型トランジスタＱ2
のベースとＮＰＮ型トランジスタＱ3のエミッタとの間
にＮＰＮ型トランジスタＱ2側から順に直列に接続され
た抵抗Ｒf2およびＰＮＰ型トランジスタＱ4と、このＰ
ＮＰ型トランジスタＱ4のベースとエミッタとの間に接
続された抵抗Ｒ1によって構成される。尚、上記ＰＮＰ
型トランジスタＱ4は、コレクタが抵抗Ｒf2の一端に接
続される一方、エミッタはＮＰＮ型トランジスタＱ3の
エミッタに接続されている。また、上記抵抗Ｒ1は、Ｐ
ＮＰ型トランジスタＱ4のスイッチング時間を短くする
働きを成す。
【００２９】上記選択回路１３は、電源ＶCCに一端が接
続された定電流電源Ｉ3と、ＮＰＮ型トランジスタＱ5,
Ｑ6,Ｑ7によって概略構成される。ここで、上記ＮＰＮ
型トランジスタＱ6は、コレクタには定電流電源Ｉ3の他
端が接続され、エミッタはグランドＧＮＤに接続され、
ベースには上記コレクタが接続されている。また、ＮＰ
Ｎ型トランジスタＱ7は、ベースにはＮＰＮ型トランジ
スタＱ6のベースが共通接続され、エミッタはグランド
ＧＮＤに接続され、コレクタにはＰＮＰ型トランジスタ
Ｑ4のベースが接続されている。また、上記ＮＰＮ型ト
ランジスタＱ5は、コレクタには上記ＮＰＮ型トランジ
スタＱ6のコレクタが接続され、エミッタはグランドＧ
ＮＤに接続され、ベースは抵抗Ｒ2を介して入力信号Ｍ
の入力端子に接続されると共に、抵抗Ｒ3を介してグラ
ンドＧＮＤに接続されている。
続された定電流電源Ｉ3と、ＮＰＮ型トランジスタＱ5,
Ｑ6,Ｑ7によって概略構成される。ここで、上記ＮＰＮ
型トランジスタＱ6は、コレクタには定電流電源Ｉ3の他
端が接続され、エミッタはグランドＧＮＤに接続され、
ベースには上記コレクタが接続されている。また、ＮＰ
Ｎ型トランジスタＱ7は、ベースにはＮＰＮ型トランジ
スタＱ6のベースが共通接続され、エミッタはグランド
ＧＮＤに接続され、コレクタにはＰＮＰ型トランジスタ
Ｑ4のベースが接続されている。また、上記ＮＰＮ型ト
ランジスタＱ5は、コレクタには上記ＮＰＮ型トランジ
スタＱ6のコレクタが接続され、エミッタはグランドＧ
ＮＤに接続され、ベースは抵抗Ｒ2を介して入力信号Ｍ
の入力端子に接続されると共に、抵抗Ｒ3を介してグラ
ンドＧＮＤに接続されている。
【００３０】上記ＮＰＮ型トランジスタＱ6,Ｑ7はカレ
ントミラー回路を構成している。また、上述のように、
選択回路１３のＮＰＮ型トランジスタＱ7のコレクタを
ゲイン切替回路１２におけるＰＮＰ型トランジスタＱ4
の制御端子であるベースに接続している。
ントミラー回路を構成している。また、上述のように、
選択回路１３のＮＰＮ型トランジスタＱ7のコレクタを
ゲイン切替回路１２におけるＰＮＰ型トランジスタＱ4
の制御端子であるベースに接続している。
【００３１】上記構成の受光増幅装置において、上記ホ
トダイオードＰＤに受光電流がＮＰＮ型トランジスタＱ
2側からグランドＧＮＤ側に向かって流れると、ゲイン
切替回路１２からの電流がＮＰＮ型トランジスタＱ2の
ベースに流れ込む。そのために、定電流電源Ｉ1からの
電流の一部はＮＰＮ型トランジスタＱ2およびＮＰＮ型
トランジスタＱ1を介してグランドＧＮＤに流れる一
方、残りの電流はＮＰＮ型トランジスタＱ3のベースに
流れ込む。そして、ＮＰＮ型トランジスタＱ3および定
電流電源Ｉ2を介して、電源ＶCCからグランドＧＮＤに
定電流電源Ｉ2で決められた所定の電流が流れる。こう
して、上記増幅器ＡＭＰは、ゲイン切替回路１２によっ
て設定されるゲインに基づいて受光電流を電圧に変換し
て増幅し、ＮＰＮ型トランジスタＱ3のエミッタから電
圧を出力するのである。
トダイオードＰＤに受光電流がＮＰＮ型トランジスタＱ
2側からグランドＧＮＤ側に向かって流れると、ゲイン
切替回路１２からの電流がＮＰＮ型トランジスタＱ2の
ベースに流れ込む。そのために、定電流電源Ｉ1からの
電流の一部はＮＰＮ型トランジスタＱ2およびＮＰＮ型
トランジスタＱ1を介してグランドＧＮＤに流れる一
方、残りの電流はＮＰＮ型トランジスタＱ3のベースに
流れ込む。そして、ＮＰＮ型トランジスタＱ3および定
電流電源Ｉ2を介して、電源ＶCCからグランドＧＮＤに
定電流電源Ｉ2で決められた所定の電流が流れる。こう
して、上記増幅器ＡＭＰは、ゲイン切替回路１２によっ
て設定されるゲインに基づいて受光電流を電圧に変換し
て増幅し、ＮＰＮ型トランジスタＱ3のエミッタから電
圧を出力するのである。
【００３２】その際に、上記選択回路１３の入力端子に
入力される上記選択信号Ｍのレベルが“Ｈ"である場合
には、上記選択回路１３のＮＰＮ型トランジスタＱ5の
ベースに抵抗Ｒ2を介して電流が流れ込む。その結果、
ＮＰＮ型トランジスタＱ5が“オン"となって、定電流電
源Ｉ3からの電流がＮＰＮ型トランジスタＱ5を介してグ
ランドＧＮＤに流れる。そのために、上記カレントミラ
ー回路を構成する二つのＮＰＮ型トランジスタＱ6,Ｑ7
の各ベースに電流が流れず、この両ＮＰＮ型トランジス
タＱ6,Ｑ7は“オフ"となる。つまり、上記選択信号Ｍの
レベルが“Ｈ"の場合には、ゲイン切替回路１２のＰＮ
Ｐ型トランジスタＱ4は“オフ"となる。したがって、ゲ
イン切替回路１２の帰還抵抗は抵抗Ｒf1となり、増幅器
ＡＭＰの等価ゲイン抵抗の値は“Ｒf1"となるのであ
る。
入力される上記選択信号Ｍのレベルが“Ｈ"である場合
には、上記選択回路１３のＮＰＮ型トランジスタＱ5の
ベースに抵抗Ｒ2を介して電流が流れ込む。その結果、
ＮＰＮ型トランジスタＱ5が“オン"となって、定電流電
源Ｉ3からの電流がＮＰＮ型トランジスタＱ5を介してグ
ランドＧＮＤに流れる。そのために、上記カレントミラ
ー回路を構成する二つのＮＰＮ型トランジスタＱ6,Ｑ7
の各ベースに電流が流れず、この両ＮＰＮ型トランジス
タＱ6,Ｑ7は“オフ"となる。つまり、上記選択信号Ｍの
レベルが“Ｈ"の場合には、ゲイン切替回路１２のＰＮ
Ｐ型トランジスタＱ4は“オフ"となる。したがって、ゲ
イン切替回路１２の帰還抵抗は抵抗Ｒf1となり、増幅器
ＡＭＰの等価ゲイン抵抗の値は“Ｒf1"となるのであ
る。
【００３３】一方、上記選択信号Ｍのレベルが“Ｌ"で
ある場合には、選択回路１３のＮＰＮ型トランジスタＱ
5は“オフ"となる。そのために、ＮＰＮ型トランジスタ
Ｑ6,Ｑ7で構成されるカレントミラー回路に定電流電源
Ｉ3からの電流が流れ込み、ゲイン切替回路１２のＰＮ
Ｐ型トランジスタＱ4のベースから定電流電源Ｉ3と略同
一の大きさの電流が吐き出されて、ＰＮＰ型トランジス
タＱ4は“オン"となる。つまり、上記選択信号Ｍのレベ
ルが“Ｌ"の場合には、ゲイン切替回路１２の帰還抵抗
は、ＰＮＰ型トランジスタＱ4のオン抵抗および抵抗Ｒf
2の和抵抗と抵抗Ｒf1とが並列接続されて成る合成抵抗
となり、増幅器ＡＭＰの等価ゲイン抵抗の値は上記合成
抵抗の抵抗値“Ｒf3(＜Ｒf1)"となるのである。
ある場合には、選択回路１３のＮＰＮ型トランジスタＱ
5は“オフ"となる。そのために、ＮＰＮ型トランジスタ
Ｑ6,Ｑ7で構成されるカレントミラー回路に定電流電源
Ｉ3からの電流が流れ込み、ゲイン切替回路１２のＰＮ
Ｐ型トランジスタＱ4のベースから定電流電源Ｉ3と略同
一の大きさの電流が吐き出されて、ＰＮＰ型トランジス
タＱ4は“オン"となる。つまり、上記選択信号Ｍのレベ
ルが“Ｌ"の場合には、ゲイン切替回路１２の帰還抵抗
は、ＰＮＰ型トランジスタＱ4のオン抵抗および抵抗Ｒf
2の和抵抗と抵抗Ｒf1とが並列接続されて成る合成抵抗
となり、増幅器ＡＭＰの等価ゲイン抵抗の値は上記合成
抵抗の抵抗値“Ｒf3(＜Ｒf1)"となるのである。
【００３４】ここで、上記ゲイン切替回路１２のＰＮＰ
型トランジスタＱ4は、図３に示すようなバーチカルＰ
ＮＰ型トランジスタで構成されている。そして、バーチ
カルＰＮＰ型トランジスタの周囲の島の電位が高電位
(図３においては電源電圧Ｖcc)に設定されている。した
がって、図３(b)の等価回路に示すように、寄生ＰＮＰ
トランジスタはカットオフされて、バーチカルＰＮＰ型
トランジスタの動作には影響を及ぼさないのである。
型トランジスタＱ4は、図３に示すようなバーチカルＰ
ＮＰ型トランジスタで構成されている。そして、バーチ
カルＰＮＰ型トランジスタの周囲の島の電位が高電位
(図３においては電源電圧Ｖcc)に設定されている。した
がって、図３(b)の等価回路に示すように、寄生ＰＮＰ
トランジスタはカットオフされて、バーチカルＰＮＰ型
トランジスタの動作には影響を及ぼさないのである。
【００３５】このように、本実施例によれば、上記ゲイ
ン切替回路１２のＰＮＰ型トランジスタＱ4をバーチカ
ルＰＮＰ型トランジスタで構成することによって、当該
受光増幅装置を集積回路で形成した際に寄生効果に影響
されることなくゲイン切替回路１２を動作させることが
できる。したがって、当該受光増幅装置をアノードコモ
ンのホトダイオードＰＤとバイポーラ集積回路で１チッ
プに構成して、小型/薄型化を図ることができる。
ン切替回路１２のＰＮＰ型トランジスタＱ4をバーチカ
ルＰＮＰ型トランジスタで構成することによって、当該
受光増幅装置を集積回路で形成した際に寄生効果に影響
されることなくゲイン切替回路１２を動作させることが
できる。したがって、当該受光増幅装置をアノードコモ
ンのホトダイオードＰＤとバイポーラ集積回路で１チッ
プに構成して、小型/薄型化を図ることができる。
【００３６】また、本実施例によれば、上記アノードコ
モンのホトダイオードＰＤへの入射光量に応じて選択信
号Ｍのレベルを制御して、ゲイン切替回路１２の帰還抵
抗値を“Ｒf1"と“Ｒf3"とに切り替えて、上記ホトダイ
オードＰＤへの広範囲な入射光量に対して増幅器ＡＭＰ
を飽和させることなく増幅器ＡＭＰのＳ/Ｎ比を大きく
することができる。
モンのホトダイオードＰＤへの入射光量に応じて選択信
号Ｍのレベルを制御して、ゲイン切替回路１２の帰還抵
抗値を“Ｒf1"と“Ｒf3"とに切り替えて、上記ホトダイ
オードＰＤへの広範囲な入射光量に対して増幅器ＡＭＰ
を飽和させることなく増幅器ＡＭＰのＳ/Ｎ比を大きく
することができる。
【００３７】尚、上記実施例では、上記ゲイン切替回路
１２におけるゲイン切り替え用のＰＮＰ型トランジスタ
Ｑ4と抵抗Ｒf2との組を一組用いたが、二組以上用いて
も構わない。
１２におけるゲイン切り替え用のＰＮＰ型トランジスタ
Ｑ4と抵抗Ｒf2との組を一組用いたが、二組以上用いて
も構わない。
【００３８】
【発明の効果】以上より明らかなように、この発明の受
光増幅装置は、増幅回路の入出力間に接続されたゲイン
切替回路におけるスイッチング素子をバーチカルＰＮＰ
型トランジスタで構成したので、集積回路に形成しても
上記スイッチング素子は寄生効果に影響されることなく
正しく動作することができる。したがって、アノードコ
モンのホトダイオードと共にバイポーラ集積回路で１チ
ップに形成することによって小型/薄型化を図ることが
でき、ミニディスクやマルチプレイヤーのピックアップ
の小型化を図ることができる。
光増幅装置は、増幅回路の入出力間に接続されたゲイン
切替回路におけるスイッチング素子をバーチカルＰＮＰ
型トランジスタで構成したので、集積回路に形成しても
上記スイッチング素子は寄生効果に影響されることなく
正しく動作することができる。したがって、アノードコ
モンのホトダイオードと共にバイポーラ集積回路で１チ
ップに形成することによって小型/薄型化を図ることが
でき、ミニディスクやマルチプレイヤーのピックアップ
の小型化を図ることができる。
【００３９】また、この発明によれば、上記ゲイン切替
回路のスイッチング素子を“オン/オフ"制御して増幅回
路のゲインを切り替えることによって、アノードコモン
のホトダイオードに対する広範囲な入射光量に対して良
好なＳ/Ｎ比を得ることができる。
回路のスイッチング素子を“オン/オフ"制御して増幅回
路のゲインを切り替えることによって、アノードコモン
のホトダイオードに対する広範囲な入射光量に対して良
好なＳ/Ｎ比を得ることができる。
【図１】この発明の受光増幅装置における等価回路図で
ある。
ある。
【図２】図１に示す受光増幅装置における部分回路図で
ある。
ある。
【図３】バーチカルＰＮＰ型トランジスタの具体的構成
図とその等価回路図である。
図とその等価回路図である。
【図４】従来の受光増幅装置における等価回路図であ
る。
る。
【図５】図４に示す受光増幅装置におけるホトダイオー
ドの平面図である。
ドの平面図である。
【図６】図５におけるＡ−Ａ矢視断面図である。
【図７】ラテラルＰＮＰ型トランジスタの具体的構成図
とその等価回路図である。
とその等価回路図である。
１１…増幅回路、 １２…ゲイン切替
回路、１３…選択回路、ＰＤA,ＰＤB,ＰＤC,ＰＤD,ＰＤ
E,ＰＤ…ホトダイオード、ＡＭＰA,ＡＭＰB,ＡＭＰC,Ａ
ＭＰD,ＡＭＰ…増幅器、Ｑ1,Ｑ2,Ｑ3,Ｑ5,Ｑ6,Ｑ7…Ｎ
ＰＮ型トランジスタ、Ｑ4…ＰＮＰ型トランジスタ、
Ｉ1,Ｉ2,Ｉ3…定電流電源、Ｒf1,Ｒf2,Ｒ1,Ｒ2,Ｒ
3…抵抗。
回路、１３…選択回路、ＰＤA,ＰＤB,ＰＤC,ＰＤD,ＰＤ
E,ＰＤ…ホトダイオード、ＡＭＰA,ＡＭＰB,ＡＭＰC,Ａ
ＭＰD,ＡＭＰ…増幅器、Ｑ1,Ｑ2,Ｑ3,Ｑ5,Ｑ6,Ｑ7…Ｎ
ＰＮ型トランジスタ、Ｑ4…ＰＮＰ型トランジスタ、
Ｉ1,Ｉ2,Ｉ3…定電流電源、Ｒf1,Ｒf2,Ｒ1,Ｒ2,Ｒ
3…抵抗。
Claims (1)
- 【請求項１】 アノードコモンの複数のホトダイオード
の各々へ流れる受光電流を電流電圧変換して増幅する増
幅回路、および、この増幅回路の入出力間に接続される
と共に、内蔵するスイッチング素子の選択信号に基づく
オン/オフによって上記増幅回路のゲインを切り替える
ゲイン切替回路を有する受光増幅装置であって、 上記スイッチング素子は、バーチカルＰＮＰ型トランジ
スタであることを特徴とする受光増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06292818A JP3142214B2 (ja) | 1994-11-28 | 1994-11-28 | 受光増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06292818A JP3142214B2 (ja) | 1994-11-28 | 1994-11-28 | 受光増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154023A true JPH08154023A (ja) | 1996-06-11 |
| JP3142214B2 JP3142214B2 (ja) | 2001-03-07 |
Family
ID=17786751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06292818A Expired - Fee Related JP3142214B2 (ja) | 1994-11-28 | 1994-11-28 | 受光増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142214B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345481A (ja) * | 2005-05-12 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 増幅装置、および光ディスクドライブ装置 |
| JP2007150608A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | 受光増幅回路、及び、光ピックアップ装置 |
| JP2008306673A (ja) * | 2007-06-11 | 2008-12-18 | Panasonic Corp | 増幅回路 |
| JP2009044684A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 増幅回路 |
| US7616062B2 (en) | 2006-11-02 | 2009-11-10 | Panasonic Corporation | Received-light amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4244913B2 (ja) | 2004-11-18 | 2009-03-25 | パナソニック株式会社 | 受光増幅回路 |
-
1994
- 1994-11-28 JP JP06292818A patent/JP3142214B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345481A (ja) * | 2005-05-12 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 増幅装置、および光ディスクドライブ装置 |
| JP2007150608A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | 受光増幅回路、及び、光ピックアップ装置 |
| JP4566893B2 (ja) * | 2005-11-25 | 2010-10-20 | シャープ株式会社 | 受光増幅回路、及び、光ピックアップ装置 |
| US7616062B2 (en) | 2006-11-02 | 2009-11-10 | Panasonic Corporation | Received-light amplifier |
| JP2008306673A (ja) * | 2007-06-11 | 2008-12-18 | Panasonic Corp | 増幅回路 |
| JP2009044684A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3142214B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847846A (en) | Semiconductor laser chip | |
| JP4844072B2 (ja) | 受光増幅回路、及びそれを用いた光ピックアップ装置 | |
| US7391265B2 (en) | Amplifier unit and optical disc drive | |
| JPH1041488A (ja) | 回路内蔵受光素子 | |
| US5483200A (en) | Light-receiving and amplifying device capable of switching between gain levels at high speed and obtaining a sufficient signal-to-noise ratio over a wide range in quantity of incident light | |
| JP2001202646A (ja) | 光検出器切り替え回路 | |
| Sturm et al. | Optical receiver IC for CD/DVD/blue-laser application | |
| JP2000252507A (ja) | 光ピックアップ用半導体受光素子 | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| US3946423A (en) | Opto-coupler | |
| JPS5968028A (ja) | 信号変換器及び電子回路 | |
| US7133346B2 (en) | Photo-detector amplifier circuit for optical disk device | |
| de Jong et al. | A DC-to-250 MHz current pre-amplifier with integrated photo-diodes in standard BiCMOS, for optical-storage systems | |
| JP3786556B2 (ja) | 受光アンプ回路 | |
| JP2988795B2 (ja) | 受光増幅装置 | |
| JP3339928B2 (ja) | 受光増幅装置 | |
| JP4507754B2 (ja) | 電流電圧変換回路および光検出回路 | |
| JP2005268960A (ja) | 受光アンプ素子、光ピックアップ装置、および光ディスク装置 | |
| JP3535029B2 (ja) | 受光増幅回路 | |
| JPH06350352A (ja) | 受光増幅装置 | |
| JP2002084149A (ja) | トランスインピーダンス回路 | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| JP2009260503A (ja) | 受光アンプ素子、光ピックアップ、およびそれを備える光ディスク記録再生装置 | |
| JPH10107563A (ja) | アナログスイッチ回路およびこれを用いた受光増幅装置 | |
| JP2006148403A (ja) | 受光増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |