JPH1041488A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JPH1041488A JPH1041488A JP8190435A JP19043596A JPH1041488A JP H1041488 A JPH1041488 A JP H1041488A JP 8190435 A JP8190435 A JP 8190435A JP 19043596 A JP19043596 A JP 19043596A JP H1041488 A JPH1041488 A JP H1041488A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- conductivity type
- circuit
- buried diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 回路プロセスを変更することなく、平坦な周
波数特性を実現し、複数の受光素子間のクロストークを
低減する。 【解決手段】 Ｐ+ 型埋込拡散層３をアノードとしＮ-
型エピタキシャル層４をカソードとするフォトダイオー
ド９を形成する。拡散層３をアノードとしＮ+ 型埋込拡
散層２ａをカソードとする、光信号の検出に寄与しない
ダミーのフォトダイオード９ｇを形成する。拡散層２ａ
をカソードとしＰ- 型基板１をアノードとするダミーの
フォトダイオード９ｈを形成する。フォトダイオード９
の空乏層よりも深いところで発生した拡散電流はダイオ
ード９に到達する前に、ダミーのフォトダイオード９
ｇ、９ｈに到達する。よって、ダイオード９に接続され
た電流−電圧変換増幅器の入力に拡散電流が流れ込むこ
とがなくなる。
波数特性を実現し、複数の受光素子間のクロストークを
低減する。 【解決手段】 Ｐ+ 型埋込拡散層３をアノードとしＮ-
型エピタキシャル層４をカソードとするフォトダイオー
ド９を形成する。拡散層３をアノードとしＮ+ 型埋込拡
散層２ａをカソードとする、光信号の検出に寄与しない
ダミーのフォトダイオード９ｇを形成する。拡散層２ａ
をカソードとしＰ- 型基板１をアノードとするダミーの
フォトダイオード９ｈを形成する。フォトダイオード９
の空乏層よりも深いところで発生した拡散電流はダイオ
ード９に到達する前に、ダミーのフォトダイオード９
ｇ、９ｈに到達する。よって、ダイオード９に接続され
た電流−電圧変換増幅器の入力に拡散電流が流れ込むこ
とがなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、信号処理回路を内
蔵した受光素子に関するものである。
蔵した受光素子に関するものである。
【０００２】
【従来の技術】信号処理回路と受光素子とを同一チップ
内に内蔵した回路内蔵受光素子は、光検出器やフォトカ
プラ等に広く用いられている。図５は回路内蔵受光素子
を用いた光ディスク装置のブロック図である。光ピック
アップ５１において、半導体レーザ５２から出射したレ
ーザ光は、グレーティングプレート５３、ハーフプリズ
ム５４、コリメートレンズ５５、対物レンズ５６を通っ
て光ディスク７０に入射する。そして、光ディスク７０
からの反射光は、ハーフプリズム５４で反射し、シリン
ドリカルレンズ５７を通って光検出器（回路内蔵受光素
子）５８に入射する。
内に内蔵した回路内蔵受光素子は、光検出器やフォトカ
プラ等に広く用いられている。図５は回路内蔵受光素子
を用いた光ディスク装置のブロック図である。光ピック
アップ５１において、半導体レーザ５２から出射したレ
ーザ光は、グレーティングプレート５３、ハーフプリズ
ム５４、コリメートレンズ５５、対物レンズ５６を通っ
て光ディスク７０に入射する。そして、光ディスク７０
からの反射光は、ハーフプリズム５４で反射し、シリン
ドリカルレンズ５７を通って光検出器（回路内蔵受光素
子）５８に入射する。
【０００３】光検出器５８は、対物レンズ５６をディス
ク垂直方向に駆動するフォーカスサーボ、対物レンズを
ディスク半径方向に駆動するトラッキングサーボのため
に、図６に示すように複数のフォトダイオード９ａ〜９
ｆを備えている。同様の光学装置は、例えば特開平７−
９３７７１号公報に示されている。図７に光検出器５８
の回路図を示す。フォトダイオード９ａ〜９ｆは、電流
−電圧変換増幅器１０ａ〜１０ｆの反転端子にそれぞれ
接続されており、帰還抵抗１１ａ〜１１ｆを通して出力
端子Ｖｏａ〜Ｖｏｆにそれぞれつながっている。
ク垂直方向に駆動するフォーカスサーボ、対物レンズを
ディスク半径方向に駆動するトラッキングサーボのため
に、図６に示すように複数のフォトダイオード９ａ〜９
ｆを備えている。同様の光学装置は、例えば特開平７−
９３７７１号公報に示されている。図７に光検出器５８
の回路図を示す。フォトダイオード９ａ〜９ｆは、電流
−電圧変換増幅器１０ａ〜１０ｆの反転端子にそれぞれ
接続されており、帰還抵抗１１ａ〜１１ｆを通して出力
端子Ｖｏａ〜Ｖｏｆにそれぞれつながっている。
【０００４】また、増幅器１０ａ〜１０ｆの非反転端子
は、図示しない基準電源につながっており、基準電圧Ｖ
ｃが与えられている。増幅器１０ａ〜１０ｆは大きなゲ
インを持っているため、反転端子の電位（フォトダイオ
ード９ａ〜９ｆのカソードの電位）もほぼＶｃと同じ電
位となる。なお、この電圧Ｖｃは、一般的に電源電圧Ｖ
ｃｃの１／２である。フォトダイオード９ａ〜９ｆによ
り発生した光電流Ｉが増幅器１０ａ〜１０ｆに流れ込む
と、増幅器１０ａ〜１０ｆの出力端子Ｖｏａ〜Ｖｏｆに
はＩ×Ｒ＋Ｖｃの出力電圧が発生する（Ｒは抵抗１１ａ
〜１１ｆの抵抗値）。交流的な光信号を入力した場合の
出力電圧の周波数特性は増幅器１０ａ〜１０ｆの特性に
より決まることになる。
は、図示しない基準電源につながっており、基準電圧Ｖ
ｃが与えられている。増幅器１０ａ〜１０ｆは大きなゲ
インを持っているため、反転端子の電位（フォトダイオ
ード９ａ〜９ｆのカソードの電位）もほぼＶｃと同じ電
位となる。なお、この電圧Ｖｃは、一般的に電源電圧Ｖ
ｃｃの１／２である。フォトダイオード９ａ〜９ｆによ
り発生した光電流Ｉが増幅器１０ａ〜１０ｆに流れ込む
と、増幅器１０ａ〜１０ｆの出力端子Ｖｏａ〜Ｖｏｆに
はＩ×Ｒ＋Ｖｃの出力電圧が発生する（Ｒは抵抗１１ａ
〜１１ｆの抵抗値）。交流的な光信号を入力した場合の
出力電圧の周波数特性は増幅器１０ａ〜１０ｆの特性に
より決まることになる。
【０００５】図８は光検出器を構成する従来の回路内蔵
受光素子の断面図である。図８において、Ｐ- 型基板２
１上の左方には、受光部としてフォトダイオードが形成
され、右方には信号処理回路部（図７の電流−電圧変換
増幅器）の一部としてＮＰＮトランジスタが形成されて
いる。なお、フォトダイオードと電流−電圧変換増幅器
は、図７の回路と同様に接続される。このような回路内
蔵受光素子を作製するためには、まず、ＮＰＮトランジ
スタの予定領域にあるＰ- 型基板２１の表面にＮ+ 型埋
込拡散層２２を形成する。次に、これらの全面にＮ- 型
エピタキシャル層２４を形成する。
受光素子の断面図である。図８において、Ｐ- 型基板２
１上の左方には、受光部としてフォトダイオードが形成
され、右方には信号処理回路部（図７の電流−電圧変換
増幅器）の一部としてＮＰＮトランジスタが形成されて
いる。なお、フォトダイオードと電流−電圧変換増幅器
は、図７の回路と同様に接続される。このような回路内
蔵受光素子を作製するためには、まず、ＮＰＮトランジ
スタの予定領域にあるＰ- 型基板２１の表面にＮ+ 型埋
込拡散層２２を形成する。次に、これらの全面にＮ- 型
エピタキシャル層２４を形成する。
【０００６】そして、各素子の境界に各素子を分離する
ためのＰ+ 型拡散層２５をエピタキシャル層２４を貫く
ように形成する。続いて、エピタキシャル層２４を貫い
てＮ+ 型埋込拡散層２２に達する、ＮＰＮトランジスタ
のコレクタ用のＮ+ 型拡散層２６を形成する。さらに、
信号処理回路部の領域において、Ｎ- 型エピタキシャル
層２４の表面の一部にトランジスタのベースとなるＰ+
型拡散層２７を形成する。そして、Ｐ+ 型拡散層２７の
一部にエミッタとなるＮ+ 型拡散層２８ｂを形成すると
共に、受光部の領域において、Ｎ- エピタキシャル層２
４の表面の一部にフォトダイオードのカソード用のＮ+
型拡散層２８ａを形成する。
ためのＰ+ 型拡散層２５をエピタキシャル層２４を貫く
ように形成する。続いて、エピタキシャル層２４を貫い
てＮ+ 型埋込拡散層２２に達する、ＮＰＮトランジスタ
のコレクタ用のＮ+ 型拡散層２６を形成する。さらに、
信号処理回路部の領域において、Ｎ- 型エピタキシャル
層２４の表面の一部にトランジスタのベースとなるＰ+
型拡散層２７を形成する。そして、Ｐ+ 型拡散層２７の
一部にエミッタとなるＮ+ 型拡散層２８ｂを形成すると
共に、受光部の領域において、Ｎ- エピタキシャル層２
４の表面の一部にフォトダイオードのカソード用のＮ+
型拡散層２８ａを形成する。
【０００７】受光部のＮ- 型エピタキシャル層２４には
Ｎ+ 型拡散層２８ａを介して基準電位Ｖｃが与えられ、
Ｐ- 型基板２１にはＧＮＤ電位が与えられる。こうし
て、Ｐ- 型基板２１をアノード、Ｎ- 型エピタキシャル
層２４をカソードとするフォトダイオードが形成され
る。受光部において、チップ上部より入射した光は、Ｎ
- 型エピタキシャル層２４を通ってＰ- 型基板２１に達
する。このフォトダイオードの空乏層内で発生した光生
成キャリアは空乏層内の電界で加速され、高速で光電流
として寄与する。しかし、Ｐ- 型基板２１内の深いとこ
ろ（空乏層外）で発生したキャリアは拡散によりゆっく
りと広がり、一部は上部のフォトダイオードに、また一
部は隣のフォトダイオードに到達する。
Ｎ+ 型拡散層２８ａを介して基準電位Ｖｃが与えられ、
Ｐ- 型基板２１にはＧＮＤ電位が与えられる。こうし
て、Ｐ- 型基板２１をアノード、Ｎ- 型エピタキシャル
層２４をカソードとするフォトダイオードが形成され
る。受光部において、チップ上部より入射した光は、Ｎ
- 型エピタキシャル層２４を通ってＰ- 型基板２１に達
する。このフォトダイオードの空乏層内で発生した光生
成キャリアは空乏層内の電界で加速され、高速で光電流
として寄与する。しかし、Ｐ- 型基板２１内の深いとこ
ろ（空乏層外）で発生したキャリアは拡散によりゆっく
りと広がり、一部は上部のフォトダイオードに、また一
部は隣のフォトダイオードに到達する。
【０００８】この拡散電流は、受光応答速度を遅らせ、
クロストークの電流ともなってしまう。現在、一般的な
回路プロセスによるＮ- 型エピタキシャル層２４の厚さ
は３μｍ程度である。また、Ｐ- 型基板２１の濃度は１
０15ｃｍ-3程度であるため、空乏層は３〜４μｍ程度し
か広がらない。波長が７８０ｎｍの光（ＣＤ用光源）の
Ｓｉへの吸収長は１０μｍであるため、上記拡散電流は
大量に発生してしまうことが分かる。図９に図８の回路
内蔵受光素子の周波数特性を示す。この周波数特性は、
入力光の周波数に対する出力電圧（電流−電圧変換増幅
器の出力）のゲインを示している。上述の拡散電流の影
響で、回路（電流−電圧変換増幅器）の遮断周波数の以
下の低い周波数領域でもフォトダイオードの応答が追い
つかず、ゲインが次第に下がっていることが分かる。
クロストークの電流ともなってしまう。現在、一般的な
回路プロセスによるＮ- 型エピタキシャル層２４の厚さ
は３μｍ程度である。また、Ｐ- 型基板２１の濃度は１
０15ｃｍ-3程度であるため、空乏層は３〜４μｍ程度し
か広がらない。波長が７８０ｎｍの光（ＣＤ用光源）の
Ｓｉへの吸収長は１０μｍであるため、上記拡散電流は
大量に発生してしまうことが分かる。図９に図８の回路
内蔵受光素子の周波数特性を示す。この周波数特性は、
入力光の周波数に対する出力電圧（電流−電圧変換増幅
器の出力）のゲインを示している。上述の拡散電流の影
響で、回路（電流−電圧変換増幅器）の遮断周波数の以
下の低い周波数領域でもフォトダイオードの応答が追い
つかず、ゲインが次第に下がっていることが分かる。
【０００９】近年、データ転送レートの高速化のため
に、光ディスクが高速回転化・高密度化されており、そ
れに伴って光検出器に要求される周波数帯域が高くなっ
てきているが、図９の特性では、信号の周波数によって
ゲインが異なるので、光ディスク装置の光ピックアップ
に用いられた場合、ディスクからの反射光の速度が速い
ときと遅いときで応答が異なることになり、ジッタ特性
が悪くなってしまう。また、図１０にこの回路内蔵受光
素子の光感度マップを示す。これは、図６の紙面に垂直
な方向からＸ−Ｘ’線に沿って光ビームを走査させたと
きの出力電圧（各フォトダイオードにそれぞれ接続され
た電流−電圧変換増幅器の出力）の値を示したものであ
る。ＣＴは隣接するフォトダイオードに入射した光によ
って発生した受光電流による電圧を示しており、フォト
ダイオード間でクロストークが発生していることが分か
る。
に、光ディスクが高速回転化・高密度化されており、そ
れに伴って光検出器に要求される周波数帯域が高くなっ
てきているが、図９の特性では、信号の周波数によって
ゲインが異なるので、光ディスク装置の光ピックアップ
に用いられた場合、ディスクからの反射光の速度が速い
ときと遅いときで応答が異なることになり、ジッタ特性
が悪くなってしまう。また、図１０にこの回路内蔵受光
素子の光感度マップを示す。これは、図６の紙面に垂直
な方向からＸ−Ｘ’線に沿って光ビームを走査させたと
きの出力電圧（各フォトダイオードにそれぞれ接続され
た電流−電圧変換増幅器の出力）の値を示したものであ
る。ＣＴは隣接するフォトダイオードに入射した光によ
って発生した受光電流による電圧を示しており、フォト
ダイオード間でクロストークが発生していることが分か
る。
【００１０】光ディスク装置のサーボ制御は、複数のフ
ォトダイオードの差信号（例えば図７において、Ｖｏａ
＋Ｖｏｃ−Ｖｏｂ−Ｖｏｄ、Ｖｏｅ−Ｖｏｆ）に基づい
て行われており、フォトダイオード間でクロストークが
発生すると、ディスクの位置合わせのサーボ信号に誤差
が発生し、正常な制御ができなくなってしまう。そこ
で、図１１に示すような回路内蔵受光素子が提案されて
いる（特開平２−２７１６６７号公報）。
ォトダイオードの差信号（例えば図７において、Ｖｏａ
＋Ｖｏｃ−Ｖｏｂ−Ｖｏｄ、Ｖｏｅ−Ｖｏｆ）に基づい
て行われており、フォトダイオード間でクロストークが
発生すると、ディスクの位置合わせのサーボ信号に誤差
が発生し、正常な制御ができなくなってしまう。そこ
で、図１１に示すような回路内蔵受光素子が提案されて
いる（特開平２−２７１６６７号公報）。
【００１１】このような回路内蔵受光素子を作製するた
めには、まずフォトダイオードの予定領域にあるＰ型基
板３１の表面にＮ+ 型埋込拡散層３２を形成し、ＮＰＮ
トランジスタの予定領域にあるＰ型基板３１の表面にＰ
型埋込拡散層３３を形成する。次に、その全面にＮ- 型
エピタキシャル層３４を厚く成長させる。その後、ＮＰ
Ｎトランジスタの予定領域の表面にＮ型埋込拡散層３５
を形成する。続いて、全面にＮ型エピタキシャル層３６
を成長させる。そして、各素子の境界にＰ+ 型拡散層３
７を形成すると共に、アノード用のＰ+ 型拡散層３７ａ
を形成する。この後、カソード用のＮ+ 型拡散層３８
ａ、コレクタ用のＮ+ 型拡散層３８ｂを形成し、Ｎ型エ
ピタキシャル層３６の表面の一部にベース用のＰ+ 型拡
散層３９、さらにその一部にエミッタ用のＮ+ 型拡散層
４０を形成する。この回路内蔵受光素子では、Ｎ- 型エ
ピタキシャル層３４を厚く、かつ濃度を薄く形成するこ
とにより、空乏層を光の吸収長以上に延ばすことが可能
となり、上記拡散電流の悪影響が低減される。
めには、まずフォトダイオードの予定領域にあるＰ型基
板３１の表面にＮ+ 型埋込拡散層３２を形成し、ＮＰＮ
トランジスタの予定領域にあるＰ型基板３１の表面にＰ
型埋込拡散層３３を形成する。次に、その全面にＮ- 型
エピタキシャル層３４を厚く成長させる。その後、ＮＰ
Ｎトランジスタの予定領域の表面にＮ型埋込拡散層３５
を形成する。続いて、全面にＮ型エピタキシャル層３６
を成長させる。そして、各素子の境界にＰ+ 型拡散層３
７を形成すると共に、アノード用のＰ+ 型拡散層３７ａ
を形成する。この後、カソード用のＮ+ 型拡散層３８
ａ、コレクタ用のＮ+ 型拡散層３８ｂを形成し、Ｎ型エ
ピタキシャル層３６の表面の一部にベース用のＰ+ 型拡
散層３９、さらにその一部にエミッタ用のＮ+ 型拡散層
４０を形成する。この回路内蔵受光素子では、Ｎ- 型エ
ピタキシャル層３４を厚く、かつ濃度を薄く形成するこ
とにより、空乏層を光の吸収長以上に延ばすことが可能
となり、上記拡散電流の悪影響が低減される。
【００１２】
【発明が解決しようとする課題】以上のように、図８に
示す従来の回路内蔵受光素子では、拡散電流の影響によ
って回路の遮断周波数以下の低い周波数領域でも平坦な
周波数特性が得られず、隣接する受光素子に入射した光
によって受光電流が流れるというクロストークが受光素
子間で発生してしまうという問題点があった。また、こ
の回路内蔵受光素子において、拡散電流を減らすために
は、Ｐ- 型基板上を低濃度にして空乏層が広がりやすく
したり、Ｎ- 型エピタキシャル層を厚くすることが考え
られるが、一般の回路プロセスとの共用を考えた場合、
基板濃度やエピタキシャル層の厚さを変更するために
は、回路プロセスを全て見直す必要があり、現実的では
ないという問題点があった。また、図１１に示す従来の
回路内蔵受光素子では、拡散電流を低減することはでき
るが、新規にＮ- 型高比抵抗エピタキシャル層を従来の
回路プロセスに追加しなければならないため、プロセス
の全面見直しが必要となり、工程が複雑になってしまう
という問題点があった。本発明は、上記課題を解決する
ためになされたもので、従来の回路プロセスを変更する
ことなく、広い周波数帯域で平坦な周波数特性が得ら
れ、かつ複数の受光素子間のクロストークを低減するこ
とができる回路内蔵受光素子を提供することを目的とす
る。
示す従来の回路内蔵受光素子では、拡散電流の影響によ
って回路の遮断周波数以下の低い周波数領域でも平坦な
周波数特性が得られず、隣接する受光素子に入射した光
によって受光電流が流れるというクロストークが受光素
子間で発生してしまうという問題点があった。また、こ
の回路内蔵受光素子において、拡散電流を減らすために
は、Ｐ- 型基板上を低濃度にして空乏層が広がりやすく
したり、Ｎ- 型エピタキシャル層を厚くすることが考え
られるが、一般の回路プロセスとの共用を考えた場合、
基板濃度やエピタキシャル層の厚さを変更するために
は、回路プロセスを全て見直す必要があり、現実的では
ないという問題点があった。また、図１１に示す従来の
回路内蔵受光素子では、拡散電流を低減することはでき
るが、新規にＮ- 型高比抵抗エピタキシャル層を従来の
回路プロセスに追加しなければならないため、プロセス
の全面見直しが必要となり、工程が複雑になってしまう
という問題点があった。本発明は、上記課題を解決する
ためになされたもので、従来の回路プロセスを変更する
ことなく、広い周波数帯域で平坦な周波数特性が得ら
れ、かつ複数の受光素子間のクロストークを低減するこ
とができる回路内蔵受光素子を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明は、請求項１に記
載のように、第１の導電型の基板の上に形成された第２
の導電型の埋込拡散層と、第２の導電型の埋込拡散層の
上に形成された第１の導電型の埋込拡散層と、第１の導
電型の埋込拡散層の上に形成された第２の導電型のエピ
タキシャル層と、第２の導電型のエピタキシャル層を貫
いて第１の導電型の埋込拡散層に達する第１の導電型の
拡散層とを有し、この第１の導電型の拡散層及び第１の
導電型の埋込拡散層を第１の電極とし、第２の導電型の
エピタキシャル層を第２の電極とする受光素子を備える
ものである。このような構成により、第１の導電型（例
えばＰ型）の拡散層及び第１の導電型の埋込拡散層を第
１の電極（例えばアノード）とし、第２の導電型（例え
ばＮ型）のエピタキシャル層を第２の電極（例えばカソ
ード）とする受光素子が形成される。また、第１の導電
型の埋込拡散層を例えばアノードとし第２の導電型の埋
込拡散層を例えばカソードとする、光信号の検出に寄与
しないダミーの受光素子が形成され、同様に第２の導電
型の埋込拡散層を例えばカソードとし第１の導電型の基
板を例えばアノードとするダミーの受光素子が形成され
る。
載のように、第１の導電型の基板の上に形成された第２
の導電型の埋込拡散層と、第２の導電型の埋込拡散層の
上に形成された第１の導電型の埋込拡散層と、第１の導
電型の埋込拡散層の上に形成された第２の導電型のエピ
タキシャル層と、第２の導電型のエピタキシャル層を貫
いて第１の導電型の埋込拡散層に達する第１の導電型の
拡散層とを有し、この第１の導電型の拡散層及び第１の
導電型の埋込拡散層を第１の電極とし、第２の導電型の
エピタキシャル層を第２の電極とする受光素子を備える
ものである。このような構成により、第１の導電型（例
えばＰ型）の拡散層及び第１の導電型の埋込拡散層を第
１の電極（例えばアノード）とし、第２の導電型（例え
ばＮ型）のエピタキシャル層を第２の電極（例えばカソ
ード）とする受光素子が形成される。また、第１の導電
型の埋込拡散層を例えばアノードとし第２の導電型の埋
込拡散層を例えばカソードとする、光信号の検出に寄与
しないダミーの受光素子が形成され、同様に第２の導電
型の埋込拡散層を例えばカソードとし第１の導電型の基
板を例えばアノードとするダミーの受光素子が形成され
る。
【００１４】また、請求項２に記載のように、第２の導
電型の埋込拡散層に一番高い電位を与え、第１の導電型
の埋込拡散層に一番低い電位を与え、第２の導電型のエ
ピタキシャル層にその中間の電位を与えるようにしたも
のである。また、請求項３に記載のように、第２の導電
型のエピタキシャル層を貫いて第１の導電型の埋込拡散
層に達する第１の導電型の拡散層によって分離された複
数の受光素子を備えるものである。
電型の埋込拡散層に一番高い電位を与え、第１の導電型
の埋込拡散層に一番低い電位を与え、第２の導電型のエ
ピタキシャル層にその中間の電位を与えるようにしたも
のである。また、請求項３に記載のように、第２の導電
型のエピタキシャル層を貫いて第１の導電型の埋込拡散
層に達する第１の導電型の拡散層によって分離された複
数の受光素子を備えるものである。
【００１５】
【発明の実施の形態】図１は本発明の第１の実施の形態
を示す回路内蔵受光素子の断面図である。図１におい
て、Ｐ- 型基板１上の左方には、受光部としてフォトダ
イオード９が形成され、右方には信号処理回路部（図７
の電流−電圧変換増幅器）の一部としてＮＰＮトランジ
スタが形成されている。なお、フォトダイオード９と電
流−電圧変換増幅器は、図７の回路と同様に接続され
る。
を示す回路内蔵受光素子の断面図である。図１におい
て、Ｐ- 型基板１上の左方には、受光部としてフォトダ
イオード９が形成され、右方には信号処理回路部（図７
の電流−電圧変換増幅器）の一部としてＮＰＮトランジ
スタが形成されている。なお、フォトダイオード９と電
流−電圧変換増幅器は、図７の回路と同様に接続され
る。
【００１６】このような回路内蔵受光素子を作製するた
めには、まず、フォトダイオードの予定領域にあるＰ-
型基板１の表面にＮ+ 型埋込拡散層２ａを形成し、同時
にＮＰＮトランジスタの予定領域にあるＰ- 型基板１の
表面にＮ+ 型埋込拡散層２ｂを形成する。さらに、Ｎ+
型埋込拡散層２ａの上にＰ+ 型埋込拡散層３を形成す
る。
めには、まず、フォトダイオードの予定領域にあるＰ-
型基板１の表面にＮ+ 型埋込拡散層２ａを形成し、同時
にＮＰＮトランジスタの予定領域にあるＰ- 型基板１の
表面にＮ+ 型埋込拡散層２ｂを形成する。さらに、Ｎ+
型埋込拡散層２ａの上にＰ+ 型埋込拡散層３を形成す
る。
【００１７】次に、これらの全面にＮ- 型エピタキシャ
ル層４を形成する。そして、各素子の境界に各素子を分
離するためのＰ+ 型拡散層５ａをエピタキシャル層４を
貫くように形成すると共に、エピタキシャル層４を貫い
てＰ+ 型埋込拡散層３に達する、フォトダイオード９の
アノード用のＰ+ 型拡散層５ｂを形成する。続いて、エ
ピタキシャル層４を貫いてＮ+ 型埋込拡散層２ａに達す
る、後述するダミーフォトダイオードのカソード用のＮ
+ 型拡散層６ａを形成すると共に、エピタキシャル層４
を貫いてＮ+ 型埋込拡散層２ｂに達する、ＮＰＮトラン
ジスタのコレクタ用のＮ+ 型拡散層６ｂを形成する。
ル層４を形成する。そして、各素子の境界に各素子を分
離するためのＰ+ 型拡散層５ａをエピタキシャル層４を
貫くように形成すると共に、エピタキシャル層４を貫い
てＰ+ 型埋込拡散層３に達する、フォトダイオード９の
アノード用のＰ+ 型拡散層５ｂを形成する。続いて、エ
ピタキシャル層４を貫いてＮ+ 型埋込拡散層２ａに達す
る、後述するダミーフォトダイオードのカソード用のＮ
+ 型拡散層６ａを形成すると共に、エピタキシャル層４
を貫いてＮ+ 型埋込拡散層２ｂに達する、ＮＰＮトラン
ジスタのコレクタ用のＮ+ 型拡散層６ｂを形成する。
【００１８】さらに、信号処理回路部の領域において、
Ｎ- 型エピタキシャル層４の表面の一部にトランジスタ
のベースとなるＰ+ 型拡散層７を形成する。そして、Ｐ
+ 型拡散層７の一部にトランジスタのエミッタとなるＮ
+ 型拡散層８ｂを形成すると共に、受光部の領域におい
て、Ｎ- エピタキシャル層４の表面の一部にフォトダイ
オード９のカソード用のＮ+ 型拡散層８ａを形成する。
最後に、全体の表面に図示しない絶縁膜を形成し、この
絶縁膜の必要な部分に穴を開けて、電極及び配線を構成
する図示しないメタル層を形成する。このようにして、
図１の構成の回路内蔵受光素子が得られる。
Ｎ- 型エピタキシャル層４の表面の一部にトランジスタ
のベースとなるＰ+ 型拡散層７を形成する。そして、Ｐ
+ 型拡散層７の一部にトランジスタのエミッタとなるＮ
+ 型拡散層８ｂを形成すると共に、受光部の領域におい
て、Ｎ- エピタキシャル層４の表面の一部にフォトダイ
オード９のカソード用のＮ+ 型拡散層８ａを形成する。
最後に、全体の表面に図示しない絶縁膜を形成し、この
絶縁膜の必要な部分に穴を開けて、電極及び配線を構成
する図示しないメタル層を形成する。このようにして、
図１の構成の回路内蔵受光素子が得られる。
【００１９】ここで、光信号の検出に寄与しないダミー
フォトダイオード９ｇ、９ｈのカソードとなるＮ+ 型埋
込拡散層２ａには、Ｎ+ 型拡散層６ａを介してＶｃｃの
電位が与えられ、フォトダイオード９のアノードとなる
Ｐ+ 型埋込拡散層３には、Ｐ+ 型拡散層５ｂを介してＧ
ＮＤ（接地）の電位が与えられる。そして、ダミーフォ
トダイオード９ｈのアノードとなるＰ- 型基板１には、
Ｐ+ 型拡散層５ａを介してＧＮＤの電位が与えられる。
フォトダイオード９ｇ、９ｈのカソードとなるＮ+ 型埋
込拡散層２ａには、Ｎ+ 型拡散層６ａを介してＶｃｃの
電位が与えられ、フォトダイオード９のアノードとなる
Ｐ+ 型埋込拡散層３には、Ｐ+ 型拡散層５ｂを介してＧ
ＮＤ（接地）の電位が与えられる。そして、ダミーフォ
トダイオード９ｈのアノードとなるＰ- 型基板１には、
Ｐ+ 型拡散層５ａを介してＧＮＤの電位が与えられる。
【００２０】また、フォトダイオード９のカソードとな
るＮ+ 型拡散層８ａは、図７と同様に、信号処理回路部
に設けられた電流−電圧変換増幅器の反転端子に接続さ
れるので、Ｎ- 型エピタキシャル層４の電位は基準電位
Ｖｃとなる。なお、各電位の関係は、Ｖｃｃ＞Ｖｃ＞Ｇ
ＮＤである。
るＮ+ 型拡散層８ａは、図７と同様に、信号処理回路部
に設けられた電流−電圧変換増幅器の反転端子に接続さ
れるので、Ｎ- 型エピタキシャル層４の電位は基準電位
Ｖｃとなる。なお、各電位の関係は、Ｖｃｃ＞Ｖｃ＞Ｇ
ＮＤである。
【００２１】受光部において、図１上側から入射した光
は、Ｎ- 型エピタキシャル層４を通ってＰ- 型基板１に
達する。これにより、Ｐ+ 型埋込拡散層３とＮ- 型エピ
タキシャル層４とからなるフォトダイオード９のＰＮ接
合部の空乏層内で発生した光電流は、電流−電圧変換増
幅器の反転端子へ流れ込む。
は、Ｎ- 型エピタキシャル層４を通ってＰ- 型基板１に
達する。これにより、Ｐ+ 型埋込拡散層３とＮ- 型エピ
タキシャル層４とからなるフォトダイオード９のＰＮ接
合部の空乏層内で発生した光電流は、電流−電圧変換増
幅器の反転端子へ流れ込む。
【００２２】これに対して、上記空乏層よりも深いとこ
ろで発生したキャリアは、ダミーフォトダイオード９ｇ
を構成するＰ+ 型埋込拡散層３とＮ+ 型埋込拡散層２
ａ、ダミーフォトダイオード９ｈを構成するＮ+ 型埋込
拡散層２ａとＰ- 型基板１により、ＧＮＤやＶｃｃへ流
れ込む。つまり、Ｐ+ 型埋込拡散層３で発生した電子の
うち、ダミーフォトダイオード９ｇの方へ拡散していく
成分及びＰ- 型基板１で発生した電子のうち、ダミーフ
ォトダイオード９ｈの方へ拡散していく成分は、Ｎ+ 型
埋込拡散層２ａへ到達し、Ｎ+ 型拡散層６ａを介してＶ
ｃｃへ流れ込む。
ろで発生したキャリアは、ダミーフォトダイオード９ｇ
を構成するＰ+ 型埋込拡散層３とＮ+ 型埋込拡散層２
ａ、ダミーフォトダイオード９ｈを構成するＮ+ 型埋込
拡散層２ａとＰ- 型基板１により、ＧＮＤやＶｃｃへ流
れ込む。つまり、Ｐ+ 型埋込拡散層３で発生した電子の
うち、ダミーフォトダイオード９ｇの方へ拡散していく
成分及びＰ- 型基板１で発生した電子のうち、ダミーフ
ォトダイオード９ｈの方へ拡散していく成分は、Ｎ+ 型
埋込拡散層２ａへ到達し、Ｎ+ 型拡散層６ａを介してＶ
ｃｃへ流れ込む。
【００２３】また、Ｎ+ 型埋込拡散層２ａで発生した正
孔は、ダミーフォトダイオード９ｇあるいは９ｈの方へ
拡散していき、Ｐ+ 型埋込拡散層３あるいはＰ- 型基板
１へ到達し、ＧＮＤへ流れ込む。したがって、フォトダ
イオード９の空乏層よりも深いところで発生し拡散によ
って広がるキャリアは、フォトダイオード９に到達する
前に、ダミーフォトダイオード９ｇ、９ｈで光電流とな
るため、電流−電圧変換増幅器へ流れ込む光電流は、表
面付近で発生したキャリアのみが寄与することになり、
高速応答が達成できる。
孔は、ダミーフォトダイオード９ｇあるいは９ｈの方へ
拡散していき、Ｐ+ 型埋込拡散層３あるいはＰ- 型基板
１へ到達し、ＧＮＤへ流れ込む。したがって、フォトダ
イオード９の空乏層よりも深いところで発生し拡散によ
って広がるキャリアは、フォトダイオード９に到達する
前に、ダミーフォトダイオード９ｇ、９ｈで光電流とな
るため、電流−電圧変換増幅器へ流れ込む光電流は、表
面付近で発生したキャリアのみが寄与することになり、
高速応答が達成できる。
【００２４】しかも、Ｎ+ 型埋込拡散層２ａはＮＰＮト
ランジスタを形成する際に同時に形成することができ、
Ｐ+ 型埋込拡散層３はＰＮＰトランジスタ（不図示）を
形成する際に同時に形成することができるので、従来の
回路プロセスで形成することができ、何等プロセスの変
更を生じない。
ランジスタを形成する際に同時に形成することができ、
Ｐ+ 型埋込拡散層３はＰＮＰトランジスタ（不図示）を
形成する際に同時に形成することができるので、従来の
回路プロセスで形成することができ、何等プロセスの変
更を生じない。
【００２５】図２に図１の回路内蔵受光素子の周波数特
性を示す。この周波数特性は、入力光の周波数に対する
出力電圧（電流−電圧変換増幅器の出力）のゲインを示
している。拡散電流の影響がないため、回路の遮断周波
数に達するまで平坦な特性が得られている。
性を示す。この周波数特性は、入力光の周波数に対する
出力電圧（電流−電圧変換増幅器の出力）のゲインを示
している。拡散電流の影響がないため、回路の遮断周波
数に達するまで平坦な特性が得られている。
【００２６】図３は本発明の他の実施の形態を示す回路
内蔵受光素子の断面図であり、図１と同一の構成には同
一の符号を付してある。本実施の形態は、フォトダイオ
ード９を複数搭載した例であり、各フォトダイオード間
は上述のＰ+ 型拡散層５ｂによって分離される。
内蔵受光素子の断面図であり、図１と同一の構成には同
一の符号を付してある。本実施の形態は、フォトダイオ
ード９を複数搭載した例であり、各フォトダイオード間
は上述のＰ+ 型拡散層５ｂによって分離される。
【００２７】図１の場合と同様に拡散電流はＶｃｃやＧ
ＮＤへ流れ込むため、クロストークは発生しなくなる。
また、本実施の形態も、従来の回路プロセスのみで形成
することができ、何等プロセスの変更を生じない。図４
は本実施の形態の構造を用いて図６のように複数のフォ
トダイオードを平面的に配置した回路内蔵受光素子にお
いて、図６の紙面に垂直な方向からＸ−Ｘ’線に沿って
光ビームを走査させたときの出力電圧（各フォトダイオ
ードにそれぞれ接続された電流−電圧変換増幅器の出
力）の値を示す図である。図４から分かるように、本実
施の形態によれば、受光素子間のクロストークがなく、
理想的な特性が得られる。
ＮＤへ流れ込むため、クロストークは発生しなくなる。
また、本実施の形態も、従来の回路プロセスのみで形成
することができ、何等プロセスの変更を生じない。図４
は本実施の形態の構造を用いて図６のように複数のフォ
トダイオードを平面的に配置した回路内蔵受光素子にお
いて、図６の紙面に垂直な方向からＸ−Ｘ’線に沿って
光ビームを走査させたときの出力電圧（各フォトダイオ
ードにそれぞれ接続された電流−電圧変換増幅器の出
力）の値を示す図である。図４から分かるように、本実
施の形態によれば、受光素子間のクロストークがなく、
理想的な特性が得られる。
【００２８】
【発明の効果】本発明によれば、第１の導電型の埋込拡
散層と第２の導電型のエピタキシャル層から受光素子が
構成され、第１の導電型の埋込拡散層と第２の導電型の
埋込拡散層、そして第２の導電型の埋込拡散層と第１の
導電型の基板からダミーの受光素子が構成されることに
より、受光素子の空乏層よりも深いところで発生した拡
散電流は受光素子に到達する前に、ダミーの受光素子に
到達することになる。したがって、受光素子に接続され
た電流−電圧変換増幅器の入力には拡散電流が流れ込ま
ないので、広い周波数帯域で平坦な周波数特性が得ら
れ、応答速度が高く、かつ複数の受光素子間でクロスト
ークが発生しない回路内蔵受光素子を実現することがで
きる。しかも、第１、第２の導電型の埋込拡散層は従来
の回路プロセスでも使用しているものであるため、プロ
セスの変更を生じることがない。
散層と第２の導電型のエピタキシャル層から受光素子が
構成され、第１の導電型の埋込拡散層と第２の導電型の
埋込拡散層、そして第２の導電型の埋込拡散層と第１の
導電型の基板からダミーの受光素子が構成されることに
より、受光素子の空乏層よりも深いところで発生した拡
散電流は受光素子に到達する前に、ダミーの受光素子に
到達することになる。したがって、受光素子に接続され
た電流−電圧変換増幅器の入力には拡散電流が流れ込ま
ないので、広い周波数帯域で平坦な周波数特性が得ら
れ、応答速度が高く、かつ複数の受光素子間でクロスト
ークが発生しない回路内蔵受光素子を実現することがで
きる。しかも、第１、第２の導電型の埋込拡散層は従来
の回路プロセスでも使用しているものであるため、プロ
セスの変更を生じることがない。
【図１】 本発明の第１の実施の形態を示す回路内蔵受
光素子の断面図である。
光素子の断面図である。
【図２】 図１の回路内蔵受光素子の周波数特性を示す
図である。
図である。
【図３】 本発明の他の実施の形態を示す回路内蔵受光
素子の断面図である。
素子の断面図である。
【図４】 図３の回路内蔵受光素子の光感度マップを示
す図である。
す図である。
【図５】 回路内蔵受光素子を用いた光ディスク装置の
ブロック図である。
ブロック図である。
【図６】 光検出器の受光部の構成を示す平面図であ
る。
る。
【図７】 光検出器の回路図である。
【図８】 従来の回路内蔵受光素子の断面図である。
【図９】 図８の回路内蔵受光素子の周波数特性を示す
図である。
図である。
【図１０】 図８の回路内蔵受光素子の光感度マップを
示す図である。
示す図である。
【図１１】 従来の他の回路内蔵受光素子の断面図であ
る。
る。
１…Ｐ- 型基板、２ａ、２ｂ…Ｎ+ 型埋込拡散層、３…
Ｐ+ 型埋込拡散層、４…Ｎ- 型エピタキシャル層、５
ａ、５ｂ…Ｐ+ 型拡散層、６ａ、６ｂ…Ｎ+ 型拡散層、
７…Ｐ+ 型拡散層、８ａ、８ｂ…Ｎ+ 型拡散層、９…フ
ォトダイオード、９ｇ、９ｈ…ダミーフォトダイオー
ド。
Ｐ+ 型埋込拡散層、４…Ｎ- 型エピタキシャル層、５
ａ、５ｂ…Ｐ+ 型拡散層、６ａ、６ｂ…Ｎ+ 型拡散層、
７…Ｐ+ 型拡散層、８ａ、８ｂ…Ｎ+ 型拡散層、９…フ
ォトダイオード、９ｇ、９ｈ…ダミーフォトダイオー
ド。
Claims (3)
- 【請求項１】 第１の導電型の基板の上に形成された第
２の導電型の埋込拡散層と、 第２の導電型の埋込拡散層の上に形成された第１の導電
型の埋込拡散層と、 第１の導電型の埋込拡散層の上に形成された第２の導電
型のエピタキシャル層と、 第２の導電型のエピタキシャル層を貫いて第１の導電型
の埋込拡散層に達する第１の導電型の拡散層とを有し、 この第１の導電型の拡散層及び第１の導電型の埋込拡散
層を第１の電極とし、前記第２の導電型のエピタキシャ
ル層を第２の電極とする受光素子を備えたことを特徴と
する回路内蔵受光素子。 - 【請求項２】 請求項１記載の回路内蔵受光素子におい
て、 前記第２の導電型の埋込拡散層に一番高い電位を与え、
第１の導電型の埋込拡散層に一番低い電位を与え、第２
の導電型のエピタキシャル層にその中間の電位を与える
ことを特徴とする回路内蔵受光素子。 - 【請求項３】 請求項１又は２記載の回路内蔵受光素子
において、 前記第２の導電型のエピタキシャル層を貫いて第１の導
電型の埋込拡散層に達する第１の導電型の拡散層によっ
て分離された複数の受光素子を備えたことを特徴とする
回路内蔵受光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8190435A JPH1041488A (ja) | 1996-07-19 | 1996-07-19 | 回路内蔵受光素子 |
| US08/896,195 US6049118A (en) | 1996-07-19 | 1997-07-17 | Circuit built-in light-receiving element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8190435A JPH1041488A (ja) | 1996-07-19 | 1996-07-19 | 回路内蔵受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041488A true JPH1041488A (ja) | 1998-02-13 |
Family
ID=16258093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8190435A Pending JPH1041488A (ja) | 1996-07-19 | 1996-07-19 | 回路内蔵受光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6049118A (ja) |
| JP (1) | JPH1041488A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011274A1 (ja) * | 2004-07-30 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 光検出器 |
| JP2006041432A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
| JP2006245180A (ja) * | 2005-03-02 | 2006-09-14 | Texas Instr Japan Ltd | 半導体装置およびその検査方法 |
| JP2011071484A (ja) * | 2009-08-24 | 2011-04-07 | Sharp Corp | 半導体光検出素子および半導体装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0913002B1 (fr) * | 1997-04-29 | 2008-06-18 | Commissariat A L'energie Atomique | Detecteur infrarouge bicolore a coherence spatio-temporelle planaire |
| FR2781929B1 (fr) | 1998-07-28 | 2002-08-30 | St Microelectronics Sa | Capteur d'image a reseau de photodiodes |
| JP2000312021A (ja) * | 1999-04-26 | 2000-11-07 | Sony Corp | 半導体装置とその製造方法 |
| JP4065104B2 (ja) * | 2000-12-25 | 2008-03-19 | 三洋電機株式会社 | 半導体集積回路装置およびその製造方法 |
| FR2820883B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
| FR2820882B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodetecteur a trois transistors |
| FR2824665B1 (fr) * | 2001-05-09 | 2004-07-23 | St Microelectronics Sa | Photodetecteur de type cmos |
| EP1620895B1 (en) * | 2003-05-08 | 2016-03-02 | The Science and Technology Facilities Council | Accelerated particle and high energy radiation sensor |
| JP4439888B2 (ja) * | 2003-11-27 | 2010-03-24 | イノテック株式会社 | Ｍｏｓ型固体撮像装置及びその駆動方法 |
| JP5199545B2 (ja) * | 2006-03-03 | 2013-05-15 | セイコーインスツル株式会社 | イメージセンサおよびその製造方法 |
| JP2007317768A (ja) | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| KR100976886B1 (ko) | 2006-12-22 | 2010-08-18 | 크로스텍 캐피탈, 엘엘씨 | 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서 |
| JP4864771B2 (ja) * | 2007-03-06 | 2012-02-01 | 日本電信電話株式会社 | 光信号モニタ装置、光システム及び光信号モニタ方法 |
| US20080217716A1 (en) * | 2007-03-09 | 2008-09-11 | Mauritzson Richard A | Imaging apparatus, method, and system having reduced dark current |
| JP2009218457A (ja) * | 2008-03-12 | 2009-09-24 | Panasonic Corp | 光半導体装置 |
| US9728667B1 (en) * | 2011-10-21 | 2017-08-08 | Radiation Monitoring Devices, Inc. | Solid state photomultiplier using buried P-N junction |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
| JP7129199B2 (ja) * | 2018-04-11 | 2022-09-01 | キヤノン株式会社 | 光検出装置、光検出システム及び移動体 |
| TWI665802B (zh) * | 2018-08-08 | 2019-07-11 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
| US11018168B2 (en) * | 2018-09-20 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor with improved timing resolution and photon detection probability |
| US11862678B2 (en) * | 2020-06-18 | 2024-01-02 | Omnivision Technologies, Inc. | Electrical isolation in pixel-array substrates using combination of doped semiconductor guard rings and overlapping isolation trenches |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124458A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 受光素子 |
| JPS6469059A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Integrated photodetector |
| JPH088345B2 (ja) * | 1989-04-13 | 1996-01-29 | シャープ株式会社 | 回路内蔵受光素子 |
| JPH036056A (ja) * | 1989-06-01 | 1991-01-11 | Mitsubishi Electric Corp | フォトダイオード |
| JPH0793771A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 光学式記録再生装置 |
| JP3404848B2 (ja) * | 1993-12-21 | 2003-05-12 | ソニー株式会社 | 半導体装置 |
| JPH09321265A (ja) * | 1996-05-31 | 1997-12-12 | Sony Corp | 半導体装置 |
-
1996
- 1996-07-19 JP JP8190435A patent/JPH1041488A/ja active Pending
-
1997
- 1997-07-17 US US08/896,195 patent/US6049118A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011274A1 (ja) * | 2004-07-30 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 光検出器 |
| JP2006041432A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
| JP2006245180A (ja) * | 2005-03-02 | 2006-09-14 | Texas Instr Japan Ltd | 半導体装置およびその検査方法 |
| JP2011071484A (ja) * | 2009-08-24 | 2011-04-07 | Sharp Corp | 半導体光検出素子および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6049118A (en) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1041488A (ja) | 回路内蔵受光素子 | |
| US7982276B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| US6252286B1 (en) | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element | |
| JP2000252507A (ja) | 光ピックアップ用半導体受光素子 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| Sturm et al. | Optical receiver IC for CD/DVD/blue-laser application | |
| JP2001060713A (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| KR100459860B1 (ko) | 수광소자, 회로 내장 광검출기 및 광픽업 | |
| JP2001284629A (ja) | 回路内蔵受光素子 | |
| CN101383358B (zh) | 分割光电二极管 | |
| JP3060233B2 (ja) | 放射感応性半導体装置 | |
| US5796689A (en) | Signal processing device for optical pick-up and a semiconductor device for the optical pick-up | |
| EP0855743A2 (en) | Photodiode with a divided active region | |
| JPH07183563A (ja) | 半導体装置 | |
| JP3449590B2 (ja) | 回路内蔵受光素子 | |
| US5942749A (en) | Photodetector having means for processing optical input signals | |
| JP2005019947A (ja) | 受光素子および増幅素子が一体形成された半導体装置およびその製造方法 | |
| KR100509567B1 (ko) | Ｐｉｎ 다이오드, 이를 이용한 광 검출장치 및 그 제조방법 | |
| JPH1027356A (ja) | 光ピックアップ用信号処理装置及び光ピックアップ用半導体装置 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JPH02254767A (ja) | 光半導体装置 | |
| Hohenbild et al. | Advanced photodiodes and circuits for OPTO-ASICs | |
| JP4459472B2 (ja) | 光検出器 | |
| JP3112407B2 (ja) | 受光素子 | |
| JPH09298285A (ja) | 受光素子内蔵集積回路装置及びその製造方法 |