JP2006245180A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法 Download PDFInfo
- Publication number
- JP2006245180A JP2006245180A JP2005057155A JP2005057155A JP2006245180A JP 2006245180 A JP2006245180 A JP 2006245180A JP 2005057155 A JP2005057155 A JP 2005057155A JP 2005057155 A JP2005057155 A JP 2005057155A JP 2006245180 A JP2006245180 A JP 2006245180A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- layer
- semiconductor
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 273
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000007689 inspection Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 271
- 239000002344 surface layer Substances 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 3
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000012010 growth Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】イントリンシック層の表層部に形成された反転層の有無をパッケージの組み立て前に検出できる構成である半導体装置と、その検査方法を提供する。
【解決手段】素子分離領域（Ｉａ，１４ａ，１４ｂ）で分離されたフォトダイオードが形成された半導体装置であり、第１導電型の第１半導体層１１の主面に第２導電型の第２半導体層１２が形成されており、フォトダイオードの領域を分離するように第２半導体層を貫通して第１半導体層の表層部に達するように第１導電型の素子分離領域Ｉａが形成され、素子分離領域で分離されたフォトダイオード領域の外側において第２半導体層を貫通し、第１半導体層の表層部に達するように、フォトダイオード領域における第２半導体層に印加される電圧と異なる所定の電圧が印加され、フォトダイオード領域における第２半導体層との間に流れる電流により第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域Ｅが形成されている構成とする。
【選択図】図１
【解決手段】素子分離領域（Ｉａ，１４ａ，１４ｂ）で分離されたフォトダイオードが形成された半導体装置であり、第１導電型の第１半導体層１１の主面に第２導電型の第２半導体層１２が形成されており、フォトダイオードの領域を分離するように第２半導体層を貫通して第１半導体層の表層部に達するように第１導電型の素子分離領域Ｉａが形成され、素子分離領域で分離されたフォトダイオード領域の外側において第２半導体層を貫通し、第１半導体層の表層部に達するように、フォトダイオード領域における第２半導体層に印加される電圧と異なる所定の電圧が印加され、フォトダイオード領域における第２半導体層との間に流れる電流により第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域Ｅが形成されている構成とする。
【選択図】図１
Description
本発明は半導体装置およびその検査方法に関し、特にフォトダイオードを有する半導体装置およびその検査方法に関する。
半導体装置において、フォトダイオードは光を受けて電流を発生させるダイオードであり、ＣＤやＤＶＤなどの光ディスク装置に内蔵される光学ピックアップ装置用の受光素子として広く用いられている。フォトダイオードは、ｐｎ接合した半導体から構成され、ｐｎ接合に逆バイアスを印加することで空乏層を広げ、高い電界をかける。主に空乏層で吸収された光によって電子−正孔対が発生し、電界に引かれて電子はｎ型半導体領域へ、正孔はｐ型半導体領域へ移動し、電流として検知される。
上記のフォトダイオードの種類としては、ｐ層とｎ層の間に導電性不純物を低濃度に含有するｐ-層またはｎ-層などのイントリンシック層（以下Ｉ層を称す）を設けて、低電圧で空乏層を広げやすくしたＰＩＮフォトダイオードや、アバランシェ崩壊を発生させる領域を設けたアバランシェ・フォトダイオードなどがある。
特許文献１には上記のようなフォトダイオードが開示されており、図３（Ａ）はそのようなフォトダイオードの一例の断面図である。
例えば、ｐ++型シリコン半導体基板１００上に、Ｉ層であるｐ- 型エピタキシャル層１０１が形成されており、その上層にｎ型エピタキシャル層１０２が形成されてｐｎ接合が形成されている。さらに、ＰＩＮフォトダイオード領域において、ｎ型エピタキシャル層１０２の表層部にｎ+型半導体領域１０３が形成されており、ＰＩＮフォトダイオード領域を取り囲むようにしてＬＯＣＯＳ素子分離絶縁膜１０４ａが形成され、さらにその外周において、ｎ型エピタキシャル層１０２からｐ- 型エピタキシャル層１０１の表層部分にかけて、ｐ++型半導体領域（１０５，１０６，１０７）からなる素子分離領域Ｉが形成されており、さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１０４ｂが形成されている。
例えば、ｐ++型シリコン半導体基板１００上に、Ｉ層であるｐ- 型エピタキシャル層１０１が形成されており、その上層にｎ型エピタキシャル層１０２が形成されてｐｎ接合が形成されている。さらに、ＰＩＮフォトダイオード領域において、ｎ型エピタキシャル層１０２の表層部にｎ+型半導体領域１０３が形成されており、ＰＩＮフォトダイオード領域を取り囲むようにしてＬＯＣＯＳ素子分離絶縁膜１０４ａが形成され、さらにその外周において、ｎ型エピタキシャル層１０２からｐ- 型エピタキシャル層１０１の表層部分にかけて、ｐ++型半導体領域（１０５，１０６，１０７）からなる素子分離領域Ｉが形成されており、さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１０４ｂが形成されている。
ＰＩＮフォトダイオード領域の外周縁部におけるｎ+型半導体領域１０３の上層から素子分離絶縁膜１０４ａ上にかけて、金属層から構成されている環状の電極１０８が形成されており、一方、素子分離領域Ｉを構成するｐ++型半導体領域１０７に接続するように電極１０９が形成されている。
ＰＩＮフォトダイオード領域を除く領域では、必要に応じて不図示の層間絶縁膜が形成されており、また、これら全体を被覆して不図示の表面保護層が形成されている。
上記のような構成でＰＩＮフォトダイオードが形成されている。
ＰＩＮフォトダイオード領域を除く領域では、必要に応じて不図示の層間絶縁膜が形成されており、また、これら全体を被覆して不図示の表面保護層が形成されている。
上記のような構成でＰＩＮフォトダイオードが形成されている。
上記の構成のＰＩＮフォトダイオードにおいて、ｎ+型半導体領域１０３とｐ- 型エピタキシャル層１０１に逆バイアスを印加すると、ｐｎ接合面から空乏層が拡がり、形成された空乏層に光が入射すると電子−正孔対が発生して光信号が得られる。
ここで、電極１０８はｎ+型半導体領域１０３に接続する導電層であり、電極１０８を介してｎ+型半導体領域１０３に電圧を印加することができる。
ここで、電極１０８はｎ+型半導体領域１０３に接続する導電層であり、電極１０８を介してｎ+型半導体領域１０３に電圧を印加することができる。
上記のＰＩＮフォトダイオードは、以下のようにして製造することができる。
例えば、ｐ++型シリコン半導体基板１００上に、エピタキシャル成長法により、Ｉ層であるｐ型エピタキシャル層１０１とｎ型エピタキシャル層１０２を形成する。これらのエピタキシャル成長前後においてｐ型不純物を導入してｐ++型半導体領域（１０５，１０６）を形成し、さらにＬＯＣＯＳ素子分離絶縁膜（１０４ａ，１０４ｂ）を形成して素子分離を行う。
さらに、ｎ型エピタキシャル層１０２の表層部に、ｐ型不純物の導入によりｐ++型半導体領域（１０５，１０６）に接続するようにｐ++型半導体領域１０７を形成し、ｎ型不純物の導入によりｎ+型半導体領域１０３を形成する。
さらに、例えばスパッタリング法により、ＴｉＷなどの金属層を堆積し、パターン加工して、ｎ+型半導体領域１０３及びｐ++型半導体領域１０７にそれぞれ接続する電極（１０８，１０９）を形成する。
例えば、ｐ++型シリコン半導体基板１００上に、エピタキシャル成長法により、Ｉ層であるｐ型エピタキシャル層１０１とｎ型エピタキシャル層１０２を形成する。これらのエピタキシャル成長前後においてｐ型不純物を導入してｐ++型半導体領域（１０５，１０６）を形成し、さらにＬＯＣＯＳ素子分離絶縁膜（１０４ａ，１０４ｂ）を形成して素子分離を行う。
さらに、ｎ型エピタキシャル層１０２の表層部に、ｐ型不純物の導入によりｐ++型半導体領域（１０５，１０６）に接続するようにｐ++型半導体領域１０７を形成し、ｎ型不純物の導入によりｎ+型半導体領域１０３を形成する。
さらに、例えばスパッタリング法により、ＴｉＷなどの金属層を堆積し、パターン加工して、ｎ+型半導体領域１０３及びｐ++型半導体領域１０７にそれぞれ接続する電極（１０８，１０９）を形成する。
ところで、上記のＩ層であるｐ型エピタキシャル層１０１は、比抵抗が例えば１０ｋΩ・ｃｍ程度であるという非常に不純物濃度が薄いことに起因して、エピタキシャル成長による成膜プロセスにおける汚染により、図３（Ｂ）に示すように、ｐ型エピタキシャル層１０１の表層部にｎ-型反転層１０１Ｒが形成されてしまうことがある。
上記のようにｎ-型反転層１０１Ｒが形成されると、ｐｎ接合容量が変化し、接合容量の電圧依存性が変動してしまうので、所定の電圧を印加しても所望の接合容量が得られず、フォトダイオード特性が劣化することになる。
上記のようにｎ-型反転層１０１Ｒが形成されると、ｐｎ接合容量が変化し、接合容量の電圧依存性が変動してしまうので、所定の電圧を印加しても所望の接合容量が得られず、フォトダイオード特性が劣化することになる。
上記のようなフォトダイオードの特性劣化を検出するためには、フォトダイオードにレーザ光などの光を照射し、その出力からフォトダイオードの特性を測定することにより行われる。
図４に示すように、通常、フォトダイオードを組み込んだＰＤＩＣ（photodiode IC）には、フォトダイオードＰＤの他に、感光領域がアルミニウム膜などで遮光された暗電流参照用のダミーフォトダイオードＰＤｄが組み込まれており、フォトダイオードＰＤとダミーフォトダイオードＰＤｄの出力がアンプＡに入力され、差分が取られて、フォトダイオードＰＤによる光信号出力として出力される。
図４に示すように、通常、フォトダイオードを組み込んだＰＤＩＣ（photodiode IC）には、フォトダイオードＰＤの他に、感光領域がアルミニウム膜などで遮光された暗電流参照用のダミーフォトダイオードＰＤｄが組み込まれており、フォトダイオードＰＤとダミーフォトダイオードＰＤｄの出力がアンプＡに入力され、差分が取られて、フォトダイオードＰＤによる光信号出力として出力される。
上記のようなフォトダイオードの特性劣化検出のためのテストは、一般的に、上記のＰＤＩＣをパッケージ形態まで組み立てた後、例えば透明なパッケージを通して試験用の光を照射し、その出力を測定して行われる。
従って、特性が劣化した欠陥のあるＰＤＩＣの検出がパッケージ組み立て後となるので、欠陥があった場合にパッケージごと廃棄しなければならず、製造コストを押し上げる要因となっていた。特にクリアパッケージは通常のパッケージより高価であり、大きく問題となっていた。
特開２００１−３２００７９号公報
従って、特性が劣化した欠陥のあるＰＤＩＣの検出がパッケージ組み立て後となるので、欠陥があった場合にパッケージごと廃棄しなければならず、製造コストを押し上げる要因となっていた。特にクリアパッケージは通常のパッケージより高価であり、大きく問題となっていた。
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、イントリンシック層などを含んでｐｎ接合が設けられたフォトダイオードにおいて、イントリンシック層の表層部に形成された反転層の有無をパッケージの組み立て前に検出できる構成である半導体装置と、その検査方法を提供することである。
上記の目的を達成するため、本発明の半導体装置は、素子分離領域で分離されたフォトダイオードが形成された半導体装置であって、第１導電型の第１半導体層と、上記第１半導体層の主面に形成された第２導電型の第２半導体層と、上記フォトダイオードの領域を分離するように上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第１導電型の素子分離領域と、上記素子分離領域で分離された上記フォトダイオード領域の外側において上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成され、上記フォトダイオード領域における上記第２半導体層に印加される電圧と異なる所定の電圧が印加され、上記フォトダイオード領域における上記第２半導体層との間に流れる電流により上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域とを有する。
上記の本発明の半導体装置は、素子分離領域で分離されたフォトダイオードが形成された半導体装置であり、第１導電型の第１半導体層の主面に第２導電型の第２半導体層が形成されており、フォトダイオードの領域を分離するように第２半導体層を貫通して第１半導体層の表層部に達するように第１導電型の素子分離領域が形成されている。
さらに、素子分離領域で分離されたフォトダイオード領域の外側において第２半導体層を貫通し、第１半導体層の表層部に達するように、上記フォトダイオード領域における第２半導体層に印加される電圧と異なる所定の電圧が印加され、フォトダイオード領域における第２半導体層との間に流れる電流により第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域が形成されている。
さらに、素子分離領域で分離されたフォトダイオード領域の外側において第２半導体層を貫通し、第１半導体層の表層部に達するように、上記フォトダイオード領域における第２半導体層に印加される電圧と異なる所定の電圧が印加され、フォトダイオード領域における第２半導体層との間に流れる電流により第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域が形成されている。
上記の本発明の半導体装置は、好適には、上記モート領域が、上記フォトダイオード領域の外側の複数個所において形成されている。あるいは好適には、上記モート領域が、上記フォトダイオード領域の外周を囲って環状に形成されている。
さらに好適には、上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する。
さらに好適には、上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する。
また、上記の目的を達成するため、本発明の半導体装置は、第１導電型の第１の半導体層と、上記第１の半導体層上に形成された上記第１の半導体層よりも低不純物濃度の第１導電型の第２の半導体層と、上記第２の半導体層上に形成された第２導電型の第３の半導体層と、上記第３の半導体層上に形成された上記第３の半導体層よりも高不純物濃度の第２導電型の第４の半導体層と、上記第４の半導体層を囲むように上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第１導電型の第１の半導体領域と、上記第１の半導体領域の外側に上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第２導電型の第２の半導体領域と、を有するフォトダイオードを備える。
上記の本発明の半導体装置は、第１導電型の第１の半導体層上に第１の半導体層よりも低不純物濃度の第１導電型の第２の半導体層が形成されており、第２の半導体層上に第２導電型の第３の半導体層が形成され、第３の半導体層上に第３の半導体層よりも高不純物濃度の第２導電型の第４の半導体層が形成されており、さらに、第４の半導体層を囲むように第３の半導体層の表面から第２の半導体層に達するように第３の半導体層を貫通して第１導電型の第１の半導体領域が形成されており、第１の半導体領域の外側に第３の半導体層の表面から第２の半導体層に達するように第３の半導体層を貫通して第２導電型の第２の半導体領域が形成されており、このようにして構成されたフォトダイオードを備えている。
上記の本発明の半導体装置は、好適には、上記第２の半導体領域の外側に上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第１導電型の第３の半導体領域を有する。
また、好適には、上記第４の半導体層に接続される第１の金属電極と、上記第２の半導体領域に接続される第２の金属電極とを有する。
さらに好適には、上記フォトダイオードの試験が行なわれる際に、上記第１の金属電極と上記第２の金属電極とに異なる電圧が印加されて上記第１の金属電極と上記第２の金属電極との導通が確認される。
また、好適には、上記第４の半導体層に接続される第１の金属電極と、上記第２の半導体領域に接続される第２の金属電極とを有する。
さらに好適には、上記フォトダイオードの試験が行なわれる際に、上記第１の金属電極と上記第２の金属電極とに異なる電圧が印加されて上記第１の金属電極と上記第２の金属電極との導通が確認される。
また、上記の目的を達成するため、本発明の半導体装置の検査方法は、素子分離領域で分離されたフォトダイオードが形成された半導体装置の検査方法であって、第１導電型の第１半導体層と、上記第１半導体層の主面に形成された第２導電型の第２半導体層と、上記フォトダイオードの領域を分離するように上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第１導電型の素子分離領域と、上記素子分離領域で分離された上記フォトダイオード領域の外側において上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第２導電型のモート領域とを有する半導体装置において、上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と、上記フォトダイオード領域における上記第２半導体層と上記モート領域との間に流れる電流により上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程とを有する。
上記の本発明の半導体装置の検査方法は、第１導電型の第１半導体層の主面に第２導電型の第２半導体層が形成されており、フォトダイオードの領域を分離するように第２半導体層を貫通して第１半導体層の表層部に達するように第１導電型の素子分離領域が形成され、さらに、素子分離領域で分離されたフォトダイオード領域の外側において第２半導体層を貫通し、第１半導体層の表層部に達するように第２導電型のモート領域が形成されている半導体装置において、フォトダイオード領域における第２半導体層とモート領域にそれぞれ異なる所定の電圧を印加し、フォトダイオード領域における第２半導体層とモート領域との間に流れる電流により第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する。
上記の本発明の半導体装置の検査方法は、好適には、上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程を上記半導体装置のパッケージ化工程の前に行う。あるいは好適には、上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程をウェーハレベルで行う。
さらに好適には、上記モート領域が上記フォトダイオード領域の外側の複数個所において形成されている半導体装置に対して検査を行う。あるいはさらに好適には、上記モート領域が上記フォトダイオード領域の外周を囲って環状に形成されている半導体装置に対して検査を行う。
またさらに好適には、上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する半導体装置に対して検査を行う。
さらに好適には、上記モート領域が上記フォトダイオード領域の外側の複数個所において形成されている半導体装置に対して検査を行う。あるいはさらに好適には、上記モート領域が上記フォトダイオード領域の外周を囲って環状に形成されている半導体装置に対して検査を行う。
またさらに好適には、上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する半導体装置に対して検査を行う。
本発明の半導体装置によれば、イントリンシック層などを含んでｐｎ接合が設けられたフォトダイオードを有する半導体装置において、イントリンシック層の表層部に形成された反転層の有無をパッケージの組み立て前に検出することができる。
本発明の半導体装置の検査方法によれば、イントリンシック層などを含んでｐｎ接合が設けられたフォトダイオードを有する半導体装置に対する検査において、イントリンシック層の表層部に形成された反転層の有無をパッケージの組み立て前に検出することができる。
以下に、本発明に係る半導体装置およびその検査方法の実施の形態について、図面を参照して説明する。
図１（Ａ）は本実施形態に係るフォトダイオードを有する半導体装置の断面図である。
例えば、ｐ++型シリコン半導体基板１０上に、Ｉ層であるｐ- 型エピタキシャル層１１が形成されており、その上層にｎ型エピタキシャル層１２が形成されてｐｎ接合が形成されている。さらに、ＰＩＮフォトダイオード領域において、ｎ型エピタキシャル層１２の表層部にｎ+型半導体領域１３が形成されており、ＰＩＮフォトダイオード領域を取り囲むようにしてＬＯＣＯＳ素子分離絶縁膜１４ａが形成され、さらにその外周において、ｎ型エピタキシャル層１２からｐ- 型エピタキシャル層１１の表層部分にかけて、ｐ++型半導体領域（１５，１６，１７）からなる素子分離領域Ｉａが形成されており、さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１４ｂが形成されている。
例えば、ｐ++型シリコン半導体基板１０上に、Ｉ層であるｐ- 型エピタキシャル層１１が形成されており、その上層にｎ型エピタキシャル層１２が形成されてｐｎ接合が形成されている。さらに、ＰＩＮフォトダイオード領域において、ｎ型エピタキシャル層１２の表層部にｎ+型半導体領域１３が形成されており、ＰＩＮフォトダイオード領域を取り囲むようにしてＬＯＣＯＳ素子分離絶縁膜１４ａが形成され、さらにその外周において、ｎ型エピタキシャル層１２からｐ- 型エピタキシャル層１１の表層部分にかけて、ｐ++型半導体領域（１５，１６，１７）からなる素子分離領域Ｉａが形成されており、さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１４ｂが形成されている。
さらに、上記のフォトダイオード領域の外周において、素子分離領域Ｉａと素子分離絶縁膜１４ｂを介して、例えば複数個所あるいはフォトダイオード領域の外周を囲って環状に、ｎ型エピタキシャル層１２からｐ- 型エピタキシャル層１１の表層部分にかけて、ｎ++型半導体領域（２０，２１，２２）からなるモート領域Ｅが形成されている。
さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１４ｃが形成されており、その下部におけるｎ型エピタキシャル層１２からｐ- 型エピタキシャル層１１の表層部分にかけて、ｐ++型半導体領域（２４，２５）からなる素子分離領域Ｉｂが形成されている。
さらにその外周部にＬＯＣＯＳ素子分離絶縁膜１４ｃが形成されており、その下部におけるｎ型エピタキシャル層１２からｐ- 型エピタキシャル層１１の表層部分にかけて、ｐ++型半導体領域（２４，２５）からなる素子分離領域Ｉｂが形成されている。
ＰＩＮフォトダイオード領域の外周縁部におけるｎ+型半導体領域１３の上層から素子分離絶縁膜１４ａ上にかけて、金属層から構成されている環状の電極１８が形成されており、一方、素子分離領域Ｉａを構成するｐ++型半導体領域１７に接続するように電極１９が形成されている。
また、モート領域Ｅを構成するｎ++型半導体領域２２に接続するように電極２３が形成されている。
ＰＩＮフォトダイオード領域を除く領域では、必要に応じて不図示の層間絶縁膜が形成されており、また、これら全体を被覆して不図示の表面保護層が形成されている。
上記のような構成でＰＩＮフォトダイオードが形成されている。
また、モート領域Ｅを構成するｎ++型半導体領域２２に接続するように電極２３が形成されている。
ＰＩＮフォトダイオード領域を除く領域では、必要に応じて不図示の層間絶縁膜が形成されており、また、これら全体を被覆して不図示の表面保護層が形成されている。
上記のような構成でＰＩＮフォトダイオードが形成されている。
上記の本実施形態の半導体装置におけるＰＩＮフォトダイオードにおいて、ｎ+型半導体領域１３とｐ- 型エピタキシャル層１１に逆バイアスを印加すると、ｐｎ接合面から空乏層が拡がり、形成された空乏層に光が入射すると電子−正孔対が発生して光信号が得られる。
ここで、電極１８はｎ+型半導体領域１３に接続する導電層であり、電極１８を介してｎ+型半導体領域１３に電圧を印加することができる。
また、電極２３はｎ+型半導体領域２２に接続する導電層であり、電極２３を介してモート領域Ｅに電圧を印加することができる。
ここで、電極１８はｎ+型半導体領域１３に接続する導電層であり、電極１８を介してｎ+型半導体領域１３に電圧を印加することができる。
また、電極２３はｎ+型半導体領域２２に接続する導電層であり、電極２３を介してモート領域Ｅに電圧を印加することができる。
ところで、上記のＩ層であるｐ型エピタキシャル層１１は、比抵抗が例えば１０ｋΩ・ｃｍ程度であるという非常に不純物濃度が薄いことに起因して、エピタキシャル成長による成膜プロセスにおける汚染により、図１（Ｂ）に示すように、ｐ型エピタキシャル層１１１の表層部にｎ-型反転層１１Ｒが形成されてしまうことがある。
上記のようにｎ-型反転層１１Ｒが形成されると、ｐｎ接合容量が変化し、接合容量の電圧依存性が変動し、所定の電圧を印加しても所望の接合容量が得られず、フォトダイオード特性が劣化してしまう。
上記のようにｎ-型反転層１１Ｒが形成されると、ｐｎ接合容量が変化し、接合容量の電圧依存性が変動し、所定の電圧を印加しても所望の接合容量が得られず、フォトダイオード特性が劣化してしまう。
ここで、本実施形態の半導体装置のＰＩＮフォトダイオードにおいては、上記のように素子分離領域で分離されたフォトダイオード領域の外側において、ｎ型エピタキシャル層１２（第２半導体層）を貫通し、ｐ- 型エピタキシャル層１１（第１半導体層）の表層部に達するようにモート電極Ｅが形成されており、フォトダイオード領域におけるｎ型エピタキシャル層１２に印加される電圧と異なる所定の電圧が印加されたときに、フォトダイオード領域におけるｎ型エピタキシャル層１２との間に流れる電流により、ｐ- 型エピタキシャル層１１の表層部に形成されるｎ型の反転層の有無を検出することができる。
これは、図１（Ｂ）に示すように、素子分離領域Ｉａを構成するｐ++型半導体領域１５の底面より深い領域においてｐ型エピタキシャル層１１１の表層部にｎ-型反転層１１Ｒが形成され、素子分離領域Ｉａの底面を超えてフォトダイオード領域におけるｎ型エピタキシャル層１２とモート電極Ｅ間が電気的に接続された状態となるからである。
例えば、モート領域Ｅとフォトダイオード領域におけるｎ型エピタキシャル層１２との間に電流が流れることで、フォトダイオードの特性が変化し、これを検出して反転層の有無を検出する。
上記のような反転層の検出はパッケージの組み立て前に行うことが可能であり、反転層が形成されていることが確認された半導体装置はパッケージ化せずに廃棄処分とすることによって、従来パッケージ化までしてから廃棄することによる無駄を省くことができる。
上記のような反転層の検出はパッケージの組み立て前に行うことが可能であり、反転層が形成されていることが確認された半導体装置はパッケージ化せずに廃棄処分とすることによって、従来パッケージ化までしてから廃棄することによる無駄を省くことができる。
図２（Ａ）及び（Ｂ）は、それぞれモート領域Ｅのレイアウトの例を示す平面図であり、図２（Ａ）はフォトダイオード領域の外周において、素子分離領域Ｉａと素子分離絶縁膜１４ｂを介して、モート電極Ｅが例えば複数個所（図面上は２箇所）形成されている場合であり、図２（Ｂ）はフォトダイオード領域の外周を囲って環状に形成されている場合である。
モート電極のレイアウトには特に限定はないが、上記のようにフォトダイオード領域の外周においてモート電極が形成された構成とすることで、上記のように半転層を検出することができる。
モート電極のレイアウトには特に限定はないが、上記のようにフォトダイオード領域の外周においてモート電極が形成された構成とすることで、上記のように半転層を検出することができる。
本実施形態の半導体装置におけるＰＩＮフォトダイオードの検査方法は、まず、ｐ- 型エピタキシャル層１１（第１導電型の第１半導体層）と、ｐ- 型エピタキシャル層１１の主面に形成されたｎ型エピタキシャル層１２（第２導電型の第２半導体層）と、フォトダイオードの領域を分離するようにｎ型エピタキシャル層１２を貫通し、ｐ- 型エピタキシャル層１１の表層部に達するように形成されたｐ型の素子分離領域Ｉａと、素子分離領域Ｉａで分離されたフォトダイオード領域の外側においてｎ型エピタキシャル層１２を貫通し、ｐ- 型エピタキシャル層１１の表層部に達するように形成されたｎ型のモート領域Ｅとを有する半導体装置において、フォトダイオード領域におけるｎ型エピタキシャル層１２とモート領域Ｅにそれぞれ異なる所定の電圧を印加する。
ここで、フォトダイオード領域におけるｎ型エピタキシャル層１２とモート領域Ｅとの間に流れる電流により、第１半導体層の表層部に形成されるｎ型の反転層の有無を検出する。
ここで、フォトダイオード領域におけるｎ型エピタキシャル層１２とモート領域Ｅとの間に流れる電流により、第１半導体層の表層部に形成されるｎ型の反転層の有無を検出する。
上記のフォトダイオード領域におけるｎ型エピタキシャル層１２とモート領域Ｅにそれぞれ異なる所定の電圧を印加し、ｐ- 型エピタキシャル層１１の表層部に形成されるｎ型の反転層の有無を検出するのは、半導体装置のパッケージ化工程の前に、例えばウェーハレベルで行うことができる。
また、モート領域Ｅとフォトダイオード領域におけるｎ型エピタキシャル層１２との間に電流が流れることでフォトダイオードの特性が変化する半導体装置に対して検査を行うことができる。
また、モート領域Ｅとフォトダイオード領域におけるｎ型エピタキシャル層１２との間に電流が流れることでフォトダイオードの特性が変化する半導体装置に対して検査を行うことができる。
上記の本実施形態の半導体装置におけるＰＩＮフォトダイオードの検査方法によれば、上記のように素子分離領域で分離されたフォトダイオード領域の外側において、ｎ型エピタキシャル層１２（第２半導体層）を貫通し、ｐ- 型エピタキシャル層１１（第１半導体層）の表層部に達するように形成されたモート電極Ｅと、フォトダイオード領域におけるｎ型エピタキシャル層１２に、互いに異なる所定の電圧を印加して、フォトダイオード領域におけるｎ型エピタキシャル層１２との間に流れる電流により、ｐ- 型エピタキシャル層１１の表層部に形成されるｎ型の反転層の有無を検出することができる。
上記のＰＩＮフォトダイオードを有する半導体装置は、以下のようにして製造することができる。
例えば、ｐ++型シリコン半導体基板１０上に、エピタキシャル成長法により、Ｉ層であるｐ型エピタキシャル層１１とｎ型エピタキシャル層１２を形成する。これらのエピタキシャル成長前後においてｐ型不純物を導入してｐ++型半導体領域（１５，１６，２４，２５）を形成し、一方、ｎ型不純物を導入してｎ++型半導体領域（２０，２１）を形成し、さらにＬＯＣＯＳ素子分離絶縁膜（１４ａ，１４ｂ，１４ｃ）を形成して素子分離を行う。
さらに、ｎ型エピタキシャル層１０２の表層部に、ｐ型不純物の導入によりｐ++型半導体領域（１５，１６）に接続するようにｐ++型半導体領域１７を形成し、ｎ型不純物の導入によりｎ+型半導体領域１３を形成し、ｎ++型半導体領域（２０，２１）に接続するようにｎ++型半導体領域２２を形成する。
さらに、例えばスパッタリング法により、ＴｉＷなどの金属層を堆積し、パターン加工して、ｎ+型半導体領域１３、ｐ++型半導体領域１７及びｎ++型半導体領域２２にそれぞれ接続する電極（１８，１９，２３）を形成する。
以上で、図１（Ａ）に示す半導体装置を製造することができる。
例えば、ｐ++型シリコン半導体基板１０上に、エピタキシャル成長法により、Ｉ層であるｐ型エピタキシャル層１１とｎ型エピタキシャル層１２を形成する。これらのエピタキシャル成長前後においてｐ型不純物を導入してｐ++型半導体領域（１５，１６，２４，２５）を形成し、一方、ｎ型不純物を導入してｎ++型半導体領域（２０，２１）を形成し、さらにＬＯＣＯＳ素子分離絶縁膜（１４ａ，１４ｂ，１４ｃ）を形成して素子分離を行う。
さらに、ｎ型エピタキシャル層１０２の表層部に、ｐ型不純物の導入によりｐ++型半導体領域（１５，１６）に接続するようにｐ++型半導体領域１７を形成し、ｎ型不純物の導入によりｎ+型半導体領域１３を形成し、ｎ++型半導体領域（２０，２１）に接続するようにｎ++型半導体領域２２を形成する。
さらに、例えばスパッタリング法により、ＴｉＷなどの金属層を堆積し、パターン加工して、ｎ+型半導体領域１３、ｐ++型半導体領域１７及びｎ++型半導体領域２２にそれぞれ接続する電極（１８，１９，２３）を形成する。
以上で、図１（Ａ）に示す半導体装置を製造することができる。
本発明は上記の説明に限定されない。
例えば、Ｉ層であるｐ型エピタキシャル層１１上にｎ型エピタキシャル層１２が積層して形成されたｐｎ接合のＰＩＮフォトダイオードについて説明しているが、導電型が逆の関係、即ち、Ｉ層であるｎ型エピタキシャル層上にｐ型エピタキシャル層が積層して形成されたｐｎ接合のＰＩＮフォトダイオードについても適用可能である。この場合、素子分離領域Ｉａ，Ｉｂ、モート領域Ｅなどの導電型も逆となる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、Ｉ層であるｐ型エピタキシャル層１１上にｎ型エピタキシャル層１２が積層して形成されたｐｎ接合のＰＩＮフォトダイオードについて説明しているが、導電型が逆の関係、即ち、Ｉ層であるｎ型エピタキシャル層上にｐ型エピタキシャル層が積層して形成されたｐｎ接合のＰＩＮフォトダイオードについても適用可能である。この場合、素子分離領域Ｉａ，Ｉｂ、モート領域Ｅなどの導電型も逆となる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、ＰＩＮフォトダイオードを有する半導体装置に適用できる。
本発明の半導体装置の検査方法は、ＰＩＮフォトダイオードを有する半導体装置をウェーハレベルなどのパッケージ化前に検査を行う方法に適用できる。
本発明の半導体装置の検査方法は、ＰＩＮフォトダイオードを有する半導体装置をウェーハレベルなどのパッケージ化前に検査を行う方法に適用できる。
１０，１００…ｐ++型シリコン半導体基板、１１，１０１…ｐ- 型エピタキシャル層、１１Ｒ，１０１Ｒ…反転層、１２，１０２…ｎ型エピタキシャル層、１３，１０３…ｎ+型半導体領域、１４ａ，１４ｂ，１４ｃ，１０４ａ，１０４ｂ…ＬＯＣＯＳ素子分離絶縁膜、１５，１６，１７，２４，２５，１０５，１０６，１０７…ｐ++型半導体領域、２０，２１，２２…ｎ++型半導体領域、１８，１９，２３，１０８，１０９…電極、Ｉａ，Ｉｂ，Ｉ…素子分離領域、Ｅ…モート電極、ＰＤ…フォトダイオード、ＰＤｄ…ダミーフォトダイオード、Ａ…アンプ
Claims (14)
- 素子分離領域で分離されたフォトダイオードが形成された半導体装置であって、
第１導電型の第１半導体層と、
上記第１半導体層の主面に形成された第２導電型の第２半導体層と、
上記フォトダイオードの領域を分離するように上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第１導電型の素子分離領域と、
上記素子分離領域で分離された上記フォトダイオード領域の外側において上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成され、上記フォトダイオード領域における上記第２半導体層に印加される電圧と異なる所定の電圧が印加され、上記フォトダイオード領域における上記第２半導体層との間に流れる電流により上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出するための第２導電型のモート領域と
を有する半導体装置。 - 上記モート領域が、上記フォトダイオード領域の外側の複数個所において形成されている
請求項１に記載の半導体装置。 - 上記モート領域が、上記フォトダイオード領域の外周を囲って環状に形成されている
請求項１に記載の半導体装置。 - 上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する
請求項１〜３のいずれかに記載の半導体装置。 - 第１導電型の第１の半導体層と、
上記第１の半導体層上に形成された上記第１の半導体層よりも低不純物濃度の第１導電型の第２の半導体層と、
上記第２の半導体層上に形成された第２導電型の第３の半導体層と、
上記第３の半導体層上に形成された上記第３の半導体層よりも高不純物濃度の第２導電型の第４の半導体層と、
上記第４の半導体層を囲むように上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第１導電型の第１の半導体領域と、
上記第１の半導体領域の外側に上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第２導電型の第２の半導体領域と、
を有するフォトダイオードを備える半導体装置。 - 上記第２の半導体領域の外側に上記第３の半導体層の表面から上記第２の半導体層に達するように上記第３の半導体層を貫通して形成された第１導電型の第３の半導体領域を有する
請求項５に記載の半導体装置。 - 上記第４の半導体層に接続される第１の金属電極と、上記第２の半導体領域に接続される第２の金属電極とを有する
請求項５又は６に記載の半導体装置。 - 上記フォトダイオードの試験が行なわれる際に、上記第１の金属電極と上記第２の金属電極とに異なる電圧が印加されて上記第１の金属電極と上記第２の金属電極との導通が確認される
請求項７に記載の半導体装置。 - 素子分離領域で分離されたフォトダイオードが形成された半導体装置の検査方法であって、
第１導電型の第１半導体層と、上記第１半導体層の主面に形成された第２導電型の第２半導体層と、上記フォトダイオードの領域を分離するように上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第１導電型の素子分離領域と、上記素子分離領域で分離された上記フォトダイオード領域の外側において上記第２半導体層を貫通し、上記第１半導体層の表層部に達するように形成された第２導電型のモート領域とを有する半導体装置において、上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と、
上記フォトダイオード領域における上記第２半導体層と上記モート領域との間に流れる電流により上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程と
を有する半導体装置の検査方法。 - 上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程を上記半導体装置のパッケージ化工程の前に行う
請求項９に記載の半導体装置の検査方法。 - 上記フォトダイオード領域における上記第２半導体層と上記モート領域にそれぞれ異なる所定の電圧を印加する工程と上記第１半導体層の表層部に形成される第２導電型の反転層の有無を検出する工程をウェーハレベルで行う
請求項９に記載の半導体装置の検査方法。 - 上記モート領域が上記フォトダイオード領域の外側の複数個所において形成されている半導体装置に対して検査を行う
請求項９〜１１のいずれかに記載の半導体装置の検査方法。 - 上記モート領域が上記フォトダイオード領域の外周を囲って環状に形成されている半導体装置に対して検査を行う
請求項９〜１１のいずれかに記載の半導体装置の検査方法。 - 上記モート領域と上記フォトダイオード領域における上記第２半導体層との間に電流が流れることで上記フォトダイオードの特性が変化する半導体装置に対して検査を行う
請求項９〜１３のいずれかに記載の半導体装置の検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005057155A JP4105170B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置およびその検査方法 |
| US11/366,269 US7442972B2 (en) | 2005-03-02 | 2006-03-02 | Semiconductor device and inspection method thereof |
| US12/205,010 US7579858B2 (en) | 2005-03-02 | 2008-09-05 | Semiconductor device and inspection method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005057155A JP4105170B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置およびその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006245180A true JP2006245180A (ja) | 2006-09-14 |
| JP4105170B2 JP4105170B2 (ja) | 2008-06-25 |
Family
ID=36943331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005057155A Active JP4105170B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置およびその検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7442972B2 (ja) |
| JP (1) | JP4105170B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193815B2 (en) * | 2007-06-25 | 2012-06-05 | Koninklijke Philips Electronics N.V. | Photodiode self-test |
| JP2020155503A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | 光検出装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253665A (ja) * | 1989-03-27 | 1990-10-12 | Koudenshi Kogyo Kenkyusho:Kk | 光電変換素子 |
| JPH0555538A (ja) * | 1991-08-23 | 1993-03-05 | Victor Co Of Japan Ltd | 半導体受光装置 |
| JPH05102443A (ja) * | 1991-04-08 | 1993-04-23 | Texas Instr Inc <Ti> | ゲート・アレイ・ベース・セル |
| JPH0697508A (ja) * | 1992-09-10 | 1994-04-08 | Shin Etsu Handotai Co Ltd | 発光素子製造用ウエーハの検査方法 |
| JPH06204548A (ja) * | 1992-12-04 | 1994-07-22 | Nec Corp | 受光半導体装置、その製造方法およびそれを用いた光結合装置 |
| JPH09331080A (ja) * | 1996-06-12 | 1997-12-22 | Sony Corp | 受光素子を含む半導体装置およびその製造方法 |
| JPH1041488A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 回路内蔵受光素子 |
| JPH11274260A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | 半導体素子検査装置及び半導体素子検査方法 |
| JP2001135808A (ja) * | 1999-11-08 | 2001-05-18 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2001148503A (ja) * | 1999-11-22 | 2001-05-29 | Matsushita Electronics Industry Corp | 受光装置 |
| JP2003264309A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886579A (en) * | 1972-07-28 | 1975-05-27 | Hitachi Ltd | Avalanche photodiode |
| WO1999039391A1 (fr) * | 1998-01-30 | 1999-08-05 | Hamamatsu Photonics K.K. | DISPOSITIF A SEMI-CONDUCTEUR RECEPTEUR DE LUMIERE COMPORTANT UN BiCMOS INTEGRE ET UNE PHOTODIODE A AVALANCHE |
| JP4131031B2 (ja) * | 1998-03-17 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| JP3628936B2 (ja) | 2000-05-11 | 2005-03-16 | 日本テキサス・インスツルメンツ株式会社 | フォトダイオードの製造方法 |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
-
2005
- 2005-03-02 JP JP2005057155A patent/JP4105170B2/ja active Active
-
2006
- 2006-03-02 US US11/366,269 patent/US7442972B2/en active Active
-
2008
- 2008-09-05 US US12/205,010 patent/US7579858B2/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253665A (ja) * | 1989-03-27 | 1990-10-12 | Koudenshi Kogyo Kenkyusho:Kk | 光電変換素子 |
| JPH05102443A (ja) * | 1991-04-08 | 1993-04-23 | Texas Instr Inc <Ti> | ゲート・アレイ・ベース・セル |
| JPH0555538A (ja) * | 1991-08-23 | 1993-03-05 | Victor Co Of Japan Ltd | 半導体受光装置 |
| JPH0697508A (ja) * | 1992-09-10 | 1994-04-08 | Shin Etsu Handotai Co Ltd | 発光素子製造用ウエーハの検査方法 |
| JPH06204548A (ja) * | 1992-12-04 | 1994-07-22 | Nec Corp | 受光半導体装置、その製造方法およびそれを用いた光結合装置 |
| JPH09331080A (ja) * | 1996-06-12 | 1997-12-22 | Sony Corp | 受光素子を含む半導体装置およびその製造方法 |
| JPH1041488A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 回路内蔵受光素子 |
| JPH11274260A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | 半導体素子検査装置及び半導体素子検査方法 |
| JP2001135808A (ja) * | 1999-11-08 | 2001-05-18 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2001148503A (ja) * | 1999-11-22 | 2001-05-29 | Matsushita Electronics Industry Corp | 受光装置 |
| JP2003264309A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090009208A1 (en) | 2009-01-08 |
| US7442972B2 (en) | 2008-10-28 |
| JP4105170B2 (ja) | 2008-06-25 |
| US7579858B2 (en) | 2009-08-25 |
| US20060197174A1 (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4770857B2 (ja) | 半導体装置 | |
| US10923614B2 (en) | Photodiode, photodiode array, and solid-state imaging device | |
| JP4841834B2 (ja) | ホトダイオードアレイ | |
| JP5726434B2 (ja) | 半導体光検出素子 | |
| US8030728B2 (en) | Optical semiconductor device | |
| US20170263798A1 (en) | Photodetector and lidar device using the same | |
| JP2011159984A (ja) | 半導体光検出素子及び放射線検出装置 | |
| JP2006245264A (ja) | 半導体受光素子を有する集積回路 | |
| US8901690B2 (en) | Semiconductor structure for photon detection | |
| JP4105170B2 (ja) | 半導体装置およびその検査方法 | |
| US20210255231A1 (en) | Breakdown voltage detection | |
| JP2013106049A (ja) | 異なる２つの色を検出する改善された動作条件を備えた検出装置 | |
| TWI703716B (zh) | 影像感測器 | |
| JP7153106B2 (ja) | 光検出器およびこれを用いたライダー装置 | |
| WO2019017121A1 (ja) | 半導体ウェハ | |
| JP2004260181A (ja) | 受光素子及びその製造方法及びそれを適用した光電子集積回路 | |
| JPH0517492B2 (ja) | ||
| US7928529B2 (en) | Semiconductor device | |
| JP2010183032A (ja) | 受光素子、半導体装置とその製造方法、光ピックアップ装置及び光ディスク記録再生装置 | |
| JP2019102748A (ja) | 半導体光検出装置 | |
| WO2019017122A1 (ja) | 半導体ウェハ | |
| JP3997408B2 (ja) | 半導体集積回路装置の保護膜の評価方法 | |
| JPH0831894A (ja) | 半導体検査方法 | |
| JP2001177083A (ja) | 半導体装置およびその検査方法 | |
| JP5083982B2 (ja) | 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4105170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |