JPH0831894A - 半導体検査方法 - Google Patents
半導体検査方法Info
- Publication number
- JPH0831894A JPH0831894A JP6160189A JP16018994A JPH0831894A JP H0831894 A JPH0831894 A JP H0831894A JP 6160189 A JP6160189 A JP 6160189A JP 16018994 A JP16018994 A JP 16018994A JP H0831894 A JPH0831894 A JP H0831894A
- Authority
- JP
- Japan
- Prior art keywords
- light
- photodiode
- inspection
- light receiving
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の深い領域に存在する欠陥に対し
て検査を行うことができるようにする。 【構成】 ウェハ状態にあるシリコン基板１にＰ型層５
を形成し、フォトダイオード３０を構成する。このフォ
トダイオード３０に受光部２から単一波長の光３を入射
する。この光３はシリコン基板１の深くにまで到達し、
キャリア４を発生させる。このキャリア４の消滅確率が
欠陥により変わるため、フォトトランジスタの分光感度
特性を見ることにより欠陥の検査を行うことができる。
て検査を行うことができるようにする。 【構成】 ウェハ状態にあるシリコン基板１にＰ型層５
を形成し、フォトダイオード３０を構成する。このフォ
トダイオード３０に受光部２から単一波長の光３を入射
する。この光３はシリコン基板１の深くにまで到達し、
キャリア４を発生させる。このキャリア４の消滅確率が
欠陥により変わるため、フォトトランジスタの分光感度
特性を見ることにより欠陥の検査を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に半導体素
子が形成された状態で半導体基板の欠陥を検査する半導
体検査方法に関する。
子が形成された状態で半導体基板の欠陥を検査する半導
体検査方法に関する。
【０００２】
【従来の技術】従来、この種の方法として、ＴＥＧと呼
ばれるものがあり、ウェハ内の数箇所にトランジスタ素
子等のテストパターンを形成し、このテストパターンの
検査によりプロセス評価を行うようにしている。これら
のテストパターンは、ウェハ表面に形成されるため、そ
の形成深さまでに結晶欠陥等の欠陥（以下単に欠陥とい
う）が存在する場合には、それを敏感に検出することが
できる。
ばれるものがあり、ウェハ内の数箇所にトランジスタ素
子等のテストパターンを形成し、このテストパターンの
検査によりプロセス評価を行うようにしている。これら
のテストパターンは、ウェハ表面に形成されるため、そ
の形成深さまでに結晶欠陥等の欠陥（以下単に欠陥とい
う）が存在する場合には、それを敏感に検出することが
できる。
【０００３】しかしながら、そのテストパターンの形成
深さよりも深い領域に存在する欠陥については検出する
ことができない。このため、半導体素子として潜在的な
欠陥があるかどうかの判定ができなかった。これに対
し、基板内の欠陥を知る他の方法として、破壊検査があ
る。これは、欠陥部のエッチングレートが速いことを利
用したもので、ウェハの一部を例えば斜めに割り、基板
断面をエッチングして観察するすることにより欠陥の有
無を判別するようにしたものである。
深さよりも深い領域に存在する欠陥については検出する
ことができない。このため、半導体素子として潜在的な
欠陥があるかどうかの判定ができなかった。これに対
し、基板内の欠陥を知る他の方法として、破壊検査があ
る。これは、欠陥部のエッチングレートが速いことを利
用したもので、ウェハの一部を例えば斜めに割り、基板
断面をエッチングして観察するすることにより欠陥の有
無を判別するようにしたものである。
【０００４】しかしながら、この破壊検査においては、
破壊を伴った検査であるため、その検査に手間がかかっ
てしまうという問題がある。
破壊を伴った検査であるため、その検査に手間がかかっ
てしまうという問題がある。
【０００５】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたもので、半導体基板の深い領域に存在す
る欠陥を基板の破壊を伴わずに検出することができるよ
うにすることを目的とする。
鑑みてなされたもので、半導体基板の深い領域に存在す
る欠陥を基板の破壊を伴わずに検出することができるよ
うにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、半導体基
板（１）に半導体素子を形成するとともに、その半導体
基板の所定箇所に受光素子（３０）を形成する工程と、
この受光素子（３０）に検査光（３）を照射し、この検
査光（３）の照射による前記受光素子（３０）の出力特
性から前記半導体基板（１）の欠陥を検査する工程とを
有することを特徴としている。
するため、請求項１に記載の発明においては、半導体基
板（１）に半導体素子を形成するとともに、その半導体
基板の所定箇所に受光素子（３０）を形成する工程と、
この受光素子（３０）に検査光（３）を照射し、この検
査光（３）の照射による前記受光素子（３０）の出力特
性から前記半導体基板（１）の欠陥を検査する工程とを
有することを特徴としている。
【０００７】請求項２に記載の発明では、請求項１に記
載の発明に対し、前記受光素子（３０）に照射する検査
光（３）の波長を変化させ、この波長を変化させた検査
光（３）による前記受光素子（３０）の分光感度特性か
ら前記半導体基板（１）の欠陥を検査することを特徴と
している。なお、上記各手段のカッコ内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。
載の発明に対し、前記受光素子（３０）に照射する検査
光（３）の波長を変化させ、この波長を変化させた検査
光（３）による前記受光素子（３０）の分光感度特性か
ら前記半導体基板（１）の欠陥を検査することを特徴と
している。なお、上記各手段のカッコ内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。
【０００８】
【発明の作用効果】請求項１に記載の発明によれば、半
導体素子および受光素子を形成した半導体基板に対し、
受光素子に検査光を照射する。そして、この検査光の照
射による受光素子の出力特性から半導体基板の欠陥を検
査する。すなわち、検査光が半導体基板の深くにまで到
達し、その到達した光に対する受光素子の出力特性が変
化することを利用して半導体基板内の欠陥を検査するよ
うにしている。従って、半導体基板の深い領域に存在す
る欠陥に対して検査を行うことができる。その場合、半
導体基板に形成した受光素子を用いているため、従来の
破壊検査のような半導体基板の破壊を伴わずに欠陥の検
査を行うことができる。
導体素子および受光素子を形成した半導体基板に対し、
受光素子に検査光を照射する。そして、この検査光の照
射による受光素子の出力特性から半導体基板の欠陥を検
査する。すなわち、検査光が半導体基板の深くにまで到
達し、その到達した光に対する受光素子の出力特性が変
化することを利用して半導体基板内の欠陥を検査するよ
うにしている。従って、半導体基板の深い領域に存在す
る欠陥に対して検査を行うことができる。その場合、半
導体基板に形成した受光素子を用いているため、従来の
破壊検査のような半導体基板の破壊を伴わずに欠陥の検
査を行うことができる。
【０００９】また、請求項２に記載の発明においては、
検査光の波長を変化させ、この時の受光素子の分光感度
特性から半導体基板の欠陥を検査するようにしている。
従って、その分光感度特性からどの深さのところに欠陥
があるかを判別することができる。
検査光の波長を変化させ、この時の受光素子の分光感度
特性から半導体基板の欠陥を検査するようにしている。
従って、その分光感度特性からどの深さのところに欠陥
があるかを判別することができる。
【００１０】
【実施例】以下、本発明を図に示す実施例について説明
する。図１に、テスト素子としてのフォトダイオード３
０を形成した部分の断面構成を示す。このフォトダイオ
ード３０は、半導体素子や半導体集積回路を形成したウ
ェハ内の任意の箇所に形成される。その数は一つでも複
数でもよい。
する。図１に、テスト素子としてのフォトダイオード３
０を形成した部分の断面構成を示す。このフォトダイオ
ード３０は、半導体素子や半導体集積回路を形成したウ
ェハ内の任意の箇所に形成される。その数は一つでも複
数でもよい。
【００１１】フォトダイオード３０は、Ｎ型の半導体
（シリコン）基板１の表面に形成されたＰ型層５および
それぞれに接続された電極１１ａ、１１ｂにより構成さ
れている。このようなフォトダイオード３０は、一般的
な半導体素子形成プロセスで他の素子形成と同時に形成
することができる。例えば、Ｎ型シリコン基板１を用い
てＭＯＳ型集積回路を加工する場合には、ＭＯＳ型集積
回路加工工程のＰウェルやＰ型ソース・ドレインの形成
を利用して同時にＰ型層５を形成し、ＰＮダイオード構
造とする。これに電極１１ａ、１１ｂを、他の素子の電
極形成と同時に形成すればフォトダイオード３０がウェ
ハ内に形成されたことになる。
（シリコン）基板１の表面に形成されたＰ型層５および
それぞれに接続された電極１１ａ、１１ｂにより構成さ
れている。このようなフォトダイオード３０は、一般的
な半導体素子形成プロセスで他の素子形成と同時に形成
することができる。例えば、Ｎ型シリコン基板１を用い
てＭＯＳ型集積回路を加工する場合には、ＭＯＳ型集積
回路加工工程のＰウェルやＰ型ソース・ドレインの形成
を利用して同時にＰ型層５を形成し、ＰＮダイオード構
造とする。これに電極１１ａ、１１ｂを、他の素子の電
極形成と同時に形成すればフォトダイオード３０がウェ
ハ内に形成されたことになる。
【００１２】図１において、シリコン基板１とＰ型層５
によるＰＮ接合に逆バイアスの電圧を印加した状態で、
シリコン基板１上に形成した絶縁膜１２を介し、受光部
２より光３を照射すると、シリコン基板１内に電子と正
孔によるキャリア４が発生する。正孔はＰ型層５を介し
電極１１ｂに向かって移動し、電子はＮ型のシリコン基
板１内を電極１１ａに向かって移動する。
によるＰＮ接合に逆バイアスの電圧を印加した状態で、
シリコン基板１上に形成した絶縁膜１２を介し、受光部
２より光３を照射すると、シリコン基板１内に電子と正
孔によるキャリア４が発生する。正孔はＰ型層５を介し
電極１１ｂに向かって移動し、電子はＮ型のシリコン基
板１内を電極１１ａに向かって移動する。
【００１３】フォトダイオード３０に入射する光３の波
長が長いほどシリコン基板１深くまでその光が達しキャ
リア４を発生させる。ここで、フォトダイオード３０の
感度（出力電流）は、入射した光によって基板内に発生
した少数キャリアのライフタイムによって影響を受け
る。すなわち、欠陥が過剰に存在すると、少数キャリア
のライフタイムが減少し感度低下をもたらす。従って、
フォトダイオード３０の出力電流を見ることにより、欠
陥の有無を判別することができる。
長が長いほどシリコン基板１深くまでその光が達しキャ
リア４を発生させる。ここで、フォトダイオード３０の
感度（出力電流）は、入射した光によって基板内に発生
した少数キャリアのライフタイムによって影響を受け
る。すなわち、欠陥が過剰に存在すると、少数キャリア
のライフタイムが減少し感度低下をもたらす。従って、
フォトダイオード３０の出力電流を見ることにより、欠
陥の有無を判別することができる。
【００１４】図２に、通常の欠陥数より欠陥数が多い場
合（説明上、欠陥ありとする）と通常の欠陥数の場合
（説明上、欠陥なしとする）の分光感度特性の一例を示
す。この図において、波長が八百数十ｎｍ以上の時に欠
陥の有無により感度に差が生じている。この場合、上述
したように、波長が長いほどシリコン基板１深くまで光
が達しているため、この図２に示すものは、欠陥がシリ
コン基板１深くで発生していることが分かる。
合（説明上、欠陥ありとする）と通常の欠陥数の場合
（説明上、欠陥なしとする）の分光感度特性の一例を示
す。この図において、波長が八百数十ｎｍ以上の時に欠
陥の有無により感度に差が生じている。この場合、上述
したように、波長が長いほどシリコン基板１深くまで光
が達しているため、この図２に示すものは、欠陥がシリ
コン基板１深くで発生していることが分かる。
【００１５】形成されたフォトダイオード３０の分光感
度測定は、図３に示す測定装置を用いて行う。すなわ
ち、分光器２０からの単一波長の光（特許請求の範囲で
いう検査光）を、反射鏡２１を介し、ウェハステージ２
３上に設置された被測定ウェハ２２に照射する。この照
射された光は上述したようにフォトダイオード３０の受
光部２よりシリコン基板１内に入射する。そして、分光
器２０より照射する光の波長を変化させていき、フォト
ダイオード３０の分光感度特性を得る。この分光感度特
性によりウェハ内の深さ方向の欠陥の有無を検出するこ
とができ、これとＭＯＳトランジスタの特性から、ＭＯ
Ｓ型集積回路全体としての出来ばえ、またウェハプロセ
スとしての善し悪しや、不良の一歩手前の状態であるか
どうかを知ることができる。
度測定は、図３に示す測定装置を用いて行う。すなわ
ち、分光器２０からの単一波長の光（特許請求の範囲で
いう検査光）を、反射鏡２１を介し、ウェハステージ２
３上に設置された被測定ウェハ２２に照射する。この照
射された光は上述したようにフォトダイオード３０の受
光部２よりシリコン基板１内に入射する。そして、分光
器２０より照射する光の波長を変化させていき、フォト
ダイオード３０の分光感度特性を得る。この分光感度特
性によりウェハ内の深さ方向の欠陥の有無を検出するこ
とができ、これとＭＯＳトランジスタの特性から、ＭＯ
Ｓ型集積回路全体としての出来ばえ、またウェハプロセ
スとしての善し悪しや、不良の一歩手前の状態であるか
どうかを知ることができる。
【００１６】なお、このフォトダイオード３０による検
査は、ＴＥＧの一つとして行われるが、その検査時期は
ウェハからの切り出し前後いずれであってもよい。ま
た、図４に示すように、Ｐ型シリコン基板１４上にＮ型
エピ層１３を形成し、その間に埋め込み層６を有するエ
ピ基板の場合には、埋め込み層６の形成によりＮ型エピ
層１３に欠陥を生じているかどうか、また埋め込み層６
自体に欠陥があるかどうかを検出することができる。
査は、ＴＥＧの一つとして行われるが、その検査時期は
ウェハからの切り出し前後いずれであってもよい。ま
た、図４に示すように、Ｐ型シリコン基板１４上にＮ型
エピ層１３を形成し、その間に埋め込み層６を有するエ
ピ基板の場合には、埋め込み層６の形成によりＮ型エピ
層１３に欠陥を生じているかどうか、また埋め込み層６
自体に欠陥があるかどうかを検出することができる。
【００１７】また、本発明は、バイポーラトランジスタ
型集積回路形成の場合にも適用することができる。その
例を図５〜図８に示す。図５において、バイポーラトラ
ンジスタ型集積回路の場合、Ｎ型エピ層１３は他の領域
においてエミッタ、ベース等が形成されるため、不純物
濃度が低く設定されている。このため、Ｐ型シリコン基
板１４との間にＮ型埋め込み層１５を形成するととも
に、Ｎ型拡散層１６を形成している。このＮ型埋め込み
層およびＮ型拡散層は他の領域においてはコレクタ層と
して形成される。また、１７はＰ型の拡散層である。こ
の例の場合には、光照射により基板内に発生したキャリ
アのうち正孔はＮ型埋め込み層１５により捕獲される。
型集積回路形成の場合にも適用することができる。その
例を図５〜図８に示す。図５において、バイポーラトラ
ンジスタ型集積回路の場合、Ｎ型エピ層１３は他の領域
においてエミッタ、ベース等が形成されるため、不純物
濃度が低く設定されている。このため、Ｐ型シリコン基
板１４との間にＮ型埋め込み層１５を形成するととも
に、Ｎ型拡散層１６を形成している。このＮ型埋め込み
層およびＮ型拡散層は他の領域においてはコレクタ層と
して形成される。また、１７はＰ型の拡散層である。こ
の例の場合には、光照射により基板内に発生したキャリ
アのうち正孔はＮ型埋め込み層１５により捕獲される。
【００１８】図６は、Ｎ型拡散層１６の幅を広くしたも
のであり、図７はＮ型埋め込み層１５およびＮ型拡散層
１６をなくした場合の例である。このようにしても、基
板内に発生したキャリアにより欠陥を検出することがで
きる。また、図８は、Ｐ型埋め込み層１８およびＰ型拡
散層１７にてＮ型エピ層１３の領域を囲うようにしたも
のである。この場合には、その囲まれたＮ型エピ層１３
内でのキャリアによりその部分での欠陥を検出すること
ができる。
のであり、図７はＮ型埋め込み層１５およびＮ型拡散層
１６をなくした場合の例である。このようにしても、基
板内に発生したキャリアにより欠陥を検出することがで
きる。また、図８は、Ｐ型埋め込み層１８およびＰ型拡
散層１７にてＮ型エピ層１３の領域を囲うようにしたも
のである。この場合には、その囲まれたＮ型エピ層１３
内でのキャリアによりその部分での欠陥を検出すること
ができる。
【００１９】なお、上記種々の実施例において、フォト
ダイオードはＰＮ接合を有するものであればよいため、
それぞれの実施例において、ＰとＮを逆にした構成に対
しても本発明を適用することができる。また、半導体基
板の一面側に両電極１１ａ、１１ｂを形成するものを示
したが、基板の裏面に電極が形成されている場合には、
基板の両面の電極から出力電流を取り出すようにしても
よい。
ダイオードはＰＮ接合を有するものであればよいため、
それぞれの実施例において、ＰとＮを逆にした構成に対
しても本発明を適用することができる。また、半導体基
板の一面側に両電極１１ａ、１１ｂを形成するものを示
したが、基板の裏面に電極が形成されている場合には、
基板の両面の電極から出力電流を取り出すようにしても
よい。
【００２０】また、所定波長域の間で波長を変化させ、
分光感度特性で深さ方向の欠陥を検査するものを示した
が、ある深さに対して欠陥の有無を検査するような場合
には、波長を固定した単一波長の光を照射して検査する
ようにしてもよい。さらに、上記実施例では、ウェハ状
態にある半導体基板に対して本発明を適用するものを示
したが、半導体チップ毎にフォトダイオードを形成して
おき、それに対して本発明による検査を行うようにして
もよい。
分光感度特性で深さ方向の欠陥を検査するものを示した
が、ある深さに対して欠陥の有無を検査するような場合
には、波長を固定した単一波長の光を照射して検査する
ようにしてもよい。さらに、上記実施例では、ウェハ状
態にある半導体基板に対して本発明を適用するものを示
したが、半導体チップ毎にフォトダイオードを形成して
おき、それに対して本発明による検査を行うようにして
もよい。
【００２１】さらに、上記実施例においては、受光素子
としてフォトダイオードを用いるものを示したが、フォ
トトランジスタを用いて同様の検査を行うようにしても
よい。
としてフォトダイオードを用いるものを示したが、フォ
トトランジスタを用いて同様の検査を行うようにしても
よい。
【図１】本発明の一実施例を示すフォトダイオードの構
成を示す断面図である。
成を示す断面図である。
【図２】フォトダイオードの分光感度特性の一例を示す
特性図である。
特性図である。
【図３】フォトダイオードの分光感度測定を行う装置を
示す図である。
示す図である。
【図４】Ｎ型エピ基板にフォトダイオードを形成した実
施例の断面構成図である。
施例の断面構成図である。
【図５】バイポーラトランジスタ型集積回路に本発明を
適用した場合の実施例を示す断面構成図である。
適用した場合の実施例を示す断面構成図である。
【図６】図５に示すものに対し、他の構成を示す断面構
成図である。
成図である。
【図７】図５に示すものに対し、さらに他の構成を示す
断面構成図である。
断面構成図である。
【図８】図５に示すものに対し、さらに他の構成を示す
断面構成図である。
断面構成図である。
１ シリコン基板 ２ 受光部 ３ 照射光 ４ キャリア ５ Ｐ型層 １１ａ、１１ｂ 電極 １２ 絶縁膜
Claims (2)
- 【請求項１】 半導体基板に半導体素子を形成するとと
もに、その半導体基板の所定箇所に受光素子を形成する
工程と、 この受光素子に検査光を照射し、この検査光の照射によ
る前記受光素子の出力特性から前記半導体基板の欠陥を
検査する工程とを有することを特徴とする半導体検査方
法。 - 【請求項２】 前記受光素子に照射する検査光の波長を
変化させ、この波長を変化させた検査光による前記受光
素子の分光感度特性から前記半導体基板の欠陥を検査す
ることを特徴とする請求項１に記載の半導体検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160189A JPH0831894A (ja) | 1994-07-12 | 1994-07-12 | 半導体検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160189A JPH0831894A (ja) | 1994-07-12 | 1994-07-12 | 半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831894A true JPH0831894A (ja) | 1996-02-02 |
Family
ID=15709750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6160189A Pending JPH0831894A (ja) | 1994-07-12 | 1994-07-12 | 半導体検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831894A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020119930A (ja) * | 2019-01-21 | 2020-08-06 | 信越半導体株式会社 | ウェーハの評価方法 |
-
1994
- 1994-07-12 JP JP6160189A patent/JPH0831894A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020119930A (ja) * | 2019-01-21 | 2020-08-06 | 信越半導体株式会社 | ウェーハの評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772867B2 (en) | Structures for testing and locating defects in integrated circuits | |
| US8865482B2 (en) | Method of detecting the circular uniformity of the semiconductor circular contact holes | |
| JP3274924B2 (ja) | 半導体装置のスクリーニング方法 | |
| KR19990006344A (ko) | 반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치 | |
| US6326220B1 (en) | Method for determining near-surface doping concentration | |
| US5440384A (en) | Methods of inspecting wafers for manufacturing light emitting elements | |
| JPH08139146A (ja) | 半導体表面のライフタイム評価方法 | |
| US5976898A (en) | Localization of defects of a metallic layer of a semiconductor circuit | |
| JPH0831894A (ja) | 半導体検査方法 | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| TWI472782B (zh) | 半導體裝置之檢測方法以及半導體裝置之檢測系統 | |
| JP4105170B2 (ja) | 半導体装置およびその検査方法 | |
| JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
| US7074628B2 (en) | Test structure and method for yield improvement of double poly bipolar device | |
| JP2000208577A (ja) | 半導体評価方法及び欠陥位置特定装置 | |
| JPS6387736A (ja) | 半導体装置 | |
| US6285040B1 (en) | Internal-logic inspection circuit | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| Johnson et al. | Laser-based FA techniques for monitoring of defective SRAM junctions | |
| JP2004128414A (ja) | 半導体デバイスの不良解析方法 | |
| JPH08139302A (ja) | 光半導体ウェハおよび光半導体受光素子の製造方法 | |
| JP2001077168A (ja) | 半導体基板の評価方法並びに半導体基板及び半導体装置 | |
| JP2003151961A (ja) | 半導体装置の検査方法および検査装置 | |
| JPH11126911A (ja) | ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法 | |
| JPH04196146A (ja) | リニアイメージセンサーの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |