KR19990006344A - 반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치 - Google Patents

반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치 Download PDF

Info

Publication number
KR19990006344A
KR19990006344A KR1019980004654A KR19980004654A KR19990006344A KR 19990006344 A KR19990006344 A KR 19990006344A KR 1019980004654 A KR1019980004654 A KR 1019980004654A KR 19980004654 A KR19980004654 A KR 19980004654A KR 19990006344 A KR19990006344 A KR 19990006344A
Authority
KR
South Korea
Prior art keywords
sample wafer
wafer
semiconductor
oxide film
evaluation
Prior art date
Application number
KR1019980004654A
Other languages
English (en)
Other versions
KR100293288B1 (ko
Inventor
야수히로 키무라
모리히코 쿠메
츠네아키 후지세
마사노리 고하라
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
모리 레이지로
수미토모 시틱스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤, 모리 레이지로, 수미토모 시틱스 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR19990006344A publication Critical patent/KR19990006344A/ko
Application granted granted Critical
Publication of KR100293288B1 publication Critical patent/KR100293288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/162—Testing steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

산화막 내압특성의 평가에 있어서, 평가의 턴어라운드 타임이 짧고 프로세스장치 및 산화막내압특성 평가장치가 필요없는 반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치를 얻는다.
SC-1액조(液槽)2를 사용해서 샘플 웨이퍼1를 에칭하여 경면연마(鏡面硏磨)등을 포함하는 가공프로세스에 의해서 생기는 가공결함을 피트로 변화시킨다. 이 피트를 이물질검사장치를 사용하여 피트수를 검출하고, 이 검출된 피트수와 미리 요구되고 있는 피트수-산화막 내압특성의 관계를 사용하면, 샘플 웨이퍼1의 산화막 내압특성의 평가를 행할 수 있다.

Description

반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치
본 발명은 신뢰성이 높은 게이트 산화막을 가지는 반도체 장치를 얻기 위한 반도체 웨이퍼의 평가방법 및 그 평가방법으로 평가된 반도체 웨이퍼를 이용하여 반도체 장치를 제조하는, 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치에 관한 것이다.
반도체집적회로의 미세화 및 대면적화에 따라서, MOS 디바이스에서의 게이트 산화막의 신뢰성향상은 보다 중요해지고 있다. 게이트 산화막의 신뢰성은, 이 게이트 산화막이 형성되는 반도체 웨이퍼의 품질에 의해서 좌우된다. 따라서, 신뢰성이 높은 게이트 산화막을 가지는 반도체 장치를 얻기 위해서는, 사전에 이 제조에서 반도체 웨이퍼의 평가를 행할 필요가 있다.
게이트 산화막의 신뢰성을 좌우하는 요인은,
① 실리콘결정중의 산소농도에 의한 실리콘 결정품질
② 단결정성장중의 열이력에 의해 발생하는 결정결함에 의한 실리콘결정품질
③ 게이트 산화막 성막전의 열처리에 의해 발생하는 결정결함의 거동에 의한 실리콘결정품질이 주로 생각되고 있었다.
그렇지만, 최근의 반도체제조프로세스의 저온화에 따라서, 상기 ①∼③ 뿐만 아니라, ④ 경면연마등의 가공프로세스에 의해서 생기는 가공결함에 의한 실리콘 결정품질도 게이트 산화막의 신뢰성을 좌우하는 요인으로서 거론되게 되었다.
반도체 웨이퍼의 평가에 관해서는, 예컨대 특개평 4-212433호공보나 특개평7-206591호공보가 있다. 이 2개의 공보에는 반도체 웨이퍼상에 형성되는 소자의 효율저하등의 반도체 웨이퍼측의 원인으로서 기판표면의 결정결함을 들고 있지만, 상기 ④에 관해서는 서술되고 있지 않다.
신뢰성이 높은 게이트 산화막을 가지는 반도체 장치를 얻기 위해서, 반도체 장치의 제조에서의 종래의 반도체 웨이퍼의 평가는 실제로 형성된 게이트 산화막을 이용하여 행해진다. 즉, 경면연마뒤 평가대상의 반도체 웨이퍼상에 프로세스장치를 사용하여 산화, 패터닝, 배선형성등의 처리를 함으로써, 실제로 게이트 산화막을 가지는 MOS 구조의 테스트패턴을 형성한다. 다음에, 산화막내압특성(예컨대 TDDB(Time Dependent Dielectric breakdown)특성)을 측정하기 위한 산화막내압특성 평가장치(테스터등)을 사용하여, 이 테스트패턴에 대하여 산화막 내압특성을 측정한다. 다음에, 상기 측정결과로서 반도체 웨이퍼를 평가한다.
그렇지만, 상기 반도체 장치의 제조에서의 반도체 웨이퍼의 평가는 다음과 같은 문제점이 있다.
① 테스트패턴이 샘플 웨이퍼상에 형성할 필요가 있기 때문에, 평가의 개시로부터 반도체 웨이퍼의 평가를 행할 때까지 요하는 시간(턴어라운드 타임)이 걸린다.
② 테스트패턴을 형성하기 위한 프로세스장치가 필요하다.
③ 산화막내압 특성평가장치가 필요하다고 하는 문제점을 들 수 있다.
본 발명은 이들 문제점을 해결하기 위해서 이루어진 것으로, 평가의 턴어라운드 타임이 짧고, 프로세스장치 및 산화막 내압특성평가장치가 필요없고, 경면연마등의 가공프로세스에 의해서 생기는 가공결함을 고려한 반도체 웨이퍼의 평가방법과 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치를 얻는 것을 목적으로 한다. 본 발명에 관계되는 과제해결수단은, (a) 경면연마가 시행된 반도체 웨이퍼를 준비하는 스텝과, (b) 상기 경면연마를 포함하는 연삭연마에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 상기 반도체 웨이퍼 표면하의 결함을 검출할 수 있는 크기의 피트로 변화시키는 스텝과, (c) 상기 (b)스텝후에 상기 반도체 웨이퍼 표면상의 피트수를 검출하는 스텝과, (d) 상기 (c)스텝에서 검출된 피트수에 따라서, 상기 반도체 웨이퍼의 산화막 내압특성의 평가를 행하는 스텝을 구비한다.
도 1은 본 발명에서의 반도체 웨이퍼의 평가방법에서 반도체 장치의 제조방법을 나타내는 플로우챠트.
도 2는 본 발명의 실시의 형태 1에서의 도 1의 스텝104의 설명도.
도 3은 본 발명의 실시의 형태 1에서의 도 1의 스텝104의 설명도.
도 4는 본 발명의 실시의 형태 1에서의 도 1의 스텝104의 설명도.
도 5는 파티클의 검출원리의 설명도.
도 6은 제거량과 피트밀도와의 관계를 나타내는 그래프.
도 7은 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 8은 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 9는 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 10은 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 11은 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 12는 본 발명의 실시의 형태 1에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 13은 본 발명의 반도체 장치의 제조방법을 실시하지 않고서 제조된 반도체 장치의 효율의 변화를 나타내는 그래프.
도 14는 본 발명의 반도체 장치의 제조방법을 실시하여 제조된 반도체 장치의 효율변화를 나타내는 그래프.
도 15는 본 발명의 실시의 형태 2에서의 도 1의 스텝104의 설명도.
도 16은 본 발명의 실시의 형태 2에서의 도 1의 스텝104의 설명도.
도 17은 본 발명의 실시의 형태 2에서의 도 1의 스텝104의 설명도.
도 18은 본 발명의 실시의 형태 2에서의 도 1의 스텝104의 설명도.
도 19는 본 발명의 실시의 형태 2에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 20은 본 발명의 실시의 형태 2에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 21은 본 발명의 실시의 형태 2에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도 22는 본 발명의 실시의 형태 2에서의 경면연마뒤의 반도체 웨이퍼에 대한 평가의 실예도.
도면의 주요부분에 대한 부호의 설명
1 : 샘플 웨이퍼 2 : SC-1액조
3 : 열산화막 4 : 불산액조
(실시의 형태 1)
우선, 본 발명의 실시의 형태 1에서의 반도체 장치의 제조방법을 도 1∼도 4를 사용하여 설명한다. 도 1은 본 발명에서의 반도체 웨이퍼의 평가방법으로서 반도체 장치의 제조방법을 나타내는 플로우챠트이다.
스텝101을 참조하여 복수의 반도체 웨이퍼는, 하나의 육성된 반도체잉곳을 절단하여 제조된다.
다음에, 스텝102을 참조하여 스텝101에서 제조된 복수의 반도체 웨이퍼가 각각 경면연마 등의 가공프로세스(硏削硏磨)(연삭연마)가 시행된다. 이 스텝102에서 가공된 복수의 반도체 웨이퍼가 로트내의 복수의 반도체 웨이퍼이다. 이렇게 해서, 스텝102에서는 어떤 로트내의 복수의 반도체 웨이퍼를 준비한다. 또, 이 로트내의 복수의 반도체 웨이퍼에는 경면연마등의 가공프로세스에 의해서 생기는 가공결함이 존재해 있게 된다.
다음에, 스텝103을 참조하여 스텝102에서 준비된 로트내의 복수의 반도체 웨이퍼내에서 소정수를 샘플 웨이퍼로서 추출한다. 소정수는 단수 또는 복수라도 상관없다. 스텝103에서 추출된 샘플 웨이퍼의 예를 도 2에 나타낸다. 도 2에 나타내는 샘플 웨이퍼1는 크기가 200mmψ이고 경면연마 되어 있다.
이상과 같이 스텝101∼스텝에서는, 최종적으로 경면연마가 시행된 반도체 웨이퍼를 준비한다.
다음에 스텝104을 참조해서, 이물질검사장치를 이용하여 도 2에 나타내는 샘플 웨이퍼1 표면의 파티클수를 검출한다. 이물질검사장치는, 예컨대 Tencor사 제조의 Surfscan6200이 있어 이것을 사용한다. 이 장치를 사용하여 검출되는 파티클의 크기는 약 0.10∼0.14㎛ψ이상이다.
파티클의 검출원리는 다음과 같다. 즉, 도 5를 참조하여 샘플 웨이퍼1 표면을 레이저광 1a에 의해 주사하면, 파티클인 이물질 1b에서의 빛산란이 생긴다. 검출기 1d(예컨대 포토다이오드등)은 렌즈1c를 통해 빛산란을 검출한다. 이물질 검사장치는, 이 검출된 빛산란의 강도를 측정함으로서 이물질1b의 위치 및 크기를 검출한다. 또, 이물질 검사장치가 검출하는 파티클에는 샘플 웨이퍼1의 표면에 부착되어 있는 이물질1b 외에, 결정결함의 피트 1b'(Crystal Originated Particle)도 있다.
샘플 웨이퍼1의 청정도가 충분히 관리된 가공라인으로 제조되어 있는 경우, 통상 0.12㎛ψ 이상의 파티클수는 0∼100개이다. 또, 이 경우의 파티클은 샘플 웨이퍼1 표면에 부착되어 있는 이물질 1b이 세정되어 제거되고 있기 때문에, 주로 피트 1b'이다.
만일 이 스텝104에서 검출된 파티클수가 미리 정해진 수보다 많으면, 이 시점에서 이 샘플 웨이퍼1 로트내의 복수의 반도체 웨이퍼를 모두 불량품이라고 판단할 수 있다.
다음에, 스텝105을 참조하여 도3에 나타낸 바와 같이, 샘플 웨이퍼1를 SC-1 액조2내에 담근다. 이 SC-1액조2는 NH4OH, H2O2및 H2O의 혼합액을 채운 액조이다. 샘플 웨이퍼1를 SC-1액조2내에 담그면, 샘플 웨이퍼1 표면에서의 산화막의 형성과 이 산화막의 제거가 동시에 행해진다. 이 산화막의 형성 및 제거에 의해, 샘플 웨이퍼1의 표면이 에칭되어 제거된다. 특히 가공결함에서 에칭되는 양은 많기 때문에 가공결함은 피트로 변화한다. 그리고 반도체 웨이퍼 표면하의 결함, 즉 가공결함이 변화된 피트 및 스텝102에서 이미 존재하고 있는 피트는, 에칭에 의해, 이물질 검사장치에서 검출이 가능한 크기의 피트로 변화된다.
또한 스텝105에서, 산화막의 제거와 동시에 도 2의 샘플 웨이퍼1 표면에 부착되어 있는 이물질 1b(도5참조)도 제거된다. 이와 같이 스텝105에서는 SC-1을 사용하여 샘플 웨이퍼1의 표면을 제거함으로써, 경면연마등의 가공프로세스에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 샘플 웨이퍼1 표면하의 결함을 이물질 검사장치에서 검출이 가능한 크기의 1피트로 변화시킨다.
다음에 스텝 105 뒤에, 스텝106을 참조하여 샘플 웨이퍼1를 SC-1액조2내에서 추출한다. 도 4에 나타내는 샘플 웨이퍼1는 SC-1액조2내에서 추출된 샘플 웨이퍼이다. 또한 해당 액조2내에서 추출된 샘플 웨이퍼1 표면상의 파티클은, 상술한 바와 같이 스텝105에서 이물질이 제거되어 있기 때문에 주로 피트이다. 그리고 이물질검사장치에서 SC-1액조2를 사용하여 에칭된 샘플 웨이퍼1 표면상의 피트를 검출한다.
스텝106에서, 샘플 웨이퍼1의 결함이 없을 경우, 검출되는 0.12 ㎛ψ 이상의 파티클수는 제거되는 샘플 웨이퍼1의 표면에서의 깊이(이하 「제거량」이라고 칭한다)에 좌우되지만, 통상 약 수천개이다. 결함이 있다는 것은 스텝102의 경면연마등의 가공프로세스에 의해서 생기는 가공결함이 많은 것을 말한다. 이 경우의 파티클의 증가원인은 샘플 웨이퍼1가 SC-1액조2를 사용하여 에칭된 것에 의해, 피트의 크기가 이물질검사장치의 검출이 가능한 크기로 변화했기 때문이다.
한 편, 샘플 웨이퍼1의 결함이 있을 경우, 검출되는 0.12㎛ψ 이상의 파티클수는, 통상, 결함이 없을 경우의 수십배(약 수천개)이다. 이 경우의 파티클수의 증가의 원인은 샘플 웨이퍼1가 SC-1액조2를 사용하여 에칭된 것에 의해, 피트의 크기가, 이물질검사장치의 검출이 가능한 크기로 변화된 것에 덧붙여서, 가공결함이 피트로 변화했기 때문이다.
다음에, 스텝107을 참조하여 스텝106에서 검출된 피트수에 의거해서 반도체 웨이퍼의 산화막내압특성의 평가를 행한다. 이하, 상세하게 스텝107에 관해서 설명한다. 도 6은 다른 4개의 로트내의 샘플 웨이퍼1에 대하여 스텝104∼106에 의해서 얻을 수 있는 결과예를 나타내는 그래프이다. 도 6의 횡축은 제거량(단위= nm), 세로축은 검출된 피트의 피트밀도(단위:개/cm 2:피트의 크기는 0.12㎛ψ이상)이다. 도 6에 나타낸 바와 같이, 제거량이 20 nm보다 얕은 경우에는, 샘플 웨이퍼1의 피트밀도에 큰 차이는 없다. 그러나 제거량이 20 nm보다 깊은 경우에는, 샘플 웨이퍼1의 피트밀도에 큰 차이가 생긴다. 즉, 샘플 웨이퍼1는 제거량이 20 nm보다 깊은 피트밀도의 대소에 따라서 양분된다. 이것은, 스텝102의 경면연마등의 가공프로세스에 의해서 생기는 가공결함이, 반도체 웨이퍼내의 반도체 웨이퍼의 표면에서 20 nm보다도 깊은 반도체 웨이퍼내의 위치까지를 제거함으로써, 이 물질검사장치가 검출가능한 크기의 피트로서 현재화(顯在化)하기 위함이다. 검출된 피트의 피트밀도가 비교적 작은 샘플 웨이퍼1에는 결함이 없다고 판단되는 것으로 하고, 검출된 피트의 피트밀도가 비교적 큰 경우에는 결함이 있다고 판단되는 것으로 한다. 예컨대 제거량을 20 nm보다 크게 하여 검출된 피트의 피트밀도가 10개/cm2이하인 경우에는 결함이 없다고 판단하고, 검출된 피트의 피트밀도가 70개/cm2이상인 경우에는 결함이 있다고 판단한다.
따라서, 스텝105은 제거량을 20nm보다 깊게 하여 샘플 웨이퍼 1중에서, 샘플 웨이퍼1의 표면에서 20 nm보다도 깊은 샘플 웨이퍼1내의 위치까지를 제거할 필요가 있다. 이 제거량이 20 nm보다 깊어지는 에칭의 조건은 예컨대 SC-1액의 온도가 80도이상, 또 에칭의 시간이 30분이상 이다.
도 7∼도 12는 서로 다른 로트 A, B 내의 샘플 웨이퍼1에 대하여 스텝104∼106에 의해서 얻어진 실예도이다. 도 7∼도 9는 로트A(샘플 웨이퍼1의 크기는 200mmψ)에 대응하는 것을 나타내고 있다. 도 10∼도 12는 로트 A와는 다른 로트 B(샘플 웨이퍼1의 크기는 200mmψ)에 대응하는 것을 나타내고 있다. 도 7 및 도 10은 도 2의 샘플 웨이퍼1의 파티클맵(파티클의 크기는 0.12㎛ψ이상)을 나타낸다. 도 8 및 도 11은 도 4의 샘플 웨이퍼1(제거량은 24nm)의 파티클맵(파티클의 크기는 0.12㎛ψ이상)을 나타낸다. 도 9 및 도 12는 TDDB 특성을 나타내고 있다.
우선, 도 7 및 도 10을 참조해서 로트 A 및 로트 B의 샘플 웨이퍼1 표면상의 파티클수의 분포상황은, 도 2의 샘플 웨이퍼1에서는 큰 차이가 없다. 그러나 도 8 및 도11을 참조해서, 로트 A 및 로트 B의 샘플 웨이퍼1 표면상의 파티클수의 분포상황은 도 4의 샘플 웨이퍼1에서는 큰 차이가 있다. 도 8의 파티클수는 대폭 증가해서 약 30000개인데 비하여, 도 11의 파티클수는 약 1000개이다. 이 차이의 원인은 로트 A의 샘플 웨이퍼1에는 많은 가공결함이 있기 때문이다. 또한, 도 9 및 도 12를 참조해서 로트A의 샘플 웨이퍼1의 절연파괴는 일정한 스트레스가 약 1초간 주어져서 생기는데 비하여, 로트 B의 샘플 웨이퍼1의 절연파괴는 동일한 스트레스가 1초간 주어지더라도 생기지 않는다. 도 7∼도 12에서 알 수 있듯이, 경면연마뒤의 샘플 웨이퍼1의 평가는 종래와 같이 테스트패턴을 형성하여 산화막 내압특성을 산화막내압특성 측정장치를 사용하여 측정하지 않아도, SC-1액조2를 사용한 에칭을 이용하면 가능하다.
따라서, 이후, 다른 로트내에서의 경면연마뒤의 샘플 웨이퍼1의 평가는 다음과 같이 행할 수가 있다. 먼저, 샘플 웨이퍼1에 대하여 스텝104∼106을 행한다. 그리고 스텝106에서 검출된 피트수와 미리 요구되고 있는 피트수-산화막내압특성의 관계(여기서는 도 7∼도 9의 관계 및 도 10∼도 12의 관계)를 비교하여, 샘플 웨이퍼1의 산화막내압특성의 평가를 행한다. 예컨대, 스텝106에서 검출된 피트수가 도 8의 피트수와 거의 같으면, 이 샘플 웨이퍼1의 산화막내압특성은 도 9와 같이 될 것이라고 평가된다.
스텝107에서 결함이 있다고 판단된 샘플 웨이퍼1에는, 신뢰성이 높은 게이트 산화막을 형성하는 일이 곤란하기 때문에, 이 샘플 웨이퍼1를 불량품이라고 평가한다. 이와 반대로 결함이 없다고 판단된 샘플 웨이퍼1를 양품이라고 평가한다.
다음에 스텝108을 참조하여 스텝107의 평가의 결과, 샘플 웨이퍼1가 양품이라고 평가되었을 때에는, 이 샘플 웨이퍼1의 로트를 양품이라고 판단하고, 샘플 웨이퍼1가 불량품이라고 평가하였을 때에는, 이 샘플 웨이퍼1의 로트를 불량품이라고 판단한다. 또, 스텝103에서 복수의 샘플 웨이퍼1가 추출된 경우, 이들 샘플 웨이퍼1중의 하나라도 불량품이라고 평가되면, 이 샘플 웨이퍼1의 로트를 불량품이라고 판단한다.
다음에, 스텝109 및 110을 참조하여 스텝108에서 양품이라고 판단된 로트는 불량품이라고 판단된 로트와 구별하여 관리된다. 다음에, 스텝 111을 참조하여 샘플 웨이퍼1의 평가에 따라서 양품 혹은 불량품이라고 판단된 로트중에서, 양품의 로트를 선택하여 반도체 장치의 제조에 제공한다.
다음에, 스텝112를 참조하여 스텝111에서 제공된 양품의 로트내의 반도체 웨이퍼10를 사용하여 집적회로를 제조한다.
다음에 스텝113을 참조하여, 스텝112의 결과 소정의 구조의 소자를 가지는 집적회로10a가 반도체 웨이퍼10상에 형성된다. 이 소자는 게이트 산화막을 가지며 예컨대 MOS 트랜지스터나 IGBT 등이다.
이와 같이 스텝111∼113에서는 스텝108에서 양품이라고 판단된 로트내의 반도체 웨이퍼상에 소정의 소자를 형성한다.
도 13은 스텝102에서 경면연마된 반도체 웨이퍼를 스텝103∼111을 개재하지 않고서 스텝112에 제공한 경우의 집적회로10a의 효율의 일시에 대한 변동을 나타내는 그래프이다. 한 편, 도 14는 스텝102에서 경면연마된 반도체 웨이퍼를, 스텝103∼111을 통해 스텝112에 제공한 경우의 집적회로10a의 수율의 일시에 대한 변동을 나타내는 그래프이다. 도 13 및 도 14를 서로 비교해서 알 수 있는 바와 같이, 도 14의 본 발명을 실시하여 제조된 집적회로10a의 수율의 변동은, 도 13의 본 발명을 실시하지 않고서 제조된 집적회로10a의 수율의 변동보다 작다.
본 실시의 형태에서의 반도체 장치의 제조방법의 효과는 다음과 같다. 즉,
(1) 샘플 웨이퍼1의 산화막내압특성의 평가가 피트수로 행해짐으로써, 테스트패턴을 형성할 필요가 없기 때문에 턴어라운드 타임이 짧고, 프로세스장치 및 산화막내압특성 평가장치가 필요없다.
(2) 샘플 웨이퍼1의 표면에서 20nm보다도 깊은 샘플 웨이퍼1내의 위치까지를 제거했을 때의 스텝106에서 검출되는 피트수는, 샘플 웨이퍼1의 표면에서 20nm 미만밖에 제거하지 않을 때의 그것보다도 훨씬 많다. 즉, 샘플 웨이퍼1의 표면에서 20 nm보다도 깊은 샘플 웨이퍼1내의 위치까지를 제거했을 때는, 경면연마등의 가공프로세스에 의해서 생기는 가공결함의 총수를 보다 정확하게 검출할 수 있다.
(3) 로트내의 복수의 반도체 웨이퍼에서 추출된 반도체 웨이퍼를 샘플 웨이퍼1로 하여, 해당 추출된 샘플 웨이퍼1의 평가를 행한다. 그리고, 로트내의 그 밖의 반도체 웨이퍼를, 그들 평가가 추출된 샘플 웨이퍼의 평가와 동일한 것으로 취급하여 관리하면, 각 반도체 웨이퍼마다 평가를 행하지 않아도 되기 때문에 관리가 간단하게 끝난다.
(4) 샘플 웨이퍼1의 평가에 따라서 선택하여, 이 선택된 반도체 웨이퍼상에 반도체 장치를 형성함으로써 반도체 장치의 품질이 향상하고, 반도체 장치의 수율의 향상이나 수율의 변동을 억제를 도모할 수 있다.
(5) SC-1액조2를 사용하여 샘플 웨이퍼1의 표면을 제거하면, 경면연마등의 가공프로세스에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 반도체 웨이퍼 표면하의 결함을, 이물질검사장치를 사용하여 검출할 수 있는 크기의 피트로 변화시킬 수 있다.
(실시의 형태 2)
다음에, 본 발명의 실시의 형태 2에서의 반도체 장치의 제조방법을 도 1 및 도 15∼도 18을 사용하여 설명한다. 본 실시의 형태에서는, 도 1에 나타내는 반도체 장치의 제조방법과 마찬가지지만 스텝104∼107이 다르다. 이하, 본 실시의 형태에서의 스텝104∼107에 관해서 설명한다.
스텝104을 참조해서, 이물질검사장치를 사용하여 도 15에 나타내는 샘플 웨이퍼1표면의 파티클수를 검출한다. 도 15에 나타내는 샘플 웨이퍼1는, 스텝103에서 추출된 샘플 웨이퍼의 예이다. 도 15에 나타내는 샘플 웨이퍼1는 크기가 200mmψ이고 경면연마되고 있다. 이물질검사장치는 예컨대 Tencor 사 제조의 Surfscan 6200가 있고 이것을 사용한다. 이 장치를 사용하여 검출되는 파티클의 크기는 약 0.10∼0.14㎛ψ 이상이다. 또, 스텝102에서 준비된 로트내의 복수의 반도체 웨이퍼에는 경면연마등의 가공프로세스에 의해서 생기는 가공결함이 존재하고 있는 것으로 한다.
샘플 웨이퍼1의 청정도가 충분히 관리된 가공라인으로 제조되어 있다. 이 경우, 통상0.12㎛ψ이상의 파티클수는 0∼100개, 또, 이 경우의 파티클은, 샘플 웨이퍼1 표면에 부착되어 있는 이물질1b(도5참조)가 세정되어 제거되고 있기 때문에, 주로 피트1b'이다.
만약에 이 스텝104에서 검출된 파티클수가 미리 정해진 수보다 많으면, 이 시점에서 이 샘플 웨이퍼1의 로트내의 복수의 반도체 웨이퍼를 모두 불량품이라고 판단할 수 있다.
다음에, 스텝105을 참조하여 도 16에 나타낸 바와 같이 샘플 웨이퍼1를 가열에 의해 산화(열산화)함으로써, 열산화막3을 샘플 웨이퍼1의 표면에 형성한다. 특히 가공결함으로 형성되는 열산화막3의 막두께는 가공결함이 없는 부분보다 두껍다. 다음에, 도17에 나타낸 바와 같이 열산화막3이 형성된 샘플 웨이퍼1를 불산(HF)을 채운 불산액조4내에 담근다. 이 불산은 반도체 웨이퍼를 용해시키지 않고 열산화막3만을 제거할 수 있는 용액이다. 또, 불산액조4에 채워져있는 불산을 반도체 웨이퍼를 용해시키지 않고 열산화막3만을 제거할 수 있는 다른 용액으로 대체해도 된다. 샘플 웨이퍼1를 불산액조4내에 담금으로써 열산화막이 제거, 즉 샘플 웨이퍼1의 표면이 제거된다. 가공결함으로 형성되는 열산화막3의 막두께는 두껍기 때문에, 가공결함은 피트로 변화된다. 그리고 반도체 웨이퍼 표면하의 결함, 즉 가공결함이 변화된 Z 및 스텝102에서 이미 존재하고 있는 결함은, 에칭에 의해 이물질검사장치에 의해서 검출이 가능한 크기의 피트로 변화된다.
또한, 스텝105에서 열산화막3의 제거와 동시에 도 15의 샘플 웨이퍼1의 표면에 부착되어 있는 이물질 1b(도5참조)도 제거된다. 이와 같이 스텝105에서는, 샘플 웨이퍼1를 가열하여 샘플 웨이퍼1 표면에 산화막을 형성한 뒤, 불산을 사용하여 산화막을 제거함으로써 경면연마등의 가공프로세스에 의해서 생기는 가공결함을 피트로 변화시킴 과 동시에, 반도체 웨이퍼 표면하의 결함을, 이물질검사장치를 사용하여 검출이 가능한 크기의 피트로 변화시킨다.
다음에 스텝105의 후에, 스텝106을 참조하여 샘플 웨이퍼1를 불산액조4내에서 추출한다. 도 18에 나타내는 샘플 웨이퍼1는 불산액조4내에서 추출된 샘플 웨이퍼이다. 또한 불산액조4내에서 추출된 샘플 웨이퍼1 표면상의 파티클은, 상술한 바와 같이 스텝105에서 이물질도 제거되어 있기 때문에 주로 피트이다. 그리고 이물질검사장치에서 불산액조4를 사용하여 에칭된 샘플 웨이퍼1표면상의 피트수를 검출한다.
스텝106에서, 샘플 웨이퍼1에 적합치 않은 경우, 검출되는 0.14㎛ψ 이상의 파티클수는 제거량에 좌우되지만, 통상 약 수백개이다. 결함이란 실시의 형태 1의 설명과 같이, 도 1의 스텝102의 경면연마등의 가공프로세스때에 생긴 가공결함이 많은 것을 말한다. 이 경우의 파티클증가의 원인은 피트의 크기가 열산화막3이 제거되었을 때에 이물검사장치가 검출이 가능한 크기로 변화했기 때문이다.
한편, 샘플 웨이퍼1에 결함이 있을 경우, 검출되는 0.14㎛ψ 이상의 파티클수는, 통상, 결함이 없을 경우의 수십배(약 수천개)이다. 이 경우의 파티클수의 증가의 원인은, 열산화막3이 제거되었을 때에, 피트의 크기가 이물질검사장치가 검출할 수 있는 크기로 변화된 것에 덧붙여, 가공결함이 피트로 변화했기 때문이다.
다음에, 스텝107을 참조하여 스텝106에서 검출된 피트수에 따라서 반도체 웨이퍼의 산화막내압특성의 평가를 행한다. 이하에, 스텝107에 관해서 상세하게 설명한다. 실시의 형태 1에서 설명한 바와 같이, 본 실시의 형태에서도 제거량이 20nm보다 얕은 경우에서는, 샘플 웨이퍼1의 피트밀도에 큰 차이는 없다. 그러나, 제거량이 20nm보다 깊은 경우에는 샘플 웨이퍼1의 피트밀도에 큰 차이가 생긴다. 즉, 샘플 웨이퍼1는 제거량이 20nm보다 깊은 피트밀도의 대소에 따라서 양분된다. 검출된 피트의 피트밀도가 비교적 작은 샘플 웨이퍼1에는 결함이 없다고 판단되는 것으로 하고, 검출된 피트의 피트밀도가 비교적 큰 경우에는 결함이 있다고 판단되는 것으로 한다.
따라서, 스텝105은 제거량을 20nm보다 깊게 하여, 샘플 웨이퍼1중에서 샘플 웨이퍼1의 표면에서 20nm보다도 깊은 샘플 웨이퍼1내의 위치까지를 제거할 필요가 있다.
도 19∼도 22는 서로 다른 로트 A, B 내의 샘플 웨이퍼1에 대하여 스텝104∼106에 의해서 얻어진 실예도이다. 도 19 및 도 20은 로트 A(샘플 웨이퍼1의 크기는 200mmψ)에 대응하는 것을 나타내고 있다. 도 21 및 도 22는 로트 A와는 다른 로트 B(샘플 웨이퍼1의 크기는 200mmψ)에 대응하는 것을 나타내고 있다. 도 19 및 도 21은 도 15의 샘플 웨이퍼1의 파티클맵(파티클의 크기는 0.14㎛ψ 이상)을 나타낸다. 도 20 및 도 22는 도 18의 샘플 웨이퍼1(열산화막3의 막두께는 400nm, 즉, 제거량은 20nm보다 깊다)의 파티클맵(파티클의 크기는 0.14㎛ψ 이상)을 나타낸다.
먼저, 도 19 및 도 21을 참조해서, 로트 A 및 로트 B의 샘플 웨이퍼1 표면상의 파티클수의 분포상황은 도 15의 샘플 웨이퍼1에서는 큰 차이가 없다. 그러나 도 20 및 도 22를 참조하여, 로트 A 및 로트 B의 샘플 웨이퍼1 표면상의 파티클수의 분포상황은, 도 18의 샘플 웨이퍼1에서는 큰 차이가 있다. 도 20의 파티클수는 대폭 증가하여 약15000개인데 비해서, 도 22의 파티클수는 약 1500개이다. 이 차이의 원인은 로트 A의 샘플 웨이퍼1에는 많은 가공결함이 있기 때문이다. 또한 실시의 형태 1에서 설명한 바와 같이, 다시 도 9 및 도 12를 참조하여 로트 A의 샘플 웨이퍼의 절연파괴는 일정한 스트레스가 약 1초간 주어지면 생기는데 비해서, 로트 B의 샘플 웨이퍼의 절연파괴는 동일한 스트레스가 1초간 주어지더라도 생기지 않는다. 도 19∼도 22, 도 9 및 도 12에서 알 수 있듯이, 최종적으로 경면연마가 시행된 샘플 웨이퍼1의 평가는, 종래와 같이 테스트패턴을 형성하여 TDDB 특성을 산화막 내압특성측정장치를 사용하여 측정하지 않아도, 열산화막3의 형성 및 제거를 이용하면 가능하다.
따라서, 이후, 다른 로트내에서의 최종적으로 경면연마가 시행된 샘플 웨이퍼1의 평가는 다음과 같이 행할 수 있다. 우선, 샘플 웨이퍼1에 대하여 스텝104∼106을 행한다. 그리고 스텝106에서 검출된 피트수와 미리 요구되고 있는 피트수-산화막 내압특성의 관계(여기서는, 도 19, 도 20 및 도9의 관계와 도 21, 도 22 및 도 12의 관계)를 비교하여 샘플 웨이퍼1의 산화막 내압특성의 평가를 행한다. 예컨대 스텝106에서 검출된 피트수가 도 20의 피트수와 거의 같으면, 이 샘플 웨이퍼1의 산화막내압특성은 도 9와 같이 될 것이라고 평가된다.
스텝107에서, 결함이 있다고 판단된 샘플 웨이퍼1에는 신뢰성이 높은 게이트 산화막을 형성하는 것이 곤란하기 때문에, 이 샘플 웨이퍼1를 불량품이라고 평가한다. 이와 반대로 결함이 없다고 판단된 샘플 웨이퍼1를 양품이라고 평가한다.
본 실시의 형태에서의 반도체 장치의 제조방법의 효과는, 실시의 형태 1에서 설명한 효과(1)∼(4)에 덧붙여서 다음과 같다. 즉,
(6) 샘플 웨이퍼1를 가열하여 샘플 웨이퍼1 표면에 열산화막3을 형성한 뒤, 불산을 사용하여 열산화막3을 제거하면 경면연마등의 가공프로세스에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 반도체 웨이퍼 표면하의 피트를 이물질 검사장치를 사용하여 검출이 가능한 크기의 피트로 변화시킬 수 있다.
본 발명에 의하면, 경면연마등의 가공프로세스(연삭연마)에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 상기 반도체 웨이퍼 표면하의 결함을 검출이 가능한 크기의 피트로 변화시켜, 반도체 웨이퍼의 산화막내압특성의 평가가 피트수로 행할 수 있기 때문에 가공결함을 고려할 수 있고, 테스트패턴을 형성할 필요가 없기 때문에, 턴어라운드 타임이 짧고 프로세스장치 및 산화막1 내압특성평가장치가 필요없다고 하는 효과를 얻는다.

Claims (1)

  1. (a) 경면연마가 실시된 반도체 웨이퍼를 준비하는 스텝과,
    (b) 상기 경면연마를 포함하는 연삭연마에 의해서 생기는 가공결함을 피트로 변화시킴과 동시에, 상기 반도체 웨이퍼 표면하의 결함을 검출이 가능한 크기의 피트로 변화시키는 스텝과,
    (c) 상기 (b)스텝후에 상기 반도체 웨이퍼 표면상의 피트수를 검출하는 스텝과,
    (d) 상기 (c)스텝에서 검출된 피트수에 따라서 상기 반도체 웨이퍼의 산화막내압특성의 평가를 행하는 스텝을 구비한 것을 특징으로 하는 반도체 웨이퍼의 평가방법.
KR1019980004654A 1997-06-02 1998-02-16 반도체 웨이퍼의 평가방법 KR100293288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9143910A JPH10335402A (ja) 1997-06-02 1997-06-02 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
JP143910 1997-06-02

Publications (2)

Publication Number Publication Date
KR19990006344A true KR19990006344A (ko) 1999-01-25
KR100293288B1 KR100293288B1 (ko) 2001-11-26

Family

ID=15349936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004654A KR100293288B1 (ko) 1997-06-02 1998-02-16 반도체 웨이퍼의 평가방법

Country Status (4)

Country Link
US (1) US5946543A (ko)
JP (1) JPH10335402A (ko)
KR (1) KR100293288B1 (ko)
DE (1) DE19808350A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989937B1 (ko) 2018-09-28 2019-09-30 주식회사 대창중기계 지반굴착장치의 싱글스위벨을 이용한 시멘트풀 상,하 토출 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174738B1 (en) * 1997-11-28 2001-01-16 Advanced Micro Devices, Inc. Critical area cost disposition feedback system
JP3690563B2 (ja) * 1998-04-28 2005-08-31 富士通株式会社 シリコン基板の評価方法及び半導体装置の製造方法
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
TW387098B (en) * 1999-01-11 2000-04-11 Mosel Vitelic Inc A method that can determine the quality of
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
US6995847B2 (en) 2002-05-24 2006-02-07 Honeywell International Inc. Methods and systems for substrate surface evaluation
US20060026807A1 (en) * 2003-08-07 2006-02-09 Carnevali Jeffrey D Quick release mounting apparatus
JP4784420B2 (ja) * 2005-11-30 2011-10-05 株式会社Ｓｕｍｃｏ 半導体基板の品質評価方法、半導体基板の製造方法
JP5219334B2 (ja) * 2005-11-30 2013-06-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法および品質評価方法
US7517706B2 (en) * 2006-07-21 2009-04-14 Sumco Corporation Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
CN101459095B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及在线检测装置
JP5166138B2 (ja) * 2008-07-02 2013-03-21 パナソニック株式会社 半導体装置の製造方法および半導体装置の製造装置
US8138476B2 (en) * 2009-11-05 2012-03-20 The Aerospace Corporation Refraction assisted illumination for imaging
US8461532B2 (en) * 2009-11-05 2013-06-11 The Aerospace Corporation Refraction assisted illumination for imaging
US8450688B2 (en) 2009-11-05 2013-05-28 The Aerospace Corporation Refraction assisted illumination for imaging
US9007454B2 (en) 2012-10-31 2015-04-14 The Aerospace Corporation Optimized illumination for imaging
JP7140022B2 (ja) * 2019-03-25 2022-09-21 信越半導体株式会社 シリコンウェーハの酸化膜耐圧特性の評価方法及びシリコンウェーハの製造工程管理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680482B2 (ja) * 1990-06-25 1997-11-19 株式会社東芝 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP2864920B2 (ja) * 1992-12-02 1999-03-08 信越半導体株式会社 シリコンウェーハの品質検査方法
JPH06295945A (ja) * 1993-04-08 1994-10-21 Shin Etsu Handotai Co Ltd 半導体製造プロセスの評価方法および装置
JP3276500B2 (ja) * 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989937B1 (ko) 2018-09-28 2019-09-30 주식회사 대창중기계 지반굴착장치의 싱글스위벨을 이용한 시멘트풀 상,하 토출 장치

Also Published As

Publication number Publication date
JPH10335402A (ja) 1998-12-18
KR100293288B1 (ko) 2001-11-26
DE19808350A1 (de) 1998-12-03
US5946543A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100293288B1 (ko) 반도체 웨이퍼의 평가방법
US7531462B2 (en) Method of inspecting semiconductor wafer
US5418172A (en) Method for detecting sources of contamination in silicon using a contamination monitor wafer
KR20180083326A (ko) 결함영역의 판정방법
CA1109372A (en) Pyrocatechol-amine-water solution for the determination of defects
US6300147B1 (en) Method of inspecting semiconductor substrate
Okamoto et al. Detection of 30–40-nm particles on bulk-silicon and SOI wafers using deep UV laser scattering
US4668330A (en) Furnace contamination
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
US6518785B2 (en) Method for monitoring an amount of heavy metal contamination in a wafer
US5990022A (en) Method of evaluating a silicon wafer
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
US6521050B1 (en) Methods for evaluating advanced wafer drying techniques
KR20070065732A (ko) 웨이퍼의 표면 손상 평가를 위한 최적 조건 도출 방법,전처리 방법 및 이를 이용한 웨이퍼의 표면 손상 평가 방법
JPH11297779A (ja) 半導体装置の欠陥検出方法およびその製造方法
KR20050012500A (ko) 실리콘웨이퍼의 결함 검출방법
JPH1154579A (ja) 半導体基板の評価方法
KR102037744B1 (ko) 웨이퍼의 평가방법
JP2985583B2 (ja) シリコンウエーハの鏡面加工表面における加工変質層検査方法とその厚さ測定方法
TW202331228A (zh) 碳化矽晶圓來料之檢測方法
Lee et al. Gate oxide integrity and minority‐carrier lifetime correlated with Si wafer polish damage
Nokes et al. Practical, nondestructive method to profile near-surface and subsurface defects in semiconductor wafers
KR100664857B1 (ko) 웨이퍼 결함 분석 방법
JPH10209238A (ja) 半導体ウェーハの評価方法
JPH06342838A (ja) 半導体ウェーハの評価方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee