JP2003151961A - 半導体装置の検査方法および検査装置 - Google Patents
半導体装置の検査方法および検査装置Info
- Publication number
- JP2003151961A JP2003151961A JP2001347667A JP2001347667A JP2003151961A JP 2003151961 A JP2003151961 A JP 2003151961A JP 2001347667 A JP2001347667 A JP 2001347667A JP 2001347667 A JP2001347667 A JP 2001347667A JP 2003151961 A JP2003151961 A JP 2003151961A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- thin film
- laser
- semiconductor thin
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＳＯＩ基板のトレンチ分離溝の底部を深さお
よび寸法を非破壊で測定することができる半導体装置の
微細溝の検査方法を提供する。 【解決手段】 ＳＯＩ基板の表面に素子領域とほぼ同じ
溝幅の寸法測定用のトレンチ分離溝６を設け、その表面
の微細領域に４１０ｎｍのレーザー光を照射し、照射後
のレーザー反射光７をレーザー顕微鏡にて受光し、Ｚ軸
方向に高精度にスキャン可能な光学系によりトレンチ分
離溝６の深さ等を検査する際に、トレンチ分離溝６の底
部にｎ−型ＳＯＩ層３が残っている場合には、レーザー
反射光７の反射強度が強く、またｎ−型ＳＯＩ層３が完
全にエッチングされ、その下の埋込酸化膜２がトレンチ
分離溝６の底部に露出している場合には、埋込酸化膜２
からのレーザー反射光７の強度は極端に弱くなり、この
ことによって完全にエッチングできたことが確認でき
る。
よび寸法を非破壊で測定することができる半導体装置の
微細溝の検査方法を提供する。 【解決手段】 ＳＯＩ基板の表面に素子領域とほぼ同じ
溝幅の寸法測定用のトレンチ分離溝６を設け、その表面
の微細領域に４１０ｎｍのレーザー光を照射し、照射後
のレーザー反射光７をレーザー顕微鏡にて受光し、Ｚ軸
方向に高精度にスキャン可能な光学系によりトレンチ分
離溝６の深さ等を検査する際に、トレンチ分離溝６の底
部にｎ−型ＳＯＩ層３が残っている場合には、レーザー
反射光７の反射強度が強く、またｎ−型ＳＯＩ層３が完
全にエッチングされ、その下の埋込酸化膜２がトレンチ
分離溝６の底部に露出している場合には、埋込酸化膜２
からのレーザー反射光７の強度は極端に弱くなり、この
ことによって完全にエッチングできたことが確認でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板におけ
る微細溝のエッチングなどの検査方法および検査装置に
係り、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌ
ａｔｏｒ）基板上のシリコン薄膜に形成した高アスペク
ト比のトレンチ分離溝の深さ、溝幅および形成状態を非
破壊で検査する半導体装置の検査方法および検査装置に
関するものである。
る微細溝のエッチングなどの検査方法および検査装置に
係り、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌ
ａｔｏｒ）基板上のシリコン薄膜に形成した高アスペク
ト比のトレンチ分離溝の深さ、溝幅および形成状態を非
破壊で検査する半導体装置の検査方法および検査装置に
関するものである。
【０００２】
【従来の技術】近年、ＯＡ機器・情報通信機器・照明器
具等の分野で用いられる半導体集積回路（以下、ＩＣと
略す）は、低消費電力化が進められる一方で高集積化が
進められている。一方、半導体の分野では、従来よりＰ
Ｎ接合分離技術、あるいは単に横方向のみを絶縁分離す
る誘電体分離技術が用いられているが、これらの分離技
術では、半導体デバイスの素子分離が不完全であり、半
導体基板に対して寄生トランジスタが形成されることは
避けられない。そのため、寄生トランジスタが機能しな
いように、半導体デバイスに適切なバイアス電位を与え
る回路設計がなされるが、寄生トランジスタの予期せぬ
回路動作によって半導体基板に回路電流が逃げることが
あるという不都合が生じる。
具等の分野で用いられる半導体集積回路（以下、ＩＣと
略す）は、低消費電力化が進められる一方で高集積化が
進められている。一方、半導体の分野では、従来よりＰ
Ｎ接合分離技術、あるいは単に横方向のみを絶縁分離す
る誘電体分離技術が用いられているが、これらの分離技
術では、半導体デバイスの素子分離が不完全であり、半
導体基板に対して寄生トランジスタが形成されることは
避けられない。そのため、寄生トランジスタが機能しな
いように、半導体デバイスに適切なバイアス電位を与え
る回路設計がなされるが、寄生トランジスタの予期せぬ
回路動作によって半導体基板に回路電流が逃げることが
あるという不都合が生じる。
【０００３】そして、集積化する素子数が少なければ、
すべての半導体デバイスに対してバイアス状態を配慮す
ることができても、高集積化を進めると細部にわたって
バイアス状態を配慮することが困難となってきた。その
ため、半導体デバイスが絶縁物を介して半導体基板と電
気的に絶縁され、半導体基板に対して寄生トランジスタ
が形成されないという特徴を持つＳＯＩ基板が注目され
ている。
すべての半導体デバイスに対してバイアス状態を配慮す
ることができても、高集積化を進めると細部にわたって
バイアス状態を配慮することが困難となってきた。その
ため、半導体デバイスが絶縁物を介して半導体基板と電
気的に絶縁され、半導体基板に対して寄生トランジスタ
が形成されないという特徴を持つＳＯＩ基板が注目され
ている。
【０００４】前記ＳＯＩ基板としては、２枚の単結晶シ
リコン基板を絶縁膜を介して貼り合わせて、表面を研磨
して所望の厚さの活性層（シリコン薄膜）を形成した貼
り合わせ基板が多く使用される。
リコン基板を絶縁膜を介して貼り合わせて、表面を研磨
して所望の厚さの活性層（シリコン薄膜）を形成した貼
り合わせ基板が多く使用される。
【０００５】この貼り合わせ基板を使用してＩＣを製造
する場合、横方向の素子分離を行うために、素子間には
基板内部に埋め込まれた絶縁膜に完全に達するようにト
レンチ分離溝を設け、その内部に絶縁物を埋め込んで、
完全に誘電体で分離された島状のシリコン薄膜からなる
活性層（以下、ＳＯＩ層と略す）に半導体素子を形成し
ている。このような方法において形成されるトレンチ分
離溝の寸法は、幅：０．６μｍ〜２．０μｍ、深さ：数
μｍ〜数１０μｍであり、微細溝のアスペクト比は５〜
１０程度に達する。
する場合、横方向の素子分離を行うために、素子間には
基板内部に埋め込まれた絶縁膜に完全に達するようにト
レンチ分離溝を設け、その内部に絶縁物を埋め込んで、
完全に誘電体で分離された島状のシリコン薄膜からなる
活性層（以下、ＳＯＩ層と略す）に半導体素子を形成し
ている。このような方法において形成されるトレンチ分
離溝の寸法は、幅：０．６μｍ〜２．０μｍ、深さ：数
μｍ〜数１０μｍであり、微細溝のアスペクト比は５〜
１０程度に達する。
【０００６】一般的なエッチングの終点検出は、被エッ
チング膜厚およびエッチング装置のばらつきを十分考慮
して、オーバーエッチ時間を設定した上で、スクライブ
レーン、あるいは約１００μｍ角以上の広い面積の膜厚
測定用の専用パターンによって被エッチング膜の残膜を
測定することにより未エッチングを検査していた。
チング膜厚およびエッチング装置のばらつきを十分考慮
して、オーバーエッチ時間を設定した上で、スクライブ
レーン、あるいは約１００μｍ角以上の広い面積の膜厚
測定用の専用パターンによって被エッチング膜の残膜を
測定することにより未エッチングを検査していた。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
技術において、ＳＯＩ層にトレンチ分離溝を形成する場
合は、エッチングガスとして少なくともＨＢｒ，ＳＦ６
等を使用するため、ドライエッチング工程で生じる反応
生成物がトレンチ分離溝の内部あるいはＳＯＩ基板の表
面に堆積して、部分的なエッチングレートの低下あるい
は形状異常等を起す原因となる。また、トレンチ分離溝
の内部には絶縁物を埋め込んで素子間を分離するため、
規定の寸法より広いトレンチ分離溝パターンに対しては
絶縁物を完全に埋め込めず、表面の平坦性を損なってし
まう。以上のような理由により、ＳＯＩ層にスクライブ
レーンあるいは広い面積を持った膜厚測定用の専用パタ
ーンを入れることができなかった。
技術において、ＳＯＩ層にトレンチ分離溝を形成する場
合は、エッチングガスとして少なくともＨＢｒ，ＳＦ６
等を使用するため、ドライエッチング工程で生じる反応
生成物がトレンチ分離溝の内部あるいはＳＯＩ基板の表
面に堆積して、部分的なエッチングレートの低下あるい
は形状異常等を起す原因となる。また、トレンチ分離溝
の内部には絶縁物を埋め込んで素子間を分離するため、
規定の寸法より広いトレンチ分離溝パターンに対しては
絶縁物を完全に埋め込めず、表面の平坦性を損なってし
まう。以上のような理由により、ＳＯＩ層にスクライブ
レーンあるいは広い面積を持った膜厚測定用の専用パタ
ーンを入れることができなかった。
【０００８】その上、ＳＯＩ層の膜厚は、ウェハー毎に
表面を研磨して所望の膜厚になるように調整して作製さ
れるが膜厚ばらつきが大きい。その膜厚ばらつき、およ
びエッチング装置のばらつきを考慮して、オーバーエッ
チ時間を設定するとトレンチ分離溝の開口部および底部
の埋込絶縁膜のサイドエッチングにより絶縁物の埋込形
状あるいは素子への応力を生じることがあった。
表面を研磨して所望の膜厚になるように調整して作製さ
れるが膜厚ばらつきが大きい。その膜厚ばらつき、およ
びエッチング装置のばらつきを考慮して、オーバーエッ
チ時間を設定するとトレンチ分離溝の開口部および底部
の埋込絶縁膜のサイドエッチングにより絶縁物の埋込形
状あるいは素子への応力を生じることがあった。
【０００９】さらに、アスペクト比が高いため寸法測定
用走査型電子顕微鏡ではトレンチ分離溝の底部まで電子
が届かないため、溝底部の寸法を測定することができ
ず、異常傾向を見つけることが難しかった。
用走査型電子顕微鏡ではトレンチ分離溝の底部まで電子
が届かないため、溝底部の寸法を測定することができ
ず、異常傾向を見つけることが難しかった。
【００１０】そのため、量産ロットより数枚のＳＯＩ基
板を抜き取って、そのＳＯＩ基板のトレンチ分離溝の部
分で割り、そのトレンチ分離溝の断面を走査型電子顕微
鏡で観察する方法がある。しかし、その間、生産が中断
する上、この検査は破壊検査であるため、量産の場合で
は用いることができない。
板を抜き取って、そのＳＯＩ基板のトレンチ分離溝の部
分で割り、そのトレンチ分離溝の断面を走査型電子顕微
鏡で観察する方法がある。しかし、その間、生産が中断
する上、この検査は破壊検査であるため、量産の場合で
は用いることができない。
【００１１】本発明は、前記従来の課題を解消するもの
であり、半導体装置において半導体薄膜に形成されたト
レンチ溝等の微細な溝が埋込絶縁膜まで達したか否かを
非破壊により検査することができる半導体装置の検査方
法および検査装置を提供することを目的とする。
であり、半導体装置において半導体薄膜に形成されたト
レンチ溝等の微細な溝が埋込絶縁膜まで達したか否かを
非破壊により検査することができる半導体装置の検査方
法および検査装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る半導体装置の検査方法および検査装置
は、支持基板上の埋込絶縁膜の上に形成された半導体薄
膜に溝（トレンチ分離溝）を形成した後、その溝にレー
ザー光を照射して半導体薄膜表面からの反射光の強度を
測定し、これ以前の工程を繰り返して反射強度が弱まっ
た時点で前記溝が前記埋込絶縁膜まで達したことを判定
するものである。
に、本発明に係る半導体装置の検査方法および検査装置
は、支持基板上の埋込絶縁膜の上に形成された半導体薄
膜に溝（トレンチ分離溝）を形成した後、その溝にレー
ザー光を照射して半導体薄膜表面からの反射光の強度を
測定し、これ以前の工程を繰り返して反射強度が弱まっ
た時点で前記溝が前記埋込絶縁膜まで達したことを判定
するものである。
【００１３】この構成によって、例えばＳＯＩ基板の半
導体薄膜に形成したトレンチ分離溝が完全に埋込酸化膜
まで届いたことを、ＳＯＩ基板を破壊せずに検査するこ
とができ、量産ロットよりＳＯＩ基板を抜き取り、その
断面構造を観測する必要がなくなる。
導体薄膜に形成したトレンチ分離溝が完全に埋込酸化膜
まで届いたことを、ＳＯＩ基板を破壊せずに検査するこ
とができ、量産ロットよりＳＯＩ基板を抜き取り、その
断面構造を観測する必要がなくなる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１５】図１は本発明の実施形態を説明するための
ＳＯＩ基板に形成したトレンチ分離溝のエッチング途中
の断面図、図２は図１のトレンチ分離溝の表面における
微細領域に４１０ｎｍのレーザー光を照射し、ＳＯＩ基
板表面およびトレンチ分離溝の底部からの反射光を、光
学系をＺ軸方向に高精度にスキャンして顕微鏡を介して
受光したレーザー光の反射強度を示す図、図３はエッチ
ングが完全に完了したときのトレンチ分離溝の断面図、
図４は図２における測定法と同様にして得た図３の表面
の微細領域からの反射光によるレーザー光の反射強度を
示す図、図５はトレンチ分離溝のエッチング過程での底
部のＳＯＩ層残膜と反射光の反射強度の関係を示す図で
ある。
ＳＯＩ基板に形成したトレンチ分離溝のエッチング途中
の断面図、図２は図１のトレンチ分離溝の表面における
微細領域に４１０ｎｍのレーザー光を照射し、ＳＯＩ基
板表面およびトレンチ分離溝の底部からの反射光を、光
学系をＺ軸方向に高精度にスキャンして顕微鏡を介して
受光したレーザー光の反射強度を示す図、図３はエッチ
ングが完全に完了したときのトレンチ分離溝の断面図、
図４は図２における測定法と同様にして得た図３の表面
の微細領域からの反射光によるレーザー光の反射強度を
示す図、図５はトレンチ分離溝のエッチング過程での底
部のＳＯＩ層残膜と反射光の反射強度の関係を示す図で
ある。
【００１６】図１，図３に示すＳＯＩ基板において、１
はｐ−型シリコン支持基板、２は埋込酸化膜、３はｎ−
型のＳＯＩ層、４はフィールド酸化膜、５は窒化シリコ
ン膜、６はフィールド酸化膜４および窒化シリコン膜５
をマスクとしてエッチングされた寸法測定用のトレンチ
分離溝で、７はＳＯＩ基板表面およびトレンチ分離溝６
の底部で反射したレーザー反射光である。
はｐ−型シリコン支持基板、２は埋込酸化膜、３はｎ−
型のＳＯＩ層、４はフィールド酸化膜、５は窒化シリコ
ン膜、６はフィールド酸化膜４および窒化シリコン膜５
をマスクとしてエッチングされた寸法測定用のトレンチ
分離溝で、７はＳＯＩ基板表面およびトレンチ分離溝６
の底部で反射したレーザー反射光である。
【００１７】図６は本発明に係る検査装置の実施形態に
おける構成を説明するためのブロック図であり、１０は
図１，図３に示す検査対象のＳＯＩ基板、１１はレーザ
ー顕微鏡であって、レーザー顕微鏡１１は、対物レンズ
１２と、レーザー光源１３と、レーザー光源１３からの
レーザー出射は透過し、かつＳＯＩ基板１０からのレー
ザー反射光は反射するハーフミラー１４と、ハーフミラ
ー１４からのレーザー反射光が入射して該レーザー反射
光の強度を測定するための受光／測定部としての受光素
子１５を具備しており、受光素子１５から出力された測
定信号は判定回路１６に出力されトレンチ分離溝６の形
成状態が判定される。また、図中の１７は、レーザー顕
微鏡１１のスキャン制御および前記各部の駆動制御等を
行う制御回路である。
おける構成を説明するためのブロック図であり、１０は
図１，図３に示す検査対象のＳＯＩ基板、１１はレーザ
ー顕微鏡であって、レーザー顕微鏡１１は、対物レンズ
１２と、レーザー光源１３と、レーザー光源１３からの
レーザー出射は透過し、かつＳＯＩ基板１０からのレー
ザー反射光は反射するハーフミラー１４と、ハーフミラ
ー１４からのレーザー反射光が入射して該レーザー反射
光の強度を測定するための受光／測定部としての受光素
子１５を具備しており、受光素子１５から出力された測
定信号は判定回路１６に出力されトレンチ分離溝６の形
成状態が判定される。また、図中の１７は、レーザー顕
微鏡１１のスキャン制御および前記各部の駆動制御等を
行う制御回路である。
【００１８】次に本実施形態の検査について説明する。
【００１９】図１，図６に示すように、ｎ−型のＳＯＩ
層３に０．６μｍ〜１．５μｍの溝幅で形成されたトレ
ンチ分離溝６の表面の微細領域を、レーザー光源１３か
ら４１０ｎｍのレーザー光を出射して照射し、ＳＯＩ層
３からのレーザー反射光７を、レーザー顕微鏡１１の受
光素子１５にて受光し、該レーザー顕微鏡１１の光学系
をＺ軸方向にスキャンすることにより、図２に示すよう
なトレンチ分離溝６の深さ方向におけるレーザー反射光
７の強度を得ることができる。
層３に０．６μｍ〜１．５μｍの溝幅で形成されたトレ
ンチ分離溝６の表面の微細領域を、レーザー光源１３か
ら４１０ｎｍのレーザー光を出射して照射し、ＳＯＩ層
３からのレーザー反射光７を、レーザー顕微鏡１１の受
光素子１５にて受光し、該レーザー顕微鏡１１の光学系
をＺ軸方向にスキャンすることにより、図２に示すよう
なトレンチ分離溝６の深さ方向におけるレーザー反射光
７の強度を得ることができる。
【００２０】測定手順は、まずＳＯＩ基板１０の表面に
おける窒化シリコン膜５にレーザー光源１３から出射さ
れるレーザー光の焦点を合わせながら、かつレーザー反
射光７を受光素子１５にて受光可能であるように、光学
系をトレンチ分離溝６の深さ方向に順次スキャンしてい
くと、トレンチ分離溝６における溝底部付近で表面の窒
化シリコン膜５の反射強度より数倍強い信号が検出され
る。
おける窒化シリコン膜５にレーザー光源１３から出射さ
れるレーザー光の焦点を合わせながら、かつレーザー反
射光７を受光素子１５にて受光可能であるように、光学
系をトレンチ分離溝６の深さ方向に順次スキャンしてい
くと、トレンチ分離溝６における溝底部付近で表面の窒
化シリコン膜５の反射強度より数倍強い信号が検出され
る。
【００２１】それに対し図３に示すように、寸法測定用
のトレンチ分離溝６の底部におけるＳＯＩ層３が完全に
エッチングされ、埋込酸化膜２が露出している場合に
は、図１と同様にレーザー光を照射した埋込酸化膜２か
らのレーザー反射光７を受光素子１５が受光すると、ト
レンチ分離溝６における溝底部の埋込酸化膜２はレーザ
ー光を大部分透過してしまうため、レーザー反射光７の
反射強度は図４に示すように弱くなる。
のトレンチ分離溝６の底部におけるＳＯＩ層３が完全に
エッチングされ、埋込酸化膜２が露出している場合に
は、図１と同様にレーザー光を照射した埋込酸化膜２か
らのレーザー反射光７を受光素子１５が受光すると、ト
レンチ分離溝６における溝底部の埋込酸化膜２はレーザ
ー光を大部分透過してしまうため、レーザー反射光７の
反射強度は図４に示すように弱くなる。
【００２２】図５に示すように、トレンチ分離溝６の底
部にＳＯＩ層３が少しでも残っている場合には、寸法測
定用のトレンチ分離溝６における底部からのレーザー反
射光７の反射強度は非常に強く、わずかな残膜も検出す
ることができる。なお、ここで用いられるＳＯＩ基板
は、埋込酸化膜２の膜厚が約１μｍ程度であり、ＳＯＩ
層３の膜厚が数μｍ〜１０数μｍ程度である。
部にＳＯＩ層３が少しでも残っている場合には、寸法測
定用のトレンチ分離溝６における底部からのレーザー反
射光７の反射強度は非常に強く、わずかな残膜も検出す
ることができる。なお、ここで用いられるＳＯＩ基板
は、埋込酸化膜２の膜厚が約１μｍ程度であり、ＳＯＩ
層３の膜厚が数μｍ〜１０数μｍ程度である。
【００２３】このように構成された本実施形態による半
導体装置の微細溝に対する検査方法／装置は、ＳＯＩ基
板に形成した素子領域とほぼ同等の幅の寸法測定用のト
レンチ分離溝６に、レーザー顕微鏡１１から波長が４１
０ｎｍのレーザー光を照射し、トレンチ分離溝６から反
射したレーザー反射光７を受光素子１５にて受光し、信
号波形および反射強度を検知することにより確実にトレ
ンチ分離溝６が埋込酸化膜２まで到達するように形成さ
れていることを確認することができる。また、レーザー
反射光７の強度の検出感度、およびトレンチ分離溝６の
底部における光学系のＺ軸方向のスキャンスピードを遅
くして反射強度を増幅させることにより、トレンチ分離
溝６の深さをより正確に測定することができる。
導体装置の微細溝に対する検査方法／装置は、ＳＯＩ基
板に形成した素子領域とほぼ同等の幅の寸法測定用のト
レンチ分離溝６に、レーザー顕微鏡１１から波長が４１
０ｎｍのレーザー光を照射し、トレンチ分離溝６から反
射したレーザー反射光７を受光素子１５にて受光し、信
号波形および反射強度を検知することにより確実にトレ
ンチ分離溝６が埋込酸化膜２まで到達するように形成さ
れていることを確認することができる。また、レーザー
反射光７の強度の検出感度、およびトレンチ分離溝６の
底部における光学系のＺ軸方向のスキャンスピードを遅
くして反射強度を増幅させることにより、トレンチ分離
溝６の深さをより正確に測定することができる。
【００２４】以上のように本実施形態では、従来のよう
にエッチングが完全にできていることを確認するために
生産を中断して、量産製品を抜き取ってトレンチ分離溝
の部分で切断し、その断面を走査型電子顕微鏡で観察す
るような必要がなくなり、量産工程におけるインライン
で検査することが可能である。また、検査にはレーザー
顕微鏡１１を用いているため、エッチングの検査と同時
にトレンチ分離溝６の深さおよび溝幅を測定することが
できる。そのため素子領域とほぼ同じ溝幅をロット毎に
管理することにより、トレンチ分離溝６の開口部および
底部の形状の不具合の発生を早期に検知することができ
る。また、測定は非破壊であり、測定時間も短いためウ
ェハー面内の検査あるいはトレンチ分離溝６の深さおよ
び溝幅のデータを得ることができるため、電気特性との
ウェハー面内分布の相関も評価することができ、製造工
程における特性変動も管理することができる。
にエッチングが完全にできていることを確認するために
生産を中断して、量産製品を抜き取ってトレンチ分離溝
の部分で切断し、その断面を走査型電子顕微鏡で観察す
るような必要がなくなり、量産工程におけるインライン
で検査することが可能である。また、検査にはレーザー
顕微鏡１１を用いているため、エッチングの検査と同時
にトレンチ分離溝６の深さおよび溝幅を測定することが
できる。そのため素子領域とほぼ同じ溝幅をロット毎に
管理することにより、トレンチ分離溝６の開口部および
底部の形状の不具合の発生を早期に検知することができ
る。また、測定は非破壊であり、測定時間も短いためウ
ェハー面内の検査あるいはトレンチ分離溝６の深さおよ
び溝幅のデータを得ることができるため、電気特性との
ウェハー面内分布の相関も評価することができ、製造工
程における特性変動も管理することができる。
【００２５】なお、本実施形態におけるＳＯＩ基板で
は、フィールド酸化膜４上に窒化シリコン膜５を形成し
たが、これはフィールド酸化膜４の膜減りを防止するた
め、あるいはトレンチ分離溝６に絶縁膜を埋め込むとき
のエッチングストッパーとするためのものであり、窒化
シリコン膜５をその他の絶縁膜に置き換えても構わな
い。
は、フィールド酸化膜４上に窒化シリコン膜５を形成し
たが、これはフィールド酸化膜４の膜減りを防止するた
め、あるいはトレンチ分離溝６に絶縁膜を埋め込むとき
のエッチングストッパーとするためのものであり、窒化
シリコン膜５をその他の絶縁膜に置き換えても構わな
い。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
半導体薄膜に形成された溝、および測定用のトレンチ分
離溝などの微細な溝状態を、溝における底部の埋込絶縁
膜の未エッチングを検知することによって、非破壊で検
査することができる半導体装置の検査方法および検査装
置を提供することができる。
半導体薄膜に形成された溝、および測定用のトレンチ分
離溝などの微細な溝状態を、溝における底部の埋込絶縁
膜の未エッチングを検知することによって、非破壊で検
査することができる半導体装置の検査方法および検査装
置を提供することができる。
【図１】本発明の半導体装置における微細溝の検査方法
を説明するためのトレンチ分離溝のエッチング途中を示
す断面構造図
を説明するためのトレンチ分離溝のエッチング途中を示
す断面構造図
【図２】本実施形態の検査方法におけるエッチング途中
のトレンチ分離溝にレーザー光を照射した時のレーザー
光の反射強度を説明するための図
のトレンチ分離溝にレーザー光を照射した時のレーザー
光の反射強度を説明するための図
【図３】本実施形態を説明するためのエッチングが完了
したトレンチ分離溝の断面構造図
したトレンチ分離溝の断面構造図
【図４】本実施形態の検査方法におけるエッチングが完
了したトレンチ分離溝にレーザー光を照射したときのレ
ーザー光の反射強度を説明するための図
了したトレンチ分離溝にレーザー光を照射したときのレ
ーザー光の反射強度を説明するための図
【図５】本実施形態の検査方法によるトレンチ分離溝の
底部のＳＯＩ層残膜とレーザー光の反射強度の関係を示
す図
底部のＳＯＩ層残膜とレーザー光の反射強度の関係を示
す図
【図６】本発明の半導体装置における微細溝の検査装置
の構成を説明するためのブロック図
の構成を説明するためのブロック図
１ ｐ−型シリコンの支持基板
２ 埋込酸化膜
３ ＳＯＩ層
４ フィールド酸化膜
５ 窒化シリコン膜
６ トレンチ分離溝
７ レーザー反射光
１０ ＳＯＩ基板
１１ レーザー顕微鏡
１２ 対物レンズ
１３ レーザー光源
１５ 受光素子
１６ 判定回路
１７ 制御回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2F065 AA25 CC17 CC32 FF10 FF44
GG04 GG12 GG22 HH13 JJ01
JJ09 LL00 LL05 MM07 PP02
PP24 TT06
4M106 AA01 AA10 BA05 CA48 DB02
DB08
5F004 AA01 AA16 CB09 CB15 DA00
DA18 DB01 EB04
5F032 AA09 AA35 AA44 DA22 DA71
Claims (4)
- 【請求項１】 支持基板上の埋込絶縁膜の上に形成され
た半導体薄膜に溝を形成した後、その溝にレーザー光を
照射して前記半導体薄膜の表面から反射する反射光の強
度を測定し、これ以前の工程を繰り返して前記溝の底部
からの反射強度が弱まった時点で前記溝が前記埋込絶縁
膜まで達したことを判定することを特徴とする半導体装
置の検査方法。 - 【請求項２】 支持基板上の埋込絶縁膜の上に形成され
た半導体薄膜の第１の領域に素子領域を画定するための
トレンチ分離溝を形成し、それと同時に前記半導体薄膜
の第２の領域に前記トレンチ分離溝と同じ幅の溝を形成
した後、その溝にレーザー光を照射して半導体薄膜の表
面から反射する反射光の強度を測定し、これ以前の工程
を繰り返して前記溝の底部からの反射強度が弱まった時
点で前記トレンチ分離溝が前記埋込絶縁膜まで達したこ
とを判定することを特徴とする半導体装置の検査方法。 - 【請求項３】 レーザー光源と、半導体薄膜に対してレ
ーザー光を出射させる光学系と、前記半導体薄膜からの
レーザー反射光を受光して該レーザー反射光の強度を測
定するための受光／測定部と、この受光／測定部からの
測定信号により前記半導体薄膜の状態を判定する判定部
とを備え、さらに請求項１記載の半導体装置の検査方法
を実行させる制御部を備えたことを特徴とする半導体装
置の検査装置。 - 【請求項４】 レーザー光源と、半導体薄膜に対してレ
ーザー光を出射させる光学系と、前記半導体薄膜からの
レーザー反射光を受光して該レーザー反射光の強度を測
定するための受光／測定部と、この受光／測定部からの
測定信号により前記半導体薄膜の状態を判定する判定部
とを備え、さらに請求項２記載の半導体装置の検査方法
を実行させる制御部を備えたことを特徴とする半導体装
置の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001347667A JP2003151961A (ja) | 2001-11-13 | 2001-11-13 | 半導体装置の検査方法および検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001347667A JP2003151961A (ja) | 2001-11-13 | 2001-11-13 | 半導体装置の検査方法および検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003151961A true JP2003151961A (ja) | 2003-05-23 |
Family
ID=19160637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001347667A Pending JP2003151961A (ja) | 2001-11-13 | 2001-11-13 | 半導体装置の検査方法および検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003151961A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562058B1 (ko) * | 2002-02-14 | 2006-03-17 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2013210497A (ja) * | 2012-03-30 | 2013-10-10 | Toppan Printing Co Ltd | フォトマスクの欠陥修正方法、欠陥修正装置およびフォトマスク |
-
2001
- 2001-11-13 JP JP2001347667A patent/JP2003151961A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562058B1 (ko) * | 2002-02-14 | 2006-03-17 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2013210497A (ja) * | 2012-03-30 | 2013-10-10 | Toppan Printing Co Ltd | フォトマスクの欠陥修正方法、欠陥修正装置およびフォトマスク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005277338A (ja) | 半導体装置及びその検査方法 | |
| KR100707817B1 (ko) | 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼 | |
| US8460946B2 (en) | Methods of processing and inspecting semiconductor substrates | |
| WO2019017120A1 (ja) | 半導体製造方法及びウェハ検査方法 | |
| CN109216220B (zh) | 半导体器件的缺陷结构定位方法 | |
| JP2003151961A (ja) | 半導体装置の検査方法および検査装置 | |
| US5976898A (en) | Localization of defects of a metallic layer of a semiconductor circuit | |
| JP3353051B2 (ja) | 集積回路構造の線幅測定 | |
| EP0766298A3 (en) | Method of and apparatus for determining residual damage to wafer edges | |
| JP2001015567A (ja) | 半導体基板の評価装置および評価方法 | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| WO2019017121A1 (ja) | 半導体ウェハ | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| Witowski et al. | Nondestructive technique for the detection of dislocations and stacking faults on silicon wafers | |
| JPH11297779A (ja) | 半導体装置の欠陥検出方法およびその製造方法 | |
| JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
| JPH09246341A (ja) | 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法 | |
| WO2019017122A1 (ja) | 半導体ウェハ | |
| KR100531952B1 (ko) | 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법 | |
| JP2000252339A (ja) | 半導体基板の溝の深さの測定方法 | |
| JPH1174325A (ja) | 表面光電圧による半導体表面評価方法及び装置 | |
| JP4501450B2 (ja) | シリコンウェーハの評価方法 | |
| Zingg et al. | Photon back-scatter analysis of SOI wafers | |
| JPH02208951A (ja) | 半導体装置の測定方法 | |
| JP2001351957A (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |