KR100707817B1 - 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼 - Google Patents

Abstract

피(被)검사체(2)에 형성되어 있는 절연성을 갖는 모재(11)에 내재해 있는 도전체를 측정하여 피검사체(2)의 내부 상태를 검사하는 검사 방법에 있어서, 우선, 모재(11)의 검사 부분 표면에 이온 또는 전자를 조사하여, 표면(11a) 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행함과 동시에, 검사 부분을 에칭하고, 에칭된 깊이만큼 하부의 순차 갱신된 표면(11b) 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행하며, 축적된 표면 화상에 근거하여 모재(11)에 내재하는 도전체를 측정하여 피검사체(2)의 내부 상태를 검사함으로써, SOI 웨이퍼 (피검사체) 내의 매입 실리콘 산화막(모재)에 내재해 있는 결함(도전체)을 정확하게 측정할 수 있는 검사 방법을 제공한다.

Description

검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치, ＳＯＩ 웨이퍼의 제조 방법, 및 ＳＯＩ 웨이퍼{METHOD FOR INSPECTION, PROCESS FOR MAKING ANALYTIC PIECE, METHOD FOR ANALYSIS, ANALYZER, PROCESS FOR PRODUCING SOI WAFER, AND SOI WAFER}

본 발명은, 기판 등의 피검사체의 절연성을 갖는 모재(母材)에 내재해 있는 도전체를 측정하여 피검사체의 내부 상태를 검사하는 검사 방법에 관한 것으로, 특히 SOI 웨이퍼 내의 매입 실리콘 산화막에 내재해 있는 결함을 측정하는 검사 방법에 관한 것이며, 이 검사 방법에 근거한 해석편의 제작 방법, 해석 방법, 및 해석 장치, 및 SOI 웨이퍼의 제조 방법 및 SOI 웨이퍼에 관한 것이다.

일반적으로, 절연막인 매입 실리콘 산화(SiO₂)막(BOX층이라 불린다) 위에 실리콘(Si) 단결정 박막(SOI층이라고 불린다)을 형성한 SOI(Silicon On Insulator) 웨이퍼는, 기판(피검사체)과 디바이스 제작층인 SOI층이 전기적으로 분리되어 있기 때문에, 높은 절연 내압을 얻을 수 있는 것으로, 기생 용량이 낮고, 내방사성 능력이 큼과 동시에 기판 바이어스 효과가 없다는 등의 특징이 있다. 이로 인해, 고속성, 저소비전력, 소프트 에러 방지 등의 효과가 기대되며, 차세대 소자용의 기판으 로서 여러 가지 개발이 행하여지고 있다.

이 SOI 웨이퍼의 제작 기술로서 대표적인 것으로, 소위 웨이퍼 접합 기술과 SIMOX(Separation by IMplanted 0Xygen) 기술이 있다. 웨이퍼 접합 기술은, 2장의 웨이퍼의 한쪽 또는 양쪽에 산화막을 형성해 두고, 산화막을 사이에 두고 2장의 웨이퍼를 접합시키는 것으로, 접합은, 2장의 웨이퍼를 기계적으로 밀착시켜 열처리함으로써 행하고, SOI층은, 접합시킨 웨이퍼를 연삭 및 연마에 의해 경면(鏡面) 가공하여 제작된다. 웨이퍼 접합에 의한 SOI층의 결정성은 벌크 실리콘 웨이퍼와 동등하므로, 결함 등의 문제가 적고, SOI층에 형성하는 디바이스의 특성이 우수하다.

이러한 SOI 웨이퍼의 SOI층에 내재하는 결함 밀도 등의 평가 방법으로, SOI 웨이퍼를 알칼리계 세정액으로 세정하여 불산 용액에 침지하고, 결함에 의한 에치피트를 확대한 후에 측정을 행하여 평가하는 방법(예를 들면, 특허문헌 1 참조), SOI 기판과 벌크 Si 웨이퍼를 접합시킨 후에 표면 Si층만을 벌크 Si 웨이퍼 측에 남기고, 벌크 Si 웨이퍼를 표면 Si층 측으로부터 선택 에칭액을 이용하여 에칭함으로써 결정 결함을 현재화(顯在化)시켜 평가하는 방법(예를 들면, 특허문헌 2 참조) 등이 제안되어 있다.

또, SIMOX 기술은, 실리콘 기판에 산소를 이온 주입하고, Ar(아르곤)/O₂(산소)의 분위기 가스 내에서 고온 열처리함으로써, 산소가 과포화로 포함되어 있는 영역을 BOX층으로 변환(Si에 산소이온이 주입되어 SiO₂를 형성)하는 것으로, BOX층상에 SOI층이 남아 SOI 웨이퍼(SIMOX 웨이퍼)가 형성되는 기술이다. 이 SIM0X 기 술은, 웨이퍼 접합 기술과 같이 연삭·연마의 공정이 불필요하여, 비교적 간편한 공정으로 제작할 수 있다고 하는 이점을 갖고 있다.

그러나, SIMOX 기술에서는, 고온 열처리에 의해 실리콘 기판 내부에 BOX층을 형성할 때, 부분적으로 산소가 이온 주입되지 않고 산화되지 않는 실리콘 상태 그대로인 다수의 개소가, 결함으로서 발생하여 버린다는 과제가 있다. 이러한 BOX층 내의 결함에 대해서, 그 밀도 등을 평가하는 방법으로서, HF액을 이용하여 열산화막을 제거한 후에 TMAH액을 이용하여 에칭을 행함으로써, SOI층이 에칭됨과 동시에 BOX층 내의 결함이 에칭되어 에치피트가 되고, 이 에치피트를 측정하는 결함의 평가 방법(예를 들면, 특허문헌 3 참조)이 제안되어 있다.

또, BOX층을 포함하는 임의의 개소에서 박막 형상의 단면을 갖는 해석편을 제작하고, 이 해석편의 TEM(투과형 전자 현미경) 상(像)의 관찰 등으로부터, 결함의 형상이나 종류 등을 해석하는 결함의 해석 방법이 알려져 있다.

이하에 문헌을 예거한다.

특허문헌 1: 일본국 특개평11-74493호 공보(제 3도)

특허문헌 2: 일본국 특개평11-87450호 공보(제 1도)

특허문헌 3: 일본국 특개2000-31225호 공보(제 1도)

그러나, 상기 결함의 평가 방법에 의한 SIM0X 웨이퍼의 검사에서는, 직접적으로 결함을 측정하는 것이 아니라 결함에 기인하는 에치피트를 측정하고 있는, 즉 간접적인 측정이므로, 정확한 검사를 행할 수 없다고 하는 문제가 있었다. 뿐만 아니라, BOX층을 관통하고 있거나, SOI층에 접촉해 있는 상태로 되어 있는 결함밖 에 에칭되지 않기 때문에, BOX층의 내부에 위치하는 결함은 에칭되지 않고서 측정할 수 없다. 결국, BOX층의 내부에 삼차원적으로 위치하는 결함을 측정할 수 없으며, 이것에 의해서도 검사의 정확성이 저하되어 버리는 것이다.

또, 상기 결함의 해석 방법에서는, BOX층의 임의의 개소로부터 해석편을 가공하기 때문에, 결함의 밀도가 높은 경우에는 해석편 내에 결함이 포함되는 확률이 높지만, 결함의 밀도가 낮아지면 해석편 내에 결함이 포함되는 확률이 낮아지고, 이러한 해석편의 관찰에 근거한 결함의 해석 작업은 현저하게 비효율적이라는 문제가 있었다. 이와 같이 종래에는, 결함의 정확한 검사가 불가능한 것, 또는 효율적인 해석이 불가능함에 따라, 결함의 발생을 감소시키는 제조 방법의 조건을 특정하는 것이 곤란하여, 결함이 적고 고품질인 SIMOX 웨이퍼를 제조할 수 없었다. 마찬가지로, 웨이퍼 접합 기술에 의해 제작된 SOI 웨이퍼에 있어서도, 결함을 정확하게 평가하는 방법이 확립되어 있지 않았다.

본 발명은, 전술한 과제에 감안하여 이루어진 것으로, SOI 웨이퍼 (피검사체) 내의 매입 실리콘 산화막(모재)에 내재해 있는 결함(도전체)을 정확하게 측정할 수 있는 검사 방법을 제공하고, 이 검사 방법을 이용한 해석편의 제작 방법, 결함의 해석 방법 및 결함의 해석 장치를 제공하여, 결함이 적은 고품질의 SIMOX 웨이퍼의 제조 방법 및 SIMOX 웨이퍼를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서, 본 발명은 이하의 수단을 제안하고 있다.

본 발명에 따른 검사 방법은, 피검사체에 형성되어 있는 절연성을 갖는 모재에 내재해 있는 도전체를 측정하여 피검사체의 내부 상태를 검사하는 검사 방법에 있어서, 상기 모재의 검사 부분 표면에 이온 또는 전자를 조사하여, 상기 표면 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행함과 동시에, 상기 검사 부분을 에칭하고, 에칭된 깊이만큼 순차 갱신된 하부의 표면 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행하며, 축적된 상기 표면 화상에 근거하여 상기 모재에 내재하는 상기 도전체를 측정하여 피검사체의 내부 상태를 검사하는 것을 특징으로 한다.

본 발명의 검사 방법에서는, 모재의 검사 부분 표면에 이온 또는 전자를 조사하여, 표면 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행함과 동시에, 검사 부분을 에칭하고, 에칭된 깊이만큼 순차 갱신된 하부의 표면 및 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행하며, 깊이 데이터마다 순차 축적된 상기 표면 화상에 근거하여 상기 모재에 내재하는 상기 도전체를 측정하여 피검사체의 내부 상태를 검사하기 때문에, 연속적으로 촬영되는 표면에 대하여, 깊이 방향으로는 연속적이지 않게 에칭된 깊이 간격마다, 단속적으로 2차 전자의 촬영이 행하여진다. 결국, 절연성을 갖는 모재의 내부에 위치하는 도전체를 직접적으로 측정할 수 있다는 것이다. 이에 따라, 정확하게 피검사체의 내부 상태를 검사할 수 있다. 또, 깊이 간격(에칭레이트)을 설정함으로써 소망의 정밀도의 검사 결과를 얻을 수 있다.

또, 본 발명에 따른 검사 방법은, 상술한 검사 방법으로서, 상기 표면의 에칭이 이온빔으로 행하여지고, 에칭과 상기 표면 화상의 촬영이 동시에 행하여지는 것을 특징으로 한다.

본 발명의 검사 방법에서는, 표면의 에칭이 이온빔으로 행하여지고, 에칭과 표면 화상의 촬영이 동시에 행하여지는, 즉, 에칭을 행하는 이온빔에 의한 2차 전자의 방출을 검출하여 표면 화상의 촬영이 행하여지므로, 에칭과 표면 화상의 촬영 사이에서 피검사체를 이동시킬 필요 없이 피검사체의 검사가 행하여진다. 이에 따라, 검사 시간을 단축할 수 있음과 동시에, 항상 고정되어 있는 피검사체를 검사함으로써 정확한 검사 결과를 얻을 수 있다.

또, 본 발명에 따른 검사 방법은, 상술한 검사 방법으로서, 상기 피검사체가 SOI 웨이퍼이고, 상기 모재가 매입 실리콘 산화막이며, 상기 도전체가 결함인 것이 바람직하다.

본 발명의 검사 방법에서는, 피검사체가 SOI 웨이퍼이고, 모재가 매입 실리콘 산화막이며, 도전체가 결함이기 때문에, SOI 웨이퍼의 절연막인 매입 실리콘 산화막에 내재해 있는 도전성을 가진 결함의 측정이 행하여진다. 이에 따라, 종래에는 간접적으로 측정되었던 결함을, 직접적으로 측정할 수 있다. 또, 종래에는 측정할 수 없었던 매입 실리콘 산화막의 내부에 위치하는 결함을, 삼차원적으로 측정할 수 있다. 따라서, 종래보다 정확하게 SOI 웨이퍼의 검사를 행할 수 있다.

또, 본 발명에 따른 검사 방법은, 상술한 검사 방법으로서, 상기 피검사체가 SIM0X 기술로 제작된 SOI 웨이퍼인 것이 바람직하다.

본 발명의 검사 방법에서는, 피검사체가 SIM0X 기술로 제작된 SOI 웨이퍼이기 때문에, SIM0X 웨이퍼의 매입 실리콘 산화막의 내부에 많이 발생하고 있던 결함이 정확하게 측정되어, SIM0X 웨이퍼의 검사의 정확성을 향상시킬 수 있다.

또, 본 발명에 따른 해석편의 제작 방법은, 상술한 방법 중 어느 하나의 검사 방법을 이용한 해석편의 제작 방법으로, 상기 표면 화상에 근거하여 상기 모재에 내재하는 임의의 상기 도전체를 특정하고, 특정된 이 도전체의 적어도 일부를 포함하는 박막의 해석 영역이 형성되도록, 이 해석 영역이 되는 상기 모재를 깊이 방향으로 남겨 이 해석 영역 이외가 되는 상기 모재를 에칭하여, 상기 해석 영역을 갖는 해석편을 제작하는 것을 특징으로 한다.

본 발명의 해석편의 제작 방법에서는, 표면 화상에 근거하여 모재에 내재하는 임의의 도전체를 특정하고, 특정된 도전체의 적어도 일부를 포함하는 소정의 폭의 박막 형상이 되는 해석 영역이 형성되도록, 해석 영역이 되는 모재를 깊이 방향으로 남겨 해석 영역 이외가 되는 모재를 에칭하고, 해석 영역을 갖는 해석편을 제작하므로, 확실하게 해석 영역의 내부에 도전체의 적어도 일부를 내재시켜 해석편이 제작된다. 다시 말해서, 종래에는 도전체의 위치를 특정하지 않고 임의로 해석 영역을 형성하고 있었기 때문에, 확실하게 해석 영역에 도전체를 내재시킬 수 없었지만, 상기 검사 방법을 이용하여 도전체를 특정한 후에 해석 영역을 형성하므로, 확실하게 도전체가 해석 영역에 내재하는 해석편이 제작되는 것이다. 또, 해석 영역의 형성을 상기 검사 방법에 이용되고 있는 이온빔에 의해 행함으로써, 검사와 해석편의 제작을 동일한 장치에서 행할 수 있어, 피검사체의 검사로부터 해석편의 제작까지의 작업을 일련으로 단시간에 행할 수 있음과 동시에, 특정된 도전체를 보다 확실하게 해석편에 내재시킬 수 있다. 이에 따라, 해석편의 제작 비용을 저감시킬 수 있고, 해석편의 제작 효율을 향상시킬 수 있다.

또, 본 발명에 따른 해석 방법은, 상술한 해석편의 제작 방법에 의해 제작된 해석편을 이용한 해석 방법으로서, 상기 해석편에 포함되어 있는 상기 도전체를 관찰하여, 상기 도전체의 상태를 해석하는 것을 특징으로 한다.

본 발명의 해석 방법에서는, 해석편에 포함되어 있는 도전체를 관찰하여, 도전체의 상태를 해석하므로, 확실하게 도전체를 관찰할 수 있고, 효율적으로 도전체의 상태를 해석할 수 있다. 예를 들면, 해석편의 해석 영역이 되는 박막을 0.5㎛ 이하의 두께로 형성하여 TEM 상(像)에 의한 관찰을 행하여, 도전체의 형상이나 종류를 해석할 수 있다.

또, 본 발명에 따른 해석 방법은, 상술한 어느 하나의 검사 방법을 이용한 해석 방법으로서, 축적된 상기 표면 화상으로부터 상기 도전체의 삼차원 분포를 해석하는 것을 특징으로 한다.

본 발명의 해석 방법에서는, 축적된 표면 화상으로부터 도전체의 삼차원 분포를 해석하므로, 도전체가 발생하기 쉬운 경향이 있는 개소를 삼차원적으로 특정할 수 있다. 예를 들면, SIMOX 웨이퍼의 매입 실리콘 산화막에 내재해 있는 결함의 삼차원 분포에 근거하여, 결함의 발생이 산소의 이온 주입 부족에 의한 것인지 등을 해석할 수 있다.

또, 본 발명에 따른 해석 장치는, 상술한 해석 방법에 이용되는 해석 장치로서, 상기 피검사체가 놓여지는 스테이지와, 상기 피검사체에 조사되는 이온빔을 발생시키는 이온원(源)과, 이온빔을 집속(收束) 및 주사시키기 위한 빔 제어수단과, 상기 피검사체로부터 방출된 2차 전자를 검출하는 2차 전자 검출수단과, 이온원 및 빔 제어수단을 제어하는 제어 시스템과, 상기 2차 전자 검출수단의 검출 결과를 상기 표면 화상으로서 촬영하는 촬영 시스템과, 축적된 상기 표면 화상으로부터 상기 도전체의 삼차원 분포를 해석하는 해석수단을 구비하고 있는 것을 특징으로 한다.

본 발명의 해석 장치에서는, 피검사체가 놓여지는 스테이지와, 피검사체에 조사되는 이온빔을 발생시키는 이온원과, 이온빔을 집속 및 주사시키기 위한 빔 제어수단과, 피검사체로부터 방출된 2차 전자를 검출하는 2차 전자 검출수단과, 이온원 및 빔 제어수단을 제어하는 제어 시스템과, 2차 전자 검출수단의 검출 결과를 표면 화상으로서 촬영하는 촬영 시스템과, 축적된 표면 화상으로부터 도전체의 삼차원 분포를 해석하는 해석수단을 구비하고 있으므로, 해석수단에 의해 도전체의 삼차원 분포가 해석된다. 예를 들면, 종래부터 이용되고 있는 2차원적인 표면 화상의 촬영 시스템에, 순차 얻어지는 에칭된 깊이만큼 갱신된 표면 화상을 축적시킴과 동시에, 축적된 표면 화상으로부터 삼차원 분포를 해석하는 해석수단을 구비하는 것만으로, 이와 같은 삼차원 분포를 해석할 수 있다.

또, 본 발명에 따른 SOI 웨이퍼의 제조 방법은, 상술한 해석 방법을 이용한 SOI 웨이퍼의 제조 방법으로서, 해석된 상기 도전체의 상태 또는 삼차원 분포를 피드백시켜 특정된 제조 조건에 따라 제조하는 것을 특징으로 한다.

본 발명의 SOI 웨이퍼의 제조 방법에서는, 해석된 도전체의 상태 또는 삼차원 분포를 피드백시켜 특정된 제조 조건에 따라 SOI 웨이퍼를 제조하므로, 제조 조건이 다른 피검사체를 정확하게 효율적으로 해석하여 도전체가 적어지는 제조 조건을 특정할 수 있다. 이에 따라, 매입 실리콘 산화막에 내재하는 결함이 적은 SOI 웨이퍼를 제조할 수 있다.

여기서, 피드백하는 제조 조건의 파라미터로서는, 산소 주입 공정에서의 실리콘 웨이퍼로의 산소이온 주입 조건으로서 주입 에너지, 산소이온의 도즈량, 도즈 시의 웨이퍼의 온도, 또한, 산소 주입 공정 후의 열처리 공정, 산화 처리 공정, 어닐(anneal) 처리 공정에서의 승온 속도, 열처리 온도, 열처리시의 유지 시간, 강온 속도, 및 산소 분압비가 적용 가능하다.

또, 본 발명에 따른 SOI 웨이퍼는, 상술한 SOI 웨이퍼의 제조 방법에 의해 제조된 것을 특징으로 하기 때문에, 결함이 적고 고품질이며, 각종 특성이 우수하다.

도 1은 본 발명의 일실시 형태에서의 검사 방법에 사용되는 FIB 장치의 개략 구성도이다.

도 2A는 피검사체의 검사 상황을 모식적으로 도시한 설명도이다.

도 2B는 피검사체의 검사 상황을 모식적으로 도시한 설명도이다.

도 2C는 피검사체의 검사 상황을 모식적으로 도시한 설명도이다.

도 2D는 피검사체의 검사 상황을 모식적으로 도시한 설명도이다.

도 3은 준(準) 삼차원적인 검사 결과의 개략도이다.

도 4A는 해석편의 제작 상황을 도시하는 개략도이다.

도 4B는 해석편의 제작 상황을 도시하는 개략도이다.

도 4C는 해석편의 제작 상황을 도시하는 개략도이다.

도 5A는 기판 시료의 SIM 상(像)이다.

도 5B는 기판 시료의 SIM 상이다.

도 6A는 도 5에 도시된 SIM 상에 부여된 라인을 기준으로 한 단면의 TEM 상이다.

도 6B는 도 5에 도시된 SIM 상에 부여된 라인을 기준으로 한 단면의 TEM 상이다.

도 7은 본 발명의 실시예에서의 산소이온의 도즈량과 BOX층의 Si 섬(島) 밀도의 관계를 도시하는 그래프이다.

도 8은 본 발명의 실시예에서의 BOX층의 결함 밀도와 BOX층의 내압의 관계를 도시하는 그래프이다.

이하, 도면을 참조하여, 본 발명의 실시 형태에 대해 설명한다.

도 1은 기판 시료(피검사체)를 검사하는 FIB(집속(收束) 이온빔) 장치의 개략 구성도로서, FIB 장치는, SIM(주사(走査)형 이온 현미경) 상의 촬영, TEM의 샘플 제작, 또는 포토마스크의 결함 수정 등에 사용되는 장치이다. FIB 장치(1)는, 기판 시료(2)가 놓여지는 시료 스테이지(3)와, 기판 시료(2)에 조사되는 이온빔(B)을 발생시키는 이온원(4)과, 이온빔(B)을 집속 및 주사시키기 위한 빔 제어수단(5)과, 기판 시료(2)로부터 방출된 2차 전자를 검출하는 2차 전자 검출기(6)와, 이온원(4) 및 빔 제어수단(5)을 제어하는 제어 시스템(7)과, 2차 전자 검출기(6)의 검출 결과를 표면 화상으로서 촬영하는 촬영 시스템(8)과, 축적된 표면 화상으로부터 도전체의 삼차원 분포를 해석하는 해석수단(9)을 구비하여 구성되어 있다. 빔 제어수단(5)은, 콘덴서 렌즈나 XY 디프렉터 등을 구비하고 있으며, 이온빔(B)의 집속점을 기판 시료(2)의 Z방향으로 제어하여, 이온빔(B)을 측정 부분의 XY 방향으로 주사(走査) 제어하는 장치이다.

상술한 바와 같은 FIB 장치(1)에 의한 기판 시료(2)의 검사는, 약 104㎩ 이하의 진공 분위기로 된 챔버 내에서 행하여지고, 이온빔(B)으로서는 Ga+ 이온이 이용된다. 기판 시료(2)로서는, 웨이퍼 접합 기술 또는 SIMOX 기술 등으로 제작된 SOI 웨이퍼가 이용되고, 도 2A에 도시하는 바와같은 실리콘 기판(10)의 상면에 BOX층(매입 실리콘 산화막)(11)이 형성되며, BOX층(11) 상면에 SOI층(실리콘 단결정 박막)(12)이 형성되어 있다. 또, 기판 시료(2)는 SOI층(12)이 위쪽을 향하도록 시료 스테이지(3)에 놓여지고, 검사의 전(前)단계에서, 도 2B에 도시하는 바와 같이 BOX층(11)의 검사 부분 상면의 SOI층(12)이 제거되어, BOX층(11)의 표면(11a)이 노출된다.

기판 시료(2)의 검사에서, 이온원(4)으로부터 기판 시료(2)를 향하여 조사된 이온빔(B)은 빔 제어수단(5)에 의해 제어되고, 이온빔(B)에 의해 BOX층(11)의 표면(11a)이 에칭된다. 이 때에 에칭되는 BOX층(11)의 에칭레이트, 즉 시간당 에칭량은, 이온빔(B)의 가속 전압 및 전류 밀도에 의해 결정되고, 예를 들면 가속 전압이 30KeV, 이온빔 전류값이 320㎀, 이온빔 직경이 54nm인 경우에, 약15nm/분의 에칭레이트로 에칭된다. 그리고, 에칭 시에 BOX층(11)으로부터 방출된 2차 전자가, 2차 전자 검출기(6)에 의해 검출된다.

이 때, 실리콘 산화막(모재)에서 실리콘(도전체)이 방출하는 2차 전자가 많기 때문에, BOX층(11)에 내재해 있는 결함(산화되지않고 섬처럼 점재(點在)해 있는 실리콘의 덩어리, 이하 실리콘 섬(島)이라 한다)이 측정된다. 다시 말해서, 2차 전자 검출기(6)로부터의 검출 결과가 촬영 시스템(8)에 의해서 SIM 상(표면 화상)이 되고, 어두운 BOX층(11)의 내부에서 실리콘 섬이 빛나는 것과 같은 SIM 상이 촬영되는 것이다. 이 때의 SIM 상의 해상도는 이온빔(B)의 전류값에 의해 결정되고, 예를 들면 80㎀인 경우에 약 50nm의 해상도가 얻어진다. 또, 이온빔(B)에 의해 표면(11a)만으로부터 2차 전자가 방출되는 것이 아니라, 표면(11a)으로부터 약간 BOX층(11)의 내부로 들어간 표면 부근으로부터도 2차 전자가 방출되며, SIM 상에는 표면(11a) 및 표면 부근의 정보도 포함되어 있다.

다음에, 도 2C에 도시하는 바와 같이, 에칭된 BOX층(11)의 표면(11b)을 이온빔(B)에 의해 에칭함과 동시에, 2차 전자를 검출하여 표면(11b)의 SIM 상이 촬영된다. 그리고, 도 2D에 도시하는 바와 같이, 실리콘 기판(10)의 표면(10a)이 노출될 때까지, 순차로, BOX층(11)의 에칭된 각 표면의 SIM 상이 축적된다.

이러한 기판 시료(2)의 검사 방법에 의해, 도 3에 개략적으로 도시하는 바와 같이 BOX층(11)의 각 깊이 위치에서의 SIM 상(Z1∼Z4)이 얻어진다.

예를 들면, SIM 상(Z1)(X-Y 평면)이 표면(11a), SIM 상(Z2)이 표면(11b)에 대응하고, 순차로, 두께 방향(Z방향)으로 단속적으로 축적된 검사 결과로 되어 있다. 이에 따라, Z방향으로 관통하고 있는 실리콘 섬(실리콘 섬의 상(S1))을 측정 할 수 있을 뿐만 아니라, 표면(11a)에 노출되어 있지 않은 BOX층(11)의 내부에 위치하는 실리콘 섬(실리콘 섬의 상(S2))나, Z방향으로 크기가 다른 실리콘 섬(실리콘 섬의 상(S3))를 측정할 수 있다. 이와 같이, 직접적으로 측정함으로써, 검사의 정확성을 향상시킬 수 있다. 또, 에칭량을 감소시켜, SIM 상 촬영을 고빈도로 행함으로써, Z방향의 검사 정보의 정확성을 더욱 향상시킬 수 있다.

또, 검사는 FIB 장치(1)에 의해 에칭과 SIM 상의 촬영을 동시에 행하므로, 한 대의 장치로 단시간에 검사할 수 있음과 동시에, 에칭과 SIM 상의 촬영 사이에 기판 시료(2)를 이동시킬 필요 없이 항상 기판 시료(2)가 고정되어 있기 때문에, 보다 정확한 검사 결과를 얻을 수 있다.

또, 이 검사 방법은, 기판 시료(2)로서 SOI 웨이퍼와 같이 BOX층(11)과 실리콘 섬과의 2차 전자 방출도가 크게 다른 경우에 유효하며, 특히, 실리콘 섬을 많이 포함하는 SIMOX 웨이퍼의 검사에 적합하다.

다음에, 상기 검사 방법을 이용한 해석편의 제작 방법에 대하여 도 4를 이용하여 설명한다.

우선, 도 4A에 도시하는 바와 같이 기판 시료(2)의 위쪽으로부터 이온빔(B)을 조사하여 기판 시료(2)의 검사를 행하면, 도 4B에 도시하는 바와 같이 검사 부분(13)이 에칭된다. 그리고, 해석의 대상이 되는 실리콘 섬이 특정될 때까지 검사 부분(13)이 에칭되고, 실리콘 섬을 특정하면 그 표면에 마킹(14)을 실시한다. 다음에, 박막(해석 영역)(16)을 형성하기 위해 마킹된 개소를 포함하여 일정한 두께(X)가 되는 영역(15)을 특정하고, 두께(X)가 0.5㎛ 이하에서 잔존하도록 영역(15) 이외의 부분을 에칭한다. 결국, 특정된 실리콘 섬이 박막(16)에 내재하도록, 박막(16)의 표리면에 위치하는 기판 시료(2)의 부분을 에칭에 의해 제거하고, 도 4C에 도시하는 바와 같은 박막(16)의 표리면이 기판 시료(2)측 쪽으로 노출되도록 해석편(17)이 제작되는 것이다.

이와 같이, 이 해석편의 제작 방법에 의해 확실하게 박막(16)에 실리콘 섬이 내재하는 해석편(17)을 제작할 수 있고, 종래보다 해석 작업의 효율을 향상시킬 수 있다. 또, 종래에는 실리콘 섬이 내재하지 않는 해석편을 제작해 버리는 등, 낭비가 되어 버리는 작업이 많아 제작 비용이 높게 되어 있었지만, 이 해석편의 제작 방법에 의해 낮은 비용으로 해석편을 제작할 수 있다.

이와 같이 형성된 해석편(17)은, TEM에 의해 도 4C에 도시하는 화살표(E) 방향으로부터 전자가 조사되어, 박막(16)에 내재하는 실리콘 섬이 촬영된다. 도 5A 및 도 5B에, 에칭된 기판 시료(2)의 SIM 상을 도시하고, 도 6A에 도 5A의 SIM 상에 부여된 라인(L)을 기준으로 한 단면에서의 TEM 상을 도시하며, 도 6B도 동일하게 대응한 도 5B의 TEM 상을 도시한다. 도 5는, 각 변이 20㎛이고, SIM 상의 속이 검은 콘트라스트가 BOX층이고, 흰 콘트라스트가 실리콘 섬이다. 도 6은, 우측 아래에 도시하는 스케일이 0.05㎛이고, 흰 콘트러스트의 BOX층 속에 그림자와 같이 실리콘 섬(S)이 나타나 있다. 또, 이와 같이 형성된 해석편(17)의 TEM 상에는, 도 6A, 도 6B에 도시하는 바와 같이, 반드시 에칭에 의한 데미지 면(D)이 촬영되어 있다. 그리고, 촬영된 TEM 상의 관찰에서, 결함의 형상 및 내부 상태, 즉 실리콘 섬의 형상이나 종류(단결정 또는 폴리 결정) 등의 상태를 해석할 수 있다.

또, 상술한 검사 방법에 의해 얻어진 축적된 SIM 상으로부터 해석 장치(9)에 의해 실리콘 섬의 삼차원 분포를 해석할 수 있다. 요컨대, 종래에는 SIM 상에 의한 X-Y 표면의 해석밖에 행하여지지 않았지만, FIB 장치(1)에 해석 장치(9)를 구비함으로써, X-Y 표면의 데이터에 Z방향의 데이터를 조합하여 삼차원적인 실리콘 섬의 분포를 해석하는 것이나, X-Y 표면 이외의 임의의 단면의 해석하는 것이 가능한 것이다.

이와 같이, TEM 상으로부터 얻어지는 개개의 실리콘 섬의 상태에 근거한 실리콘 섬의 해석 결과와, SIM 상으로부터 얻어지는 실리콘 섬의 삼차원 분포에 근거한 해석 결과를, SOI 웨이퍼의 제조 조건에 피드백시킴으로써, 실리콘 섬의 발생을 억제할 수 있는 SOI 웨이퍼의 제조 조건을 특정할 수 있다. 예를 들면, SIMOX 웨이퍼의 경우에는, 실리콘 섬의 삼차원 분포에 근거하여, 실리콘 섬의 발생이 많은 경향이 있는 개소로의 산소의 이온 주입량을 증가시킬 때의, 주입 에너지의 증가량 등의 조건을 특정할 수 있다. 이에 따라, 매입 실리콘 산화막에 내재하는 실리콘 섬이 적은 SOI 웨이퍼를 제조할 수 있다. 또, 이 제조 방법에 의해 제조된 SOI 웨이퍼는, 정밀하면서도 고품질이며, 각종 특성이 우수하다. 또한, SOI 웨이퍼 제조의 제품 수율을 향상시킬 수도 있다.

또한, 본 실시 형태에서는, 기판 시료(2)로서 SOI 웨이퍼, 기판 시료(2)에 형성되어 있는 절연성을 갖는 모재로서 BOX층(11)을 이용하고 있지만, 이 검사 방법에서 이용할 수 있는 모재로서, 질화물, 산화물, 및 유기 고분자 등의 일반적으로 절연성을 갖는 재료이면 되고, 기판 시료(2)로서 글래스, 세라믹스, 및 산화물 반도체 등의 기판을 검사할 수 있다. 또, 이러한 기판 이외의 피검사체로서, 레이저 결정, SAW(표면 탄성파 소자), 포토크로믹 글래스나 금속 나노입자 함유 컬러 필터 등을 이용할 수 있으며, 이들 내부 구조를 검사할 수도 있다. 또, 이온빔(B)으로서 Ga+ 이외에, O+, Cs+, Ar+ 등을 이용하여도 되고, 2차 전자를 촬영하는 수단으로서 SEM, STEM, TEM을 이용하여도 되며, 에칭을 행하는 수단으로서 케미컬 에칭을 이용하여도 된다. 또, FIB 장치(1)에서, 이온빔 가속 전압이 15∼40keV인 범위에서, 이온빔 전류값이 3.6pA 이상이고, 이온빔 직경이 18nm 이상이면, 양호하게 실리콘 섬을 측정할 수 있었다.

실시예

이하, 본 발명에 따른 실시예를 설명한다.

실시예로서, 후술하는 조건에서 실리콘 웨이퍼에 산소 주입 후, 실리콘 웨이퍼를 열처리 로(爐)에 옮겨, 승온 공정에서 1℃/분의 승온 속도로 1340℃까지 승온하고, 산화 처리 공정에서 1340℃로 10시간 유지하여, 어닐 처리 공정에서 1340℃로 5시간 유지한 후, 강온 공정에서 1℃/분의 강온 속도로 600℃까지 강온하여, SOI 웨이퍼를 제조하였다.

여기서, 열처리 로에 옮기고 나서, 강온 공정 종료 600℃까지, 산화 처리 공정을 제외하고, 열처리 로에 분압비 4%의 산소를 포함하는 아르곤 가스도 25slm 계속해서 공급함과 동시에, 산화 처리 공정에서는 열처리 로에 분압비 40%의 산소를 포함하는 아르곤 가스를 25slm 공급하여 처리를 행하였다.

산소 주입 공정에서의 실리콘 웨이퍼로의 산소이온 주입 조건으로서는, 주입 에너지 163eV로서 고정하고, 산소이온의 도즈량을 1.75∼2.50 ×10¹⁷atoms/㎠ 범위에서 변화시켰다.

이 때의 SOI 웨이퍼로부터 상술한 실시 형태의 검사 방법에 의해, BOX층의 Si 섬(島) 밀도를 측정하고, 그 3차원 분포로부터 어림하여, 산소이온의 도즈량과 BOX층의 Si 섬 밀도의 관계를 해석하였다. 그 결과를 도 7에 도시한다.

또, 이 때, BOX층의 결함 밀도와 BOX층의 내압의 관계를 해석하였다. 그 결과를 도 8에 도시한다.

여기서, BOX층의 Si 섬 밀도의 FIB 측정 조건으로서는, 가속 전압 30KeV, 프로브 전류값 1.3nA, 프로브 직경 92㎚ø로 하였다.

도 7의 결과로부터 명백한 바와 같이, 산소이온의 도즈량을 크게 하면 BOX층의 Si 섬 밀도가 높아지므로, 산소이온의 도즈량을 가능한 한 낮게 하는 편이 BOX층의 Si 섬의 발생을 억제할 수 있다는 것을 알 수 있다.

동시에, BOX층은, 산소이온의 도즈량을 1.70 ×10¹⁷atoms/㎠ 보다도 낮게 한 경우에, 그 두께가 일정하게 형성되지 않으며, 또한, 1.50 ×10¹⁷atoms/㎠ 보다도 낮게 한 경우에는, 웨이퍼 면내 방향에서 BOX층이 형성되지 않는 부분이 발생한다. 따라서, BOX층 두께가 균일하게 되지 않기 때문에, 산소이온의 도즈량을 1.75 ×10¹⁷atoms/㎠ 정도로 특정하는 것이 프로세스 조건으로서 적당하다고 판단할 수 있다. 이에 따라 특정된 산소 주입 공정에서의 산소이온의 도즈량을 1.75 × 10¹⁷atoms/㎠ 정도로 설정하도록 제조 조건을 피드백하여 SOI 웨이퍼를 제조할 수 있다.

또한, 도 8의 결과로부터 명백한 바와 같이, 상기와 같이 1.75 ×10¹⁷atoms/㎠ 정도로 특정된 제조 조건을 피드백하여 제조된 SOI 웨이퍼는, BOX층에서의 내압이 높게 되어 있어, 품질적으로도 양호하다는 것을 알 수 있다.

또한, 산소이온의 도즈량을 1.75 ~ 2.50 ×10¹⁷atoms/㎠ 의 범위에서 낮추면 Si 섬의 사이즈도 그에 부수하여 작게 되는 경향이 있으므로, 절연 파괴가 일어나기 어렵게 되어, 이 제조 조건에서 제조된 SOI 웨이퍼가 품질적으로도 양호하게 되는 것을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 검사 방법에 의하면, 모재의 검사 부분 표면에 이온 또는 전자를 조사하여, 표면 및 표면 부근으로부터 방출되는 2차 전자의 촬영을 행하고, 순차 검사 부분을 에칭하면서, 에칭된 표면 및 표면 부근으로부터 방출되는 2차 전자의 촬영을 행하여, 이들의 축적된 표면 화상에 근거하여 모재에 내재하는 도전체를 측정하여 피검사체의 내부 상태를 검사하므로, 모재에 내재하는 도전체를 직접적으로 측정할 수 있다. 이에 따라, 삼차원적으로 피검사체의 내부 상태를 정확하게 검사할 수 있다.

Claims (10)

1. 피검사체에 형성되어 있는 절연성을 갖는 모재에 내재해 있는 도전체를 측정하여 피검사체의 내부 상태를 검사하는 검사 방법에 있어서,

   상기 모재의 검사 부분 표면에 이온 또는 전자를 조사하여, 상기 검사 부분 표면 및 그 표면으로부터 내부로 들어간 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행함과 동시에, 상기 검사 부분을 에칭하고, 에칭된 깊이만큼 순차 갱신된 하부의 검사 부분 표면 및 그 표면으로부터 내부로 들어간 표면 부근으로부터 방출되는 2차 전자에 의한 표면 화상의 촬영을 행하며,

   축적된 상기 표면 화상에 근거하여 상기 모재에 내재하는 상기 도전체를 측정하여 상기 피검사체의 내부 상태를 검사하는 것을 특징으로 하는 검사 방법.
2. 제1항에 있어서,

   상기 표면의 에칭이 이온빔으로 행하여지고, 이 에칭과 상기 표면 화상의 촬영이 동시에 행하여지는 것을 특징으로 하는 검사 방법.
3. 제1항에 있어서,

   상기 피검사체가 SOI 웨이퍼이고, 상기 모재가 매입 실리콘 산화막이며, 상기 도전체가 결함인 것을 특징으로 하는 검사 방법.
4. 제1항에 있어서,

   상기 피검사체가 SIM0X 기술로 제작된 SOI 웨이퍼인 것을 특징으로 하는 검사 방법.
5. 제1항에 기재된 검사 방법을 이용한 해석편의 제작 방법으로서,

   상기 표면 화상에 근거하여 상기 모재에 내재하는 임의의 상기 도전체를 특정하고, 특정된 이 도전체의 적어도 일부를 포함하는 박막의 해석 영역이 형성되도록, 이 해석 영역이 되는 상기 모재를 깊이 방향으로 남겨 이 해석 영역 이외가 되는 상기 모재를 에칭하여, 상기 해석 영역을 갖는 해석편을 제작하는 것을 특징으로 하는 해석편의 제작 방법.
6. 제5항에 기재된 해석편의 제작 방법에 의해 제작된 해석편을 이용한 해석 방법으로서,

   상기 해석편에 포함되어 있는 상기 도전체를 관찰하여, 상기 도전체의 상태를 해석하는 것을 특징으로 하는 해석 방법.
7. 제1항에 기재된 검사 방법을 이용한 해석 방법으로서,

   축적된 상기 표면 화상으로부터 상기 도전체의 삼차원 분포를 해석하는 것을 특징으로 하는 해석 방법.
8. 제7항에 기재된 해석 방법에 이용되는 해석 장치로서,

   상기 피검사체가 놓여지는 스테이지와, 상기 피검사체에 조사되는 이온빔을 발생시키는 이온원과, 이온빔을 집속 및 주사시키기 위한 빔 제어수단과, 상기 피검사체로부터 방출된 2차 전자를 검출하는 2차 전자 검출수단과, 이온원 및 빔 제어수단을 제어하는 제어 시스템과, 상기 2차 전자 검출수단의 검출 결과를 상기 표면 화상으로서 촬영하는 촬영 시스템과, 축적된 상기 표면 화상으로부터 상기 도전체의 삼차원 분포를 해석하는 해석수단을 구비하고 있는 것을 특징으로 하는 해석 장치.
9. 제6항 또는 제7항에 기재된 해석 방법을 이용한 SOI 웨이퍼의 제조 방법으로서,

   해석된 상기 도전체의 상태 또는 삼차원 분포를 피드백시켜 특정된 제조 조건에 따라 제조하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
10. 제9항에 기재된 SOI 웨이퍼의 제조 방법에 의해 제조된 것을 특징으로 하는 SOI 웨이퍼.

Images