CN100356182C - 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 - Google Patents
一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 Download PDFInfo
- Publication number
- CN100356182C CN100356182C CNB2005100292250A CN200510029225A CN100356182C CN 100356182 C CN100356182 C CN 100356182C CN B2005100292250 A CNB2005100292250 A CN B2005100292250A CN 200510029225 A CN200510029225 A CN 200510029225A CN 100356182 C CN100356182 C CN 100356182C
- Authority
- CN
- China
- Prior art keywords
- silicon
- soi
- top layer
- sis
- buried oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
本发明涉及一种绝缘体上硅(SOI)的埋层氧化物电荷密度的快速表征方法,更明确地说是涉及一种用汞探针测试系统表征SOI材料的埋层氧化物电荷密度的方法,属于微电子学与固体电子学领域。该方法采用汞探针测试系统,通过比对腐蚀顶层硅前后电容-电压曲线的方法,表征薄膜以及超薄SOI(Silicon-On-Insulator:绝缘体上的硅)材料的埋层氧化物电荷密度。该表征方法针对顶层硅厚度1μm以内的SOI圆片,具有简便易行、测试过程迅速等优点,可以作为SOI材料规模化生产的在线表征方法。
Description
技术领域
本发明涉及一种绝缘体上硅(SOI)的埋层氧化物电荷密度的快速表征方法,更明确地说是涉及一种用汞探针测试系统表征SOI材料的埋层氧化物电荷密度的方法,属于微电子学与固体电子学领域。
背景技术
绝缘体上的硅(SOI)材料以其独特的体硅-绝缘层-单晶硅薄膜的多层复合结构,已经成为硅技术领域内至关重要的部分,得到了广泛的应用。SOI电路具有高速,低功率,抗辐照等优点,在航空航天、军工电子、便携式通讯领域具有重要的应用背景,基于SOI的微机电系统,射频电子系统等也越来越受到人们的重视。SOI技术被认为是二十一世纪的硅集成电路技术,倍受人们重视(J.P.Colige,Silicon on Insulator Technology,Material to VLSI,Kulwer Academic Publication 1991)。
但是,由于SOI材料是由两种不同的物质——硅和绝缘层(通常是二氧化硅)组成,并且存在两个Si/SiO2界面,是多层异质结构,而不是传统的体材料,很多用于传统体硅以及其他半导体材料的表征方法,不再适用于SOI材料。电容-电压(C-V)法是SOI材料的传统表征手段之一,可以很方便的表征出SOI材料的埋层氧化物(BOX)电荷密度,在二十世纪八十年代曾经广泛的应用于SOI材料的表征领域。(F.T. Brady,S.S.Li,D.E.Burk and W.A.Krull,“Determination of Fixed Oxide Charge and Interface Trap Densities forBuried Oxide Layers Formed by Oxygen Implantation,”Appl.Phys.Lett.52(11)14 March 1988.)但是,随着集成电路的发展,对于薄型和超薄型顶层硅SOI材料的需求越来越广泛。传统的C-V表征模型是将顶层硅看作是无限厚的(Kiyoko Nagai,Toshihiro Sekigawa and Yutaka Hayashi,“Capacitance-VoltageCharacteristics of Semiconductor-Insulator-Semiconductor(SIS)Structure”,Solid-State Electronics,Vol.28,No.8,pp.789-798,1985.),这样的模型显然不适用于薄膜,特别是超薄SOI材料。近些年来,为了解决这一问题,人们提出了很多新的方法,例如栅二极管法,表面光电压法,赝晶体管法以及SOI-MOS器件法等。但是这些方法中,或物理模型复杂,或表征工艺繁琐,达不到便捷、可靠的要求。因此,要想表征BOX的电荷密度,还需要发明一种新的针对薄膜以及超薄SOI材料的快捷的方法。
发明内容
本发明提供了一种绝缘体上硅(SOI)的埋层氧化物电荷密度的快速表征方法,更明确地说本发明是用汞探针测试系统表征SOI材料的埋层氧化物电荷密度的方法。
本发明是采用汞探针C-V测试系统,通过考察顶层硅被腐蚀前后C-V曲线的变化,来表征薄膜以及超薄SOI材料的BOX电荷密度。图1为该方法的示意图。首先用汞探针测试SOI材料的初始C-V曲线(图1.a),然后用选择性腐蚀液把顶层硅腐蚀掉,露出BOX层。再用汞探针测试腐蚀后材料的C-V曲线(图1.b)。图2所示为腐蚀前后的两条C-V曲线。
对于传统的C-V模型,SIS(Semiconductor-Insulator-Semiconductor,半导体-绝缘体-半导体)结构模型的高频电容可以表示为:
其中Cox是BOX电容,Cs1.Cs2分别是BOX与顶层硅的界面电容,以及BOX与衬底硅之间的界面电容,ψs1、ψs2分别是顶层硅和衬底硅的能带弯曲势,Qs1、Qs2分别是BOX与顶层硅界面上的氧化物固定电荷密度,以及BOX与衬底硅界面间的氧化物固定电荷密度,WMS、W12分别是金属-半导体,顶层硅-衬底硅的功函数差。对于SIMOX样品的BOX上下的硅来说,W12可以近似看作零。氧化物电荷主要有三种:固定电荷,陷阱电荷和可动电荷。测量中采用0.5伏/秒以下的电压扫描步长(即频率),以抑制回滞现象的产生。这样得到的曲线,正向和反向扫描基本重合,也就是说,BOX中没有明显的可动电荷存在。固定电荷和陷阱电荷通常存在于BOX的上、下界面处。(参见E.H.Nicollian and J.R.Brews,MOS Physics and Technology,Wiley,New York(1982))
然而对于薄膜和超薄SOI材料,必须另行考虑。首先,根据MOS电容理论,由于硅耗尽引起的高频表面电容,主要存在于硅衬底和氧化物的界面处。这一理论模型将硅视作足够厚的,电荷才可以储存在硅/氧化物界面以及反型层中。而在实际的实验中,顶层硅只有260nm厚,远小于1μm的最大耗尽层宽度。在反向偏压下整个顶层硅全部处于耗尽状态,也就是说,传统理论模型中的本征层和反型层之间的界面不存在了。于是,在SIS模型中存在于BOX上界面的电容Cs1就不存在了。
并且,在SIS模型中,由于顶层硅能带的弯曲,导致顶层硅的上界面(汞/顶层硅)和下界面(顶层硅/BOX)的势是不同的(ψs1)。这就在顶层硅内部产生了一个自建电场(VTS),其方向总是与C-V的电压方向相反。
所以,对于薄膜SOI结构,电容-电压(CSIS-VSIS)关系应表示为:
这里的VTS表示的是顶层硅两个界面的电势差,由衬底和BOX层的表面势决定。顶层硅被腐蚀后,使BOX同顶层硅的界面消失,所以,此时的电容-电压(CMOS-VMOS)曲线就可以用传统的MOS(Metal-Oxide-Semiconductor,金属-氧化物-半导体)结构来分析:
在图2所示曲线中,可计算出MOS结构的平带电压VFB,MOS,
通过上式可以计算出BOX下界面(BOX/衬底)的固定电荷密度QS2。
考察SIS和MOS曲线的横向漂移,可以由此计算出BOX上界面的电荷密度。当CMOS=CSIS(ψs2|MOS=ψs2|SIS)
显然,如果可以确切地知道VTS,则可以计算出上界面电荷密度QS1。以p型为例,外加电压足够大的时候,顶层硅或积累(正电压),或反型(负电压),则由此不难推断,必然在某一电压下,顶层硅能带会恰好处于平带情况(VTS=0)。当外加电压大于这一电压时,衬底耗尽而顶层硅积累;反之亦然。顶层硅的能带弯曲和C-V扫描电压以及上界面固定电荷密度有关。所以当VTS=0时,VSIS=-QS1/q。我们定义此时的电压为SIS结构的平带电压(VFB,SIS),此时的电容为SIS结构的平带电容(CFB,SIS)。根据(8)式,当VTS=0,VSIS=-QS1/q时,相应的VMOS=0。
首先根据(9)式在MOS曲线上确定CFB,STS的值,然后再从图2的SIS曲线上求得VFB,SIS。这样我们就可以通过(10)式得到上界面固定电荷密度:
QS1=-COX·VFB,SIS (11)
至此,由公式
和QS1=-COX·VFB,SIS分别表征出了BOX上、下界面的电荷密度。
综上所述,本发明快速表征方法,其特征在于具体表征步骤是:
(1)用汞探针C-V测试系统测量绝缘体上硅材料的C-V曲线;
(2)腐蚀除去绝缘体上硅材料的顶层硅;
(3)经步骤(2)腐蚀后的材料再次放入步骤(1)所用的C-V测试系统中测出C-V曲线;
(4)在两条C-V曲线上,利用公式
和QS1=-COX·VFB,SIS计算出埋层氧化物的电荷密度,式中VFBMOS为MOS结构的平带电压,QS2埋层氧化物与衬底间的电荷密度;COX为埋层氧化物电容;QS1埋层氧化物与顶层硅间的电荷密度;VFBSIS为SIS结构的平带电压;
(5)两次C-V测试所用的设备均为SSM495或者其它带有汞探针的半导体参数测试系统;
(6)所述的顶层硅厚度1μm以内;
(7)腐蚀除去顶层硅所采用的腐蚀溶液为KOH、TMAH或者其他可以对硅与二氧化硅选择性腐蚀的溶液配方。
本方法不需要复杂的数学模型和工艺,甚至不需要光刻,大大提高了工作效率。这一表征方法的建立,对于目前开展的SOI材料的在线表征技术研究具有很深远的意义。
附图说明
图1是采用汞探针测试系统表征SOI材料BOX电荷密度示意图,(a)留有顶层硅的SIS结构;(b)腐蚀顶层硅后的MOS结构。
图2是MOS和SIS结构的C-V曲线。
具体实施方式
下列实施例将有助于理解本发明,但并不限制本发明的内容。
实施1:(参阅图1、2)
1)取p型SIMOX-SOI样品置于SSM495汞探针半导体参数测试系统中,测得C-V曲线(图2中的SIS曲线)
2)采用50℃、33%KOH溶液腐蚀该SOI材料,把顶层硅腐蚀除去。
3)把腐蚀后的样品再次放到SSM495中,测得第二条C-V曲线(图2中MOS曲线)。
4)在图2中,依公式(7)可计算出MOS曲线的平带电压-0.148V,SIS曲线平带电压-1.30V,利用
得出BOX上界面(顶层硅/BOX)电荷密度为1.8×1011cm-2,下界面(BOX/衬底)电荷密度2.1×1010cm-2。得到本方法的全部表征结果。
Claims (5)
1、一种绝缘体上硅材料的埋层氧化物电荷密度表征方法,其特征在于具体测试步骤是:
1)用汞探针C-V测试系统测量绝缘体上硅材料的C-V曲线;
2)腐蚀除去绝缘体上硅材料的顶层硅;
3)经步骤(2)腐蚀后的材料再次放入步骤(1)所用的C-V测试系统中测出C-V曲线;
4)在两条C-V曲线上,利用公式
和QS1=-COX·VFB,SIS计算出埋层氧化物的电荷密度,式中VFB,MOS为MOS结构的平带电压,QS2埋层氧化物与衬底间的电荷密度;COX为埋层氧化物电容;QS1埋层氧化物与顶层硅间的电荷密度;VFB,SIS为SIS结构的平带电压。
2、按权利要求1所述的表征方法,其特征在于两次C-V测试所用的设备均为SSM495或者其它带有汞探针的半导体参数测试系统。
3、按权利要求1所述的表征方法,其特征在于两次C-V测试的电压扫描频率应低于0.5伏/秒。
4、按权利要求1所述的表征方法,其特征在于所述的顶层硅厚度1μm以内。
5、按权利要求1所述的表征方法,其特征在于腐蚀除去顶层硅所采用的腐蚀溶液为KOH、TMAH或者其他可以对硅与二氧化硅选择性腐蚀的溶液配方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100292250A CN100356182C (zh) | 2005-08-31 | 2005-08-31 | 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100292250A CN100356182C (zh) | 2005-08-31 | 2005-08-31 | 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1734277A CN1734277A (zh) | 2006-02-15 |
CN100356182C true CN100356182C (zh) | 2007-12-19 |
Family
ID=36076787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100292250A Expired - Fee Related CN100356182C (zh) | 2005-08-31 | 2005-08-31 | 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100356182C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109570B (zh) * | 2009-12-28 | 2014-07-30 | 中国科学院微电子研究所 | 多偏置下场效应晶体管栅源电容的测量方法 |
CN106684012B (zh) * | 2017-01-17 | 2021-05-25 | 中国工程物理研究院电子工程研究所 | SiO2中电荷与SiO2/Si界面态的分离测试方法 |
CN109085486B (zh) * | 2018-07-31 | 2020-02-21 | 浙江大学 | 一种半导体-绝缘体界面态密度和俘获截面的测试方法 |
CN112151403A (zh) * | 2020-11-10 | 2020-12-29 | 微龛(广州)半导体有限公司 | 基于无结型晶体管的表征方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176896A (ja) * | 1997-12-10 | 1999-07-02 | Hitachi Cable Ltd | 半導体ウェハのc−v測定方法 |
JP2001060676A (ja) * | 1999-08-20 | 2001-03-06 | Mitsubishi Materials Silicon Corp | 界面準位密度の算出方法 |
US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
WO2004070828A1 (ja) * | 2003-02-03 | 2004-08-19 | Sumitomo Mitsubishi Silicon Corporation | 検査方法、解析片の製作方法、解析方法、解析装置、soiウェーハの製造方法、およびsoiウェーハ |
-
2005
- 2005-08-31 CN CNB2005100292250A patent/CN100356182C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176896A (ja) * | 1997-12-10 | 1999-07-02 | Hitachi Cable Ltd | 半導体ウェハのc−v測定方法 |
JP2001060676A (ja) * | 1999-08-20 | 2001-03-06 | Mitsubishi Materials Silicon Corp | 界面準位密度の算出方法 |
US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
WO2004070828A1 (ja) * | 2003-02-03 | 2004-08-19 | Sumitomo Mitsubishi Silicon Corporation | 検査方法、解析片の製作方法、解析方法、解析装置、soiウェーハの製造方法、およびsoiウェーハ |
Non-Patent Citations (1)
Title |
---|
低剂量SOI圆片的无损电学表征测试 黎传礼,俞越辉,陈猛.功能材料与器件学报,第8卷第2期 2002 * |
Also Published As
Publication number | Publication date |
---|---|
CN1734277A (zh) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100356182C (zh) | 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法 | |
CN101136347A (zh) | 一种mos管界面态的测试方法 | |
CN101529592B (zh) | 半导体晶片的评价方法 | |
Sharma et al. | Manipulation of K center charge states in silicon nitride films to achieve excellent surface passivation for silicon solar cells | |
US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
Zhang et al. | Two-Pulse $ C $–$ V $: A New Method for Characterizing Electron Traps in the Bulk of $\hbox {SiO} _ {2}/\hbox {high-}\kappa $ Dielectric Stacks | |
CN102680875B (zh) | 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法 | |
CN102820241B (zh) | 氧化物介质层经时绝缘击穿可靠性测试方法 | |
Peng et al. | Lowering the density of electronic defects on organic-functionalized Si (100) surfaces | |
US7019545B2 (en) | Method for monitoring quality of an insulation layer | |
Jin et al. | Defect generation at the Si–SiO2 interface following corona charging | |
CN107063487A (zh) | 温度传感器、显示面板和显示装置 | |
US20090082978A1 (en) | Method of detecting degradation of semiconductor devices and method of detecting degradation of integrated circuits | |
Zhang et al. | An Assessment of the Location of As-Grown Electron Traps in $ hboxHfO_2 $/HfSiO Stacks | |
Thoan et al. | Correlation between interface traps and paramagnetic defects in c-Si/a-Si: H heterojunctions | |
Jellett et al. | Accurate measurement of extremely low surface recombination velocities on charged, oxidized silicon surfaces using a simple metal-oxide-semiconductor structure | |
Kang et al. | SOI bulk and surface generation properties measured with the pseudo-MOSFET | |
Arscott | Electrowetting at a liquid metal-oxide-semiconductor junction | |
CN102738030B (zh) | 一种pn结结深测算方法 | |
CN104658941A (zh) | 一种芯片叠层结构参数的测量方法 | |
Ji et al. | Interface states beyond band gap and their impact on charge carrier mobility in MOSFETs | |
JP4640204B2 (ja) | Soiウエーハの評価方法 | |
Cristoloveanu et al. | The Corbino pseudo-MOSFET on SOI: measurements, model, and applications | |
Oh et al. | The effect of mechanical stress on cell characteristics in MONOS structures | |
Herfurth et al. | EOFM for contactless parameter extraction of low k dielectric MIS structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20120831 |