CN1745470A - 检查方法、解析片的制作方法、解析方法、解析装置、soi晶片的制造方法以及soi晶片 - Google Patents

检查方法、解析片的制作方法、解析方法、解析装置、soi晶片的制造方法以及soi晶片 Download PDF

Info

Publication number
CN1745470A
CN1745470A CNA2003801094059A CN200380109405A CN1745470A CN 1745470 A CN1745470 A CN 1745470A CN A2003801094059 A CNA2003801094059 A CN A2003801094059A CN 200380109405 A CN200380109405 A CN 200380109405A CN 1745470 A CN1745470 A CN 1745470A
Authority
CN
China
Prior art keywords
electric conductor
soi wafer
base material
subject
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801094059A
Other languages
English (en)
Other versions
CN100481360C (zh
Inventor
大久保晶
近藤英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of CN1745470A publication Critical patent/CN1745470A/zh
Application granted granted Critical
Publication of CN100481360C publication Critical patent/CN100481360C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一种检查方法,用于测定在受检体(2)上形成的具有绝缘性的基材(11)内部存在的导电体来检查受检体(2)的内部状态,首先用离子或者电子照射基材(11)的检查部分的表面,通过从表面(11a)以及表面附近射出的二次电子进行表面图像的摄影的同时,腐蚀所述检查部分,并通过从仅在腐蚀的深度下部顺序更新的表面(11b)以及表面附近射出的二次电子进行表面图像的摄影,根据积累的表面图像,测定基材(11)内部存在的导电体来检查受检体(2)的内部状态,提供一种能够正确测定SOI晶片(受检体)内的嵌入硅氧化膜(基材)的内部存在的缺陷(导电体)的检查方法。

Description

检查方法、解析片的制作方法、解析方法、解析装置、 SOI晶片的制造方法以及SOI晶片
技术领域
本发明涉及测定基板等受检体的具有绝缘性的基材内部存在的导电体后,检查受检体的内部状态的检查方法,特别涉及测定SOI晶片内的嵌入硅氧化膜内部存在的缺陷的检查方法,涉及基于该检查方法的解析片的制作方法、解析方法、以及解析装置、和SOI晶片的制造方法以及SOI晶片。
背景技术
一般,在作为绝缘膜的硅氧化(SiO2)膜(称为BOX层)上形成硅(Si)单晶薄膜(称为SOI层)的SOI(Silicone On Insulator)晶片,因为基板(受检体)和作为设备制作层的SOI层电分离,所以具有可以得到高绝缘耐压、并且寄生电容低、耐放射性能力大,同时无基板偏压效应等的特征。因此,期望具有高速、低电力耗费、无软错误等的效果,而且正在进行作为下一代元件用基板的各种开发。
作为该SOI晶片的制作技术,具有代表性的有所谓的晶片粘合技术和SIMOX(Seperation by IMplanted OXygen)技术。晶片粘合技术,是预先在两枚晶片的一方或双方上形成氧化膜,把氧化膜放在中间,粘合两枚晶片,粘合是以机械方式使两枚晶片密切接触并通过热处理而进行的,SOI层是通过磨削以及研磨粘合的晶片进行镜面加工而制作的。通过粘合晶片形成的SOI层的结晶性由于和体硅圆片相同,所以缺陷等问题很少,在SOI层上形成的设备的特性就优良。
作为这样的SOI晶片的SOI层内部存在的缺陷密度的评价方法,提出了使用碱系清洗液清洗SOI晶片,并浸渍在氟酸溶液中,在扩大由缺陷引起的蚀痕后进行测定评价的方法(例如参照专利文献1)、在把SOI基板和体硅圆片粘合后只在体硅圆片侧留下表面Si层、通过使用选择腐蚀液从表面Si层腐蚀体硅圆片使结晶缺陷显现进行评价的方法(例如参照专利文献2)等。
另外,SIMOX技术,是通过向硅基板将氧进行离字注入、并在Ar(氩)/O2(氧)的环境气体中进行高温热处理,把含氧过饱和的区域变换为BOX层(在Si中注入氧离子形成SiO2)、SOI层残存在BOX层上而形成SOI晶片(SIMOX晶片)的技术。该SIMOX技术,不需要像在晶片粘合技术中那样进行磨削、研磨的工序,具有能够用比较简单的工序制作的优点。
但是,在SIMOX技术中,在通过高温热处理在硅基板内部形成BOX层时,作为缺陷存在部分不注入氧离子、而未被氧化的保持硅状态的多处地方的问题。关于这样的BOX层中的缺陷,作为评价其密度等的方法,提出了通过在使用HF液除去热氧化膜后使用TMAH液进行腐蚀,在腐蚀SOI层的同时BOX层中的缺陷也被腐蚀,并成为蚀痕,测定该蚀痕的缺陷的评价方法(例如参照专利文献3)。
另外,根据包含BOX层的任意的地方制作具有薄膜形状的截面的解析片,从对该解析片的TEM(穿透型电子显微镜)图像的观察等,解析缺陷的形状或种类等的缺陷的解析方法是众所周知的。
以下列举文献。
专利文献1:特开平11—74493号公报(第三图)
专利文献2:特开平11—87450号公报(第一图)
专利文献3:特开2000—31225号公报(第一图)
但是,在根据上述缺陷的评价方法的SIMOX晶片的检查中,不是直接测量缺陷,而是测量由缺陷所引起的蚀痕,亦即,因为是间接的测定,所以存在不能进行正确的检查的问题。而且,因为只腐蚀贯通BOX层或者成为接触SOI层的状态的缺陷,所以位于BOX层的内部的缺陷不被腐蚀就不能测量,亦即,不能测量BOX层的内部处于三维状态的缺陷,由此也引起降低检查的正确性。
另外,在上述缺陷的解析方法中,因为从BOX层的任意的地方加工解析片,所以缺陷密度高时,解析片中包含缺陷的概率就高,但是缺陷密度变低,解析片中包含缺陷的概率也变低,存在基于这样的解析片的观察的缺陷的解析工作效率明显低的问题。这样,现在由于不能正确检查缺陷,或者不能高效地进行解析,所以确定减少缺陷发生的制造条件十分困难,并不能制造缺陷少、高质量的SIMOX晶片。同样,即使在通过晶片粘合技术制作的SOI晶片中,也未确立正确评价缺陷的方法。
发明内容
本发明是鉴于上述问题提出来的,其目的是提供能够正确测定SOI晶片(受检体)内的嵌入硅氧化膜(基材)内部存在的缺陷(导电体)的检查方法,提供利用这一检查方法的解析片的制造方法、缺陷的解析方法以及缺陷的解析装置,提供缺陷少的高质量的SIMOX晶片的制造方法以及SIMOX晶片。
为解决上述问题,本发明提出以下方案。
涉及本发明的检查方法,用于测定在受检体上形成的具有绝缘性的基材内部存在的导电体来检查受检体的内部状态,其特征在于,用离子或者电子照射所述基材的检查部分的表面,在摄影从所述表面以及表面附近射出的二次电子形成的表面图像的同时,腐蚀所述检查部分,摄影从仅在腐蚀的深度顺序更新的下部的表面以及表面附近射出的二次电子形成的表面图像,根据积累的所述表面图像,测定在所述基材内部存在的所述导电体来检查受检体的内部状态。
在本发明的检查方法中,因为用离子或者电子照射基材的检查部分的表面,在摄影从表面以及表面附近射出的二次电子形成的表面图像的同时,腐蚀检查部分,摄影从仅在腐蚀的深度顺序更新的下部的表面以及表面附近射出的二次电子形成的表面图像,根据按每一深度数据顺序积累的所述表面图像,测定在所述基材内部存在的所述导电体来检查受检体的内部状态,所以对于连续的摄影表面,对向深度方向每一不连续腐蚀的深度间,断续进行两次电子摄影。亦即,可以直接测定位于具有绝缘性的基材的内部的导电体。由此,可以正确检查受检体的内部状态。另外,通过设定深度间隔(腐蚀率)可以得到希望的精度的检查结果。
另外,涉及本发明的检查方法的特征在于,所述表面的腐蚀使用离子束进行,腐蚀和所述表面图像的摄影同时进行。
在本发明的检查方法中,表面的腐蚀使用离子束进行,腐蚀和表面图像的摄影同时进行,亦即,因为检测由执行腐蚀的离子束引起的二次电子的射出进行表面图像的摄影,所以可以在腐蚀和表面图像的摄影之间不移动受检体进行受检体的检查。因此,在可以缩短检查时间的同时,通过总是检查固定的受检体可以得到正确的检查结果。
另外,涉及本发明的检查方法是上述的检查方法,优选所述受检体是SOI晶片,所述基材是嵌入硅氧化膜,所述导电体是缺陷。
在本发明的检查方法中,因为受检体是SOI晶片,基材是嵌入硅氧化膜,导电体是缺陷,所以可以进行具有在作为SOI晶片的绝缘膜的嵌入硅氧化膜内部存在的导电性的缺陷的测定。由此,可以直接测定在现有技术中间接测定的缺陷。另外,也可以以三维方式测定现有技术中不能测定的位于嵌入硅氧化膜内部的缺陷。因此,可以进行比现有技术更正确的SOI晶片的检查。
另外,涉及本发明的检查方法是上述的检查方法,优选所述受检体是使用SIMOX技术制作的SOI晶片。
在本发明的检查方法中,因为所述受检体是使用SIMOX技术制作的SOI晶片,所以可以正确测定在SIMOX晶片的嵌入硅氧化膜的内部产生很多的缺陷,提高SIMOX晶片的检查的正确性。
另外,涉及本发明的解析片的制作方法,是利用上述任何一个检查方法的解析片的制作方法,其特征在于,根据所述表面图像确定在所述基材内部存在的任意的所述导电体,为形成至少包含一部分确定的该导电体的薄膜的解析区域,把成为该解析区域的所述基材残留在深度方向并对所述该解析区域以外的所述基材进行腐蚀,制作具有所述解析区域的解析片。
在本发明的解析片的制作方法中,因为根据表面图像确定在基材内部存在的任意的所述导电体,为形成至少包含一部分确定的导电体的指定的宽度的薄膜形状的解析区域,把成为解析区域的基材残留在深度方向上并且对成为解析区域以外的基材进行腐蚀来制作具有解析区域的解析片,所以可以制作即使解析区域内部的导电体少但也确实包含一部分的解析片。亦即因为现有技术不确定导电体位置任意形成解析区域,所以不能使解析区域内部确实存在导电体,但是利用上述检查方法,因为是在确定导电体后形成解析区域,所以可以制作导电体确实在解析区域内部存在的解析片。另外,通过在上述检查方法中使用的离子束执行解析区域的形成,所以可以使用同一装置进行检查和解析片的制作,可以一连串在短时间内进行从受检体的检查到解析片的制作的作业,同时可以使确定的导电体更确实地存在于解析片内部。由此,可以降低解析片的制作成本,可以提高解析片的制作效率。
另外,涉及本发明的解析方法,是使用通过上述解析片的制作方法制作的解析片的解析方法,其特征在于观察在所述解析片中包含的所述导电体,解析所述导电体的状态。
在本发明的解析方法中,因为观察在解析片中包含的所述导电体来解析导电体的状态,所以可以确实观察导电体,可以高效解析导电体的状态。例如,使成为解析片的解析区域的薄膜形成0.5μm以下的厚度,可以进行TEM图像的观察,解析导电体的形状或种类。
另外,涉及本发明的解析方法,是利用上述任一检查方法的解析方法,其特征在于从积累的所述表面图像解析所述导电体的三维分布。
在本发明的解析方法中,因为从积累的表面图像解析导电体的三维分布,所以可以以三维方式确定具有容易发生导电体倾向的地方。例如,根据在SIMOX晶片的嵌入硅氧化膜内部存在的缺陷的三维分布,可以解析缺陷的发生是否是由于氧离子注入不足引起的等。
另外,涉及本发明的解析装置,是在上述解析方法中使用的解析装置,其特征在于:具有载放所述受检体的平台、发生照射所述受检体的离子束的离子源、用于收敛以及扫描离子束的离子束控制单元、检测从所述受检体射出的二次电子的二次电子检测单元、控制离子源以及离子束控制单元的控制系统、把所述二次电子检测单元的检测结果作为所述表面图像进行摄影的摄影系统、从积累的所述表面图像解析所述导电体的三维分布的解析单元。
在本发明的解析装置中,因为具有载放受检体的平台、发生照射受检体的离子束的离子源、用于收敛以及扫描离子束的离子束控制单元、检测从受检体射出的二次电子的二次电子检测单元、控制离子源以及离子束控制单元的控制系统、把二次电子检测单元的检测结果作为表面图像进行摄影的摄影系统、从积累的表面图像解析导电体的三维分布的解析单元,所以可以通过解析单元解析导电体的三维分布。例如,在现在使用的二维表面图像的摄影系统中,只要设置积累顺次得到的随腐蚀深度而更新的表面图象、同时由积累的表面图象解析三维分布的解析单元,就可以解析这样的三维分布。
另外,涉及本发明的SOI晶片的制造方法,是利用上述解析方法的SOI晶片的制造方法,其特征在于:根据反馈解析的所述导电体的状态或者三维分布确定的制造条件进行制造。
在本发明的SOI晶片的制造方法中,因为根据反馈解析的所述导电体的状态或者三维分布确定的制造条件来制造SOI晶片,所以可以正确高效地解析制造条件不同的受检体,确定导电体少的制造条件。由此,可以制造在嵌入硅氧化膜内部存在的缺陷少的SOI晶片。
这里,作为反馈的制造条件的参数,作为在氧注入工序中向硅晶片的氧离子注入条件,注入能量、氧离子的掺杂量、掺杂时的晶片的温度,再有,氧注入工序后的热处理工序、氧化处理工序、退火处理工序中的升温速度、热处理温度、热处理时的保持时间、降温速度、以及氧分压比都可以使用。
另外,因为涉及本发明的SOI晶片的特征是通过上述SOI晶片的制造方法制造的,所以缺陷少、质量高,各种特性优良。
附图说明
图1是在本发明的一个实施例中的检查方法中使用的FIB装置的概略结构图。
图2A是表示受检体的检查状况模式的说明图。
图2B是表示受检体的检查状况模式的说明图。
图2C是表示受检体的检查状况模式的说明图。
图2D是表示受检体的检查状况模式的说明图。
图3是准三维检查结果的概略图。
图4A是表示解析片的制作状况的概略图。
图4B是表示解析片的制作状况的概略图。
图4C是表示解析片的制作状况的概略图。
图5A是基板试料的SIM图像。
图5B是基板试料的SIM图像。
图6A是把付在图5所示的SIM图像的线作为基准的截面的TEM图像。
图6B是把付在图5所示的SIM图像的线作为基准的截面的TEM图像。
图7是表示本发明的实施例中的氧离子的掺杂量和BOX层的Si岛密度的关系的图表。
图8是表示本发明的实施例中的BOX层的缺陷密度和BOX层的耐压的关系的图表。
具体实施方式
下面参考附图说明本发明的实施例。
图1是检查基板试料(受检体)的FIB(收敛离子束)装置的概略结构图,FIB装置,是在SIM(扫描型离子显微镜)图像的摄影、TEM样品的制作、或者光掩膜的缺陷修正等中使用的装置。FIB装置1由载放基板试料2的试料平台3、发生照射基板试料2的离子束B的离子源4、用于使离子束B收敛以及扫描的离子束控制单元5、检测从基板试料2射出的二次电子的二次电子检测器6、控制离子源4以及离子束控制单元5的控制系统7、把二次电子检测器6的检测结果作为表面图像进行摄影的摄影系统8、从积累的表面图像解析导电体的三维分布的解析单元9构成。离子束控制单元5具有会聚透镜或者XY偏转器,是在基板试料2的Z方向上控制离子束B的收敛点、在测定部分的XY方向上扫描控制离子束B的装置。
使用如上述的FIB装置1进行的基板试料2的检查,在取约104Pa以下的真空环境的容器内进行,作为离子束B,使用Ga+离子。作为基板试料2,使用用晶片粘合技术或者SIMOX技术等制作的SOI晶片,在如图2A所示的硅基板10的上面形成BOX层(嵌入硅氧化膜)11,在BOX层11的上面形成SOI层(硅单晶薄膜)12。另外,基板试料2使SOI层12向上载放在试料台3上,在检查的前阶段,如图2B所示除去BOX层11的检查部分的上面的SOI层12,露出BOX层11的表面11a。
在基板试料2的检查中,从离子源4向基板试料2照射的离子束B由离子束控制单元5控制,通过离子束B腐蚀BOX层11的表面11a。此时被腐蚀的BOX层11的腐蚀率,亦即单位时间的腐蚀量,由离子束B的加速电压以及电流密度决定,例如在加速电压30keV、离子束电流值320pA、离子束直径54nm的场合,以约15nm/分的腐蚀率进行腐蚀。然后,通过二次电子检测器6检测在腐蚀时从BOX层11射出的二次电子。
此时,因为硅(导电体)放出的二次电子要比硅氧化膜(基材)放出的多,所以可以测定BOX层11内在的缺陷(把未氧化、像岛那样以点状存在的硅块称为硅岛)。即,来自二次电子检测器6的检测结果由摄影系统8形成SIM图象(表面图象),是在暗的BOX层11的内部,摄影如硅岛那样发光的SIM图象。此时的SIM图像的分辨率由离子束B的电流值决定,例如在80pA的场合得到约50nm的分辨率。另外,通过离子束B不仅从表面11a射出二次电子,还从表面11a稍微进入BOX层11的内部的表面附近也射出二次电子,在SIM图像中包含表面11a以及表面附近的信息。
接着,如图2C所示,在通过离子束B腐蚀已被腐蚀的BOX层11的表面11b的同时,检测二次电子并摄影表面11b的SIM图像。然后,如图2D所示,直到露出硅基板10的表面10a为至,顺序积累BOX层11的被腐蚀的各表面的SIM图像。
通过这样的基板试料2的检查方法,如图3概略表示,可以得到在BOX层11的各深度位置的SIM图像Z1~Z4。
例如,SIM图像Z1(X—Y平面)对应表面11a、SIM图像Z2对应表面11b,顺序成为在厚度方向(Z方向)断续积累的检查结果。由此,不仅能够测定贯通Z方向的硅岛(硅岛图像S1),而且可以测定不在表面11a上露出的位于BOX层11的内部的硅岛(硅岛图像S2)、或者在Z方向上大小不同的硅岛(硅岛图像S3)。这样,因为是直接测定,所以可以提高检查的正确性。另外,通过减少腐蚀量、以高频度进行SIM图像摄影,可以进一步提高Z方向的检查信息的正确性。
另外,因为检查是通过FIB装置1同时进行腐蚀和SIM图像的摄影,所以可以用一台装置短时间检查,同时不需要在腐蚀和SIM图像的摄影之间移动基板试料2,始终固定基板试料2,所以可以得到更正确的检查结果。
另外,该检查方法,作为基板试料2如SOI晶片那样在BOX层11和硅岛的二次电子射出度相差很大时有效,特别适合包含硅岛多的SIMOX晶片的检查。
下面,使用图4说明利用上述检查方法的解析片的制作方法。
首先,如图4A所示,从基板试料2的上方照射离子束B,进行基板试料2的检查时,如图4B所示,腐蚀检查部分13。然后,在确定成为解析对象的硅岛之前腐蚀检查部分13,确定硅岛后,在其表面做标记14。接着,为形成薄膜(解析区域)16,确定包含做了标记的地方的成为一定厚度X的区域15,对区域15以外的部分进行腐蚀以使厚度X在0.5μm以下残留。亦即,腐蚀除去位于薄膜16正反面的基板试料2的部分,使确定的硅岛在薄膜16内部存在,制作如图4C所示的使薄膜16的正反面在基板试料2的侧方露出的解析片17。
这样,通过该解析片的制作方法可以制作在薄膜16内部硅岛确实存在的解析片17,与现有技术相比可以提高解析工作的效率。另外,现有技术中制作硅岛不在内部存在的解析片等,无用的工作多,制作成本高,而通过该解析片的制作方法可以以更低的成本制作解析片。
这样形成的解析片17,使用TEM从图4C所示箭头E的方向照射电子,摄影薄膜16内部存在的硅岛。图5A以及图5B表示被腐蚀的基板试料2的SIM图像,图6A表示把付在图5A的SIM图像的线L作为基准的截面中的TEM图像,图6B也同样表示对应的图5B的TEM图像。在图5中,各边为20μm,SIM图像中的黑的对比度是BOX层,白的对比度是硅岛。图6右下所示的比例尺是0.05μm,硅岛S在白的对比度的BOX层中如影子那样出现。另外,在这样形成的解析片17的TEM图像中,如图6A、图6B所示,必定摄影由于腐蚀形成的损坏面D。然后,通过观察摄影的TEM图像,可以解析缺陷的形状以及内部状态,亦即硅岛的形状或种类(单晶或者多晶)等的状态。
另外,从通过上述检查方法得到的积累的SIM图像使用解析装置9可以解析硅岛的三维分布。亦即现有技术只能进了根据SIM图像的X—Y表面的解析,但是通过在FIB装置1上装备解析单元9,可以在X—Y表面的数据上组合Z方向的数据后解析三维的硅岛分布,或者进行X—Y表面以外的任意截面的解析。
这样,通过把基于从TEM图像得到的各个硅岛的状态的硅岛的解析结果,和从SIM图像得到的硅岛的三维分布的解析结果向SOI晶片的制造条件进行反馈,可以确定能够抑制硅岛发生的SOI晶片的制造条件。例如,在SIMOX晶片的情况下,根据硅岛的三维分布,可以确定在向存在硅岛发生倾向大的地方增加氧的离子注入量时的、注入能量的增加量等的条件。由此,可以制造嵌入硅氧化膜内部存在硅岛少的SOI晶片。另外,通过该制造方法制造的SOI晶片精密而且高质量,各种特性优良。另外,可以降低SOI晶片制造的缺陷率。
此外,在本实施例中,作为基板试料2使用SOI晶片,和作为在基板试料2上形成的具有绝缘性的基材使用BOX层11,但是作为在该检查方法中能够使用的基材,也可以是氮化物、氧化物、以及有机高分子等一般具有绝缘性的材料,可以检查作为基板试料2的玻璃、陶瓷、以及氧化物半导体等基板。另外,作为这样的基板以外的受检体,可以使用激光结晶、SAW(表面弹性波元件)、光色玻璃或者金属纳粒子含有彩色过滤器等,检查这些的内部构造。另外,作为离子束B,在Ga+以外,也可以使用O+、Cs+、Ar+等,作为摄影二次电子的单元也可以使用SEM、STEM、TEM,作为进行腐蚀的方法也可以使用化学腐蚀。另外,在FIB装置中,离子束加速电压在15~40keV的范围,离子束电流值在3.6pA以上,离子束直径如果在18nm以上的话,可以良好地测定硅岛。
实施例
以下说明涉及本发明的实施例。
作为实施例,在后述条件下在硅晶片中注入氧后,把硅晶片移到热处理炉内,在升温工序中以1℃/分的升温速度升温到1340℃,在氧化处理工序中保持1340℃10小时,在退火处理工序中保持1340℃5小时后,在降温工序中以1℃/分的降温速度降温到600℃来制造SOI晶片。
这里,在移到热处理炉后,直到降温工序结束为600℃,除氧化处理工序外,在继续向热处理炉供给含分压比4%的氧的氩气25slm的同时,在氧化处理工序中向热处理炉供给含分压比40%的氧的氩气25slm进行处理。
作为注氧工序中向硅晶片的氧离子注入条件,注入能量固定为163eV,使氧离子的掺杂量在1.75~2.50×1017atoms/cm2范围内变化。
从此时的SOI晶片使用上述实施例的检查方法,测定BOX层的Si岛密度,通过其三维分布估计,解析氧离子的掺杂量和BOX层的Si岛密度的关系。其结果示于图7。
另外,此时,解析BOX层的缺陷密度和BOX层的耐压关系。其结果示于图8。
这里,作为BOX层的Si岛密度的FIB测定条件,取加速电压30KeV、探极电流值1.3nA、探极直径92nm。
从图7的结果明示,因为氧离子的掺杂量大则BOX层的Si岛密度高,可知氧离子的掺杂量尽可能低能够抑制BOX层的Si岛的发生。
同时,BOX层,在使氧离子的掺杂量低于1.70×1017atoms/cm2的情况下,其厚度的形成不固定,进而,在低于1.50×1017atoms/cm2的情况下,在晶片面内方向上发生不形成BOX层的部分。因此,因为BOX层厚不均匀,所以可以判断氧离子的掺杂量在1.75×1017atoms/cm2附近的处理条件是适当的。由此,可以反馈在特定的氧注入工序中的氧离子的掺杂量设定为1.75×1017atoms/cm2左右那样的制造条件能制造SOI晶片。
进而,从图8的结果明示,可知如上述反馈确定1.75×1017atoms/cm2左右的制造条件并制造的SOI晶片,在BOX层中的耐压变高,质量良好。
此外,在把氧离子的掺杂量降低在1.75~2.50×1017atoms/cm2的范围内后,因为Si岛的尺寸有随之变小的倾向,所以可知绝缘破坏难于发生,在该制造条件下制造的SOI晶片质量也良好。
如上所述,根据涉及本发明的检查方法,因为用离子或者电子照射基材的检查部分的表面,摄影从表面以及表面附近射出的二次电子,接着,一边腐蚀检查部分,一边摄影从腐蚀过的表面以及表面附近射出的二次电子,根据这些积累的表面图像,测定在基材内部存在的导电体来检查受检体的内部状态,所以可以直接测定基材内部存在的导电体。由此,可以以三维形式正确检查受检体的内部状态。

Claims (10)

1.一种检查方法,测定在受检体上形成的具有绝缘性的基材内部存在的导电体并检查受检体的内部状态,其特征在于:
用离子或者电子照射所述基材的检查部分的表面,并通过从所述表面以及表面附近射出的二次电子进行表面图像的摄影的同时,腐蚀所述检查部分,通过从仅在腐蚀的深度上顺序更新的下部的表面以及表面附近射出的二次电子进行表面图像的摄影,
根据积累的所述表面图像,测定在所述基材内部存在的所述导电体来检查所述受检体的内部状态。
2.权利要求1所述的检查方法,其特征在于:
所述表面的腐蚀由离子束来进行,该腐蚀和所述表面图像的摄影是同时进行的。
3.权利要求1或权利要求2所述的检查方法,其特征在于:
所述受检体是SOI晶片,所述基材是嵌入硅氧化膜,所述导电体是缺陷。
4.权利要求1到权利要求3中的任一项所述的检查方法,其特征在于:
所述受检体是使用SIMOX技术制作的SOI晶片。
5.一种解析片的制造方法,其利用了权利要求1到权利要求4中的任一项所述的检查方法,
该解析片的制造方法的特征在于:
根据所述表面图像确定所述基材内部存在的任意的所述导电体,以形成包含已确定的该导电体的至少一部分的薄膜的解析区域的方式,把成为该解析区域的所述基材残留在深度方向并对所述该解析区域以外的所述基材进行腐蚀,来制作具有所述解析区域的解析片。
6.一种解析方法,其利用了通过权利要求5所述的解析片的制作方法制作的解析片,
该解析方法的特征在于:
观察所述解析片中包含的所述导电体,并解析所述导电体的状态。
7.一种解析方法,其利用了权利要求1到权利要求4中的任一项所述的检查方法,
该解析方法的特征在于:
从积累的所述表面图像解析所述导电体的三维分布。
8.一种解析装置,其使用于权利要求7所述的解析方法中,
该解析装置的特征在于,
具有:
载放所述受检体的平台;
发生照射所述受检体的离子束的离子源;
用于使离子束收敛及扫描的离子束控制单元;
检测从所述受检体射出的二次电子的二次电子检测单元;
控制离子源以及离子束控制单元的控制系统;
把所述二次电子检测单元的检测结果作为所述表面图像进行摄影的摄影系统;以及
从积累的所述表面图像解析所述导电体的三维分布的解析单元。
9.一种SOI晶片的制造方法,其利用了权利要求6或权利要求7所述的解析方法,
该SOI晶片的制造方法的特征在于:
通过使已解析的所述导电体的状态或者三维分布反馈并确定的制造条件进行制造。
10.一种SOI晶片,其特征在于:
利用权利要求9所述的SOI晶片的制造方法进行制造。
CNB2003801094059A 2003-02-03 2003-10-16 检查方法、解析片的制作方法、解析方法以及解析装置 Expired - Lifetime CN100481360C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26540/2003 2003-02-03
JP2003026540 2003-02-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100040215A Division CN101303992A (zh) 2003-02-03 2003-10-16 解析方法、解析装置、soi晶片的制造方法以及soi晶片

Publications (2)

Publication Number Publication Date
CN1745470A true CN1745470A (zh) 2006-03-08
CN100481360C CN100481360C (zh) 2009-04-22

Family

ID=32844144

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008100040215A Pending CN101303992A (zh) 2003-02-03 2003-10-16 解析方法、解析装置、soi晶片的制造方法以及soi晶片
CNB2003801094059A Expired - Lifetime CN100481360C (zh) 2003-02-03 2003-10-16 检查方法、解析片的制作方法、解析方法以及解析装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008100040215A Pending CN101303992A (zh) 2003-02-03 2003-10-16 解析方法、解析装置、soi晶片的制造方法以及soi晶片

Country Status (8)

Country Link
US (1) US7670857B2 (zh)
EP (1) EP1592056B1 (zh)
JP (1) JP4483583B2 (zh)
KR (1) KR100707817B1 (zh)
CN (2) CN101303992A (zh)
AU (1) AU2003303886A1 (zh)
TW (1) TWI278949B (zh)
WO (1) WO2004070828A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346152A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 样品失效分析方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356182C (zh) * 2005-08-31 2007-12-19 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
DE102006035668B4 (de) * 2006-07-31 2014-02-20 Globalfoundries Inc. Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
KR101841897B1 (ko) 2008-07-28 2018-03-23 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
CN103081054B (zh) * 2010-08-31 2016-04-13 Fei公司 使用包含低质量种类和高质量种类二者的离子源的导航和样本处理
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
KR102019534B1 (ko) 2013-02-01 2019-09-09 케이엘에이 코포레이션 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
JP6696729B2 (ja) * 2015-03-18 2020-05-20 株式会社Sumco 半導体基板の評価方法及び半導体基板の製造方法
CN111474200B (zh) * 2020-04-16 2023-09-26 宸鸿科技(厦门)有限公司 制备电子元件显微结构样品的方法
CN113533404B (zh) * 2021-07-13 2023-04-28 中国工程物理研究院流体物理研究所 一种绝缘介质材料二次电子产额测试方法及应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696712A (ja) 1992-09-14 1994-04-08 Hitachi Ltd 集束イオンビーム装置
JP3130410B2 (ja) * 1993-07-22 2001-01-31 シャープ株式会社 強誘電体メモリ素子
JP3139904B2 (ja) 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
JPH09115861A (ja) * 1995-10-20 1997-05-02 Hitachi Ltd 試料を加工する装置
JPH1174493A (ja) 1997-08-29 1999-03-16 Sumitomo Metal Ind Ltd Soiウエーハの欠陥検査方法
JP3635885B2 (ja) 1997-09-04 2005-04-06 三菱住友シリコン株式会社 Soi基板の結晶欠陥の評価方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2000031225A (ja) 1998-07-13 2000-01-28 Sumitomo Metal Ind Ltd 半導体基板の欠陥評価方法
JP2000329716A (ja) 1999-05-19 2000-11-30 Canon Inc オージェ電子分光装置および深さ方向分析方法
JP3297736B2 (ja) 1999-12-16 2002-07-02 東京大学長 収束イオンビームによる精密断面加工を用いた深さ方向元素分布分析方法及びその装置
JP2001319954A (ja) * 2000-05-08 2001-11-16 Nippon Steel Corp 集束イオンビームによる試料の加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346152A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 样品失效分析方法
CN102346152B (zh) * 2010-07-30 2013-10-09 中芯国际集成电路制造(上海)有限公司 样品失效分析方法

Also Published As

Publication number Publication date
TW200415738A (en) 2004-08-16
EP1592056A4 (en) 2010-01-20
US20060249479A1 (en) 2006-11-09
CN101303992A (zh) 2008-11-12
KR100707817B1 (ko) 2007-04-13
AU2003303886A1 (en) 2004-08-30
EP1592056B1 (en) 2018-12-26
JPWO2004070828A1 (ja) 2006-06-01
JP4483583B2 (ja) 2010-06-16
TWI278949B (en) 2007-04-11
KR20050092053A (ko) 2005-09-16
US7670857B2 (en) 2010-03-02
EP1592056A1 (en) 2005-11-02
CN100481360C (zh) 2009-04-22
WO2004070828A1 (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
CN100481360C (zh) 检查方法、解析片的制作方法、解析方法以及解析装置
JP5024865B2 (ja) 半導体基板の評価方法
CN100349273C (zh) 采用整合测量以增进介电质蚀刻效率的方法和设备
CN1620601A (zh) 半导体中的微缺陷的检测和分类
CN109690748A (zh) 用于半导体晶片检验的缺陷标记
TW200814160A (en) Electron induced chemical etching/deposition for enhanced detection of surface defects
US20170053778A1 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
CN114460432A (zh) 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法
JP2016178122A (ja) 半導体基板の評価方法及び半導体基板の製造方法
JPH11330186A (ja) ウエハ検査装置
CN1076474C (zh) 结晶评价装置及结晶评价方法
US20010038105A1 (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
KR101360251B1 (ko) 웨이퍼 디펙트 검사장치 및 그 방법
JP2008034475A (ja) 半導体装置の製造方法
US20060258023A1 (en) Method and system for improving integrated circuit manufacturing yield
CN1540327A (zh) 制程装置中金属污染与微粒子的检测方法
CN114256042A (zh) 一种检测缺陷的电子束方法与设备
Allen et al. Critical dimension calibration standards for ULSI metrology
JP2011119528A (ja) 半導体単結晶基板の結晶欠陥評価方法
Buczkowski Photoluminescence-Based Metrology for Si and SiGe Materials
JPS6293934A (ja) 検査装置
Shimizu et al. Nondestructive characterization of surface contaminants in silicon wafers using AC surface photovoltage method
CN109860070A (zh) 电子束检测样品及检测方法
JP2991166B2 (ja) 半導体における不純物濃度プロファイルの測定方法及び測定装置
CN114778537A (zh) 一种晶体管栅极硅氧化层失效机理的鉴定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090422

CX01 Expiry of patent term