JPH0738004A - 強誘電体メモリ素子 - Google Patents
強誘電体メモリ素子Info
- Publication number
- JPH0738004A JPH0738004A JP5181676A JP18167693A JPH0738004A JP H0738004 A JPH0738004 A JP H0738004A JP 5181676 A JP5181676 A JP 5181676A JP 18167693 A JP18167693 A JP 18167693A JP H0738004 A JPH0738004 A JP H0738004A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- pzt
- ferroelectric thin
- plzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【構成】 少なくとも強誘電体膜を有する強誘電体メモ
リ素子であって、前記強誘電体膜が複数の強誘電体薄膜
からなる積層構造であり、それぞれの強誘電体薄膜の残
留分極−抗電界ヒステリシスが異なる強誘電体メモリ素
子。 【効果】 単独の強誘電体では得られない残留分極−抗
電界ヒステリシスを有する強誘電体メモリ素子を得るこ
とが可能となり、動作電極の低減を実現することができ
る。
リ素子であって、前記強誘電体膜が複数の強誘電体薄膜
からなる積層構造であり、それぞれの強誘電体薄膜の残
留分極−抗電界ヒステリシスが異なる強誘電体メモリ素
子。 【効果】 単独の強誘電体では得られない残留分極−抗
電界ヒステリシスを有する強誘電体メモリ素子を得るこ
とが可能となり、動作電極の低減を実現することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は強誘電体メモリ素子に関
する。さらに詳しくは、電気的に書き換え可能なＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、不揮発メモリ
素子等に用いられる強誘電体メモリ素子に関する。
する。さらに詳しくは、電気的に書き換え可能なＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、不揮発メモリ
素子等に用いられる強誘電体メモリ素子に関する。
【０００２】
【従来の技術】従来、コンピュ−タ等に利用される不揮
発性の半導体記憶素子としては、ＲＯＭ、ＰＲＯＭ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒ
ａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ ＥＰＲＯＭ）等がある。この内、特に
ＥＥＰＲＯＭは、電気的に記憶内容を書き換えることが
できるので有望視されている。
発性の半導体記憶素子としては、ＲＯＭ、ＰＲＯＭ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒ
ａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ ＥＰＲＯＭ）等がある。この内、特に
ＥＥＰＲＯＭは、電気的に記憶内容を書き換えることが
できるので有望視されている。
【０００３】このＥＥＰＲＯＭにおいては、ＭＩＳ（Ｍ
ｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）電界効果型トランジスタのゲ−ト絶縁膜中のト
ラップ領域、あるいは、フロ−ティングゲ−トをシリコ
ン基板からの電荷注入によって帯電させ、その静電誘導
によって基板の表面伝導度を変調する方法が知られてい
る。しかしながら、このような電子のトンネル効果を利
用したような素子においては、シリコン基板からの電荷
注入の際に大きな電界が必要であったり、ＳｉＯ2 絶縁
膜中にトラップが発生して、書き換え回数が制限される
という問題があった。
ｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）電界効果型トランジスタのゲ−ト絶縁膜中のト
ラップ領域、あるいは、フロ−ティングゲ−トをシリコ
ン基板からの電荷注入によって帯電させ、その静電誘導
によって基板の表面伝導度を変調する方法が知られてい
る。しかしながら、このような電子のトンネル効果を利
用したような素子においては、シリコン基板からの電荷
注入の際に大きな電界が必要であったり、ＳｉＯ2 絶縁
膜中にトラップが発生して、書き換え回数が制限される
という問題があった。
【０００４】一方、ＥＥＰＲＯＭとは全く異なった方法
の不揮発性メモリとして、強誘電体の自発分極を利用し
た方法も考えられている。強誘電体としては例えば、Ｐ
ＺＴ（チタン酸ジルコン酸鉛）、ＰｂＴｉＯ3 （チタン
酸鉛）、ＢａＴｉＯ3 （チタン酸バリウム）などが挙げ
られている。現在、最も有望な不揮発性メモリ用材料と
してもＰＺＴが精力的に研究されている。ＰＺＴ薄膜の
下地としては、耐酸化性や格子の整合性を考慮して、Ｐ
ｔ（白金）電極が用いられることが多い。
の不揮発性メモリとして、強誘電体の自発分極を利用し
た方法も考えられている。強誘電体としては例えば、Ｐ
ＺＴ（チタン酸ジルコン酸鉛）、ＰｂＴｉＯ3 （チタン
酸鉛）、ＢａＴｉＯ3 （チタン酸バリウム）などが挙げ
られている。現在、最も有望な不揮発性メモリ用材料と
してもＰＺＴが精力的に研究されている。ＰＺＴ薄膜の
下地としては、耐酸化性や格子の整合性を考慮して、Ｐ
ｔ（白金）電極が用いられることが多い。
【０００５】また、この強誘電体薄膜を利用した方法に
は２通りの構造があり、それぞれ、キャパシタ構造、Ｍ
ＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ−Ｅｆ
ｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）構造と呼ばれてい
る。
は２通りの構造があり、それぞれ、キャパシタ構造、Ｍ
ＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ−Ｅｆ
ｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）構造と呼ばれてい
る。
【０００６】ＭＦＳ−ＦＥＴ構造は、ＭＩＳ−ＦＥＴの
ゲ−ト絶縁膜を強誘電体薄膜としたもので、強誘電体の
自発分極の向き、大きさに応じてその自発分極を補償す
るように半導体表面に誘起される電荷によって、半導体
表面の伝導度が変調されることを利用してメモリ内容の
読み出しをするものである。
ゲ−ト絶縁膜を強誘電体薄膜としたもので、強誘電体の
自発分極の向き、大きさに応じてその自発分極を補償す
るように半導体表面に誘起される電荷によって、半導体
表面の伝導度が変調されることを利用してメモリ内容の
読み出しをするものである。
【０００７】このＭＦＳ−ＦＥＴ構造では、読み出し時
にメモリ内容を破壊しない非破壊読み出しが可能である
が、シリコン半導体に直接強誘電体薄膜を形成するた
め、界面準位密度が定まりにくかったり、半導体表面に
酸化膜などが形成されるなどという問題もあり、安定な
素子作製が困難であるという欠点があった。一方、キャ
パシタ構造は、強誘電体薄膜を電極で挟んだ構造をして
おり、強誘電体の自発分極の分極反転による反転電流の
有無を検出して、情報の読み出しをするものである。キ
ャパシタ構造では、読み出し時に蓄積されたメモリ内容
を破壊してしまうので、読み出し時にもう一度メモリ内
容を書き直すという動作（いわゆるリライト動作）を行
わなければならないという欠点があるが、Ｐｔ電極など
の上に強誘電体薄膜を形成するため、比較的良質の膜が
得られやすく、現在、製品化に向けて精力的に開発が進
められている。
にメモリ内容を破壊しない非破壊読み出しが可能である
が、シリコン半導体に直接強誘電体薄膜を形成するた
め、界面準位密度が定まりにくかったり、半導体表面に
酸化膜などが形成されるなどという問題もあり、安定な
素子作製が困難であるという欠点があった。一方、キャ
パシタ構造は、強誘電体薄膜を電極で挟んだ構造をして
おり、強誘電体の自発分極の分極反転による反転電流の
有無を検出して、情報の読み出しをするものである。キ
ャパシタ構造では、読み出し時に蓄積されたメモリ内容
を破壊してしまうので、読み出し時にもう一度メモリ内
容を書き直すという動作（いわゆるリライト動作）を行
わなければならないという欠点があるが、Ｐｔ電極など
の上に強誘電体薄膜を形成するため、比較的良質の膜が
得られやすく、現在、製品化に向けて精力的に開発が進
められている。
【０００８】
【発明が解決しようとする課題】上記のような不揮発性
メモリに用いられる強誘電体薄膜において、単独の強誘
電体材料を用いた場合には、メモリ素子として要求され
る電気的特性（低動作電圧、信号量など）の全てを同時
に満たすことは困難であった。従来、電気的特性を改善
するために、強誘電体を構成する元素の組成を変化させ
る、他の元素をドーピングするなどの方法が試みられて
いる。しかしながら、単独の強誘電体材料を用いるので
は得られる電気的特性に限りがあるため、不揮発性メモ
リに用いるのに望ましい特性が得られないという問題が
あった。
メモリに用いられる強誘電体薄膜において、単独の強誘
電体材料を用いた場合には、メモリ素子として要求され
る電気的特性（低動作電圧、信号量など）の全てを同時
に満たすことは困難であった。従来、電気的特性を改善
するために、強誘電体を構成する元素の組成を変化させ
る、他の元素をドーピングするなどの方法が試みられて
いる。しかしながら、単独の強誘電体材料を用いるので
は得られる電気的特性に限りがあるため、不揮発性メモ
リに用いるのに望ましい特性が得られないという問題が
あった。
【０００９】このような問題点を解決するために、例え
ば特開平第3-108770号公報には、抗電界が異なる強誘電
体薄膜を積層させた、強誘電体メモリ素子が開示されて
いる。上記強誘電体メモリ素子は、抗電界が異なる強誘
電体薄膜を積層させることによって、メモリ内容を読み
だすときの残留電極の劣化を小さくし、読み出し時の信
号量を大きくすることを意図している。しかしながら、
この強誘電体メモリ素子においても、読み出し及び書き
込み電圧が異なるので２種類の電圧値が要求される、読
み出し電圧の設定が困難である或いはスイッチングタイ
ムが長くなる等の問題点を生じる恐れがあった。
ば特開平第3-108770号公報には、抗電界が異なる強誘電
体薄膜を積層させた、強誘電体メモリ素子が開示されて
いる。上記強誘電体メモリ素子は、抗電界が異なる強誘
電体薄膜を積層させることによって、メモリ内容を読み
だすときの残留電極の劣化を小さくし、読み出し時の信
号量を大きくすることを意図している。しかしながら、
この強誘電体メモリ素子においても、読み出し及び書き
込み電圧が異なるので２種類の電圧値が要求される、読
み出し電圧の設定が困難である或いはスイッチングタイ
ムが長くなる等の問題点を生じる恐れがあった。
【００１０】
【課題を解決するための手段及び作用】かくしてこの発
明によれば、少なくとも強誘電体膜を有する強誘電体メ
モリ素子であって、前記強誘電体膜が複数の強誘電体薄
膜からなる積層構造であり、それぞれの強誘電体薄膜の
残留分極−抗電界ヒステリシスが異なることを特徴とす
る強誘電体メモリ素子が提供される。
明によれば、少なくとも強誘電体膜を有する強誘電体メ
モリ素子であって、前記強誘電体膜が複数の強誘電体薄
膜からなる積層構造であり、それぞれの強誘電体薄膜の
残留分極−抗電界ヒステリシスが異なることを特徴とす
る強誘電体メモリ素子が提供される。
【００１１】本発明の強誘電体メモリ素子を構成する強
誘電体膜は、複数の強誘電体薄膜からなる積層構造を有
している。これら強誘電体薄膜は、残留分極（Ｐ）−抗
電界（Ｅ）ヒステリシスがそれぞれ異なることを特徴と
している。複数の積層構造は、材質の異なる材料或いは
同一材料で組成を変調させた材料からなる強誘電体薄膜
を、少なくとも２層以上積層させることで形成すること
ができる。またこのような強誘電体薄膜を３層以上積層
させることも、当然のことながら可能であるが、２層構
造の場合が特に好ましい。
誘電体膜は、複数の強誘電体薄膜からなる積層構造を有
している。これら強誘電体薄膜は、残留分極（Ｐ）−抗
電界（Ｅ）ヒステリシスがそれぞれ異なることを特徴と
している。複数の積層構造は、材質の異なる材料或いは
同一材料で組成を変調させた材料からなる強誘電体薄膜
を、少なくとも２層以上積層させることで形成すること
ができる。またこのような強誘電体薄膜を３層以上積層
させることも、当然のことながら可能であるが、２層構
造の場合が特に好ましい。
【００１２】本発明に使用することのできる強誘電体薄
膜には、ＰＺＴ（チタン酸ジルコン酸鉛）、ＰｂＴｉＯ
3 （チタン酸鉛）、ＢａＴｉＯ3 （チタン酸バリウ
ム）、ＰＬＺＴ等が挙げられる。この内、ＰＺＴの組成
を変調させて使用するか、ＰＺＴとＰＬＺＴを組み合わ
せて使用することが好ましい。
膜には、ＰＺＴ（チタン酸ジルコン酸鉛）、ＰｂＴｉＯ
3 （チタン酸鉛）、ＢａＴｉＯ3 （チタン酸バリウ
ム）、ＰＬＺＴ等が挙げられる。この内、ＰＺＴの組成
を変調させて使用するか、ＰＺＴとＰＬＺＴを組み合わ
せて使用することが好ましい。
【００１３】また、本発明の強誘電体膜の更に好ましい
組合せとして、強誘電体膜を構成する強誘電体薄膜のう
ち、互いに上下に隣接する強誘電体薄膜の残留分極及び
抗電界が上側よりも下側が大きい組合せが挙げられる。
ここで、上下の強誘電体薄膜間で、残留分極が少なくと
も6.0 μＣ／ｃｍ2以上の差、抗電界が1.0 ｋＶ／ｃｍ
以上の差を有している必要がある。また更に好ましいの
は残留分極が6.0 μＣ／ｃｍ2以上の差、抗電界が25ｋ
Ｖ／ｃｍ以上の差を有している場合である。このような
組合せとして、ＰＺＴ（下側）及びＰＬＺＴ（上側）の
組合せが簡便に使用でき好ましい。
組合せとして、強誘電体膜を構成する強誘電体薄膜のう
ち、互いに上下に隣接する強誘電体薄膜の残留分極及び
抗電界が上側よりも下側が大きい組合せが挙げられる。
ここで、上下の強誘電体薄膜間で、残留分極が少なくと
も6.0 μＣ／ｃｍ2以上の差、抗電界が1.0 ｋＶ／ｃｍ
以上の差を有している必要がある。また更に好ましいの
は残留分極が6.0 μＣ／ｃｍ2以上の差、抗電界が25ｋ
Ｖ／ｃｍ以上の差を有している場合である。このような
組合せとして、ＰＺＴ（下側）及びＰＬＺＴ（上側）の
組合せが簡便に使用でき好ましい。
【００１４】ここで例えば、ＰＺＴ及びＰＬＺＴの２層
からなる、強誘電体膜を形成する場合、それぞれの薄膜
の組成比及び膜厚は次の範囲を使用することが好まし
い。まず、ＰＺＴは、Ｐｂ：Ｚｒ：Ｔｉ＝１００：４６
〜６４：３６〜５４であり、かつ膜厚400 〜2000Åの薄
膜、更にＰＬＺＴは、Ｐｂ：Ｌａ：Ｚｒ：Ｔｉ＝９０〜
１００：０〜１０：４６〜６４：３６〜５４であり、か
つ膜厚400 〜2000Åの薄膜である。以上では、ＰＺＴ及
びＰＬＺＴの場合を述べたが、所望の特性を得られるの
であれば、これら以外でも組み合わせて使用することが
できる。
からなる、強誘電体膜を形成する場合、それぞれの薄膜
の組成比及び膜厚は次の範囲を使用することが好まし
い。まず、ＰＺＴは、Ｐｂ：Ｚｒ：Ｔｉ＝１００：４６
〜６４：３６〜５４であり、かつ膜厚400 〜2000Åの薄
膜、更にＰＬＺＴは、Ｐｂ：Ｌａ：Ｚｒ：Ｔｉ＝９０〜
１００：０〜１０：４６〜６４：３６〜５４であり、か
つ膜厚400 〜2000Åの薄膜である。以上では、ＰＺＴ及
びＰＬＺＴの場合を述べたが、所望の特性を得られるの
であれば、これら以外でも組み合わせて使用することが
できる。
【００１５】上記に示した強誘電体薄膜は、ゾルゲル
法、真空蒸着法、スパッタ法或いは有機金属化学気相成
長法（ＭＯＣＶＤ法）等で成膜することができる。この
内、ゾルゲル法によって成膜することが好ましい。次
に、本発明の強誘電体膜を含む強誘電体素子の構造とし
ては、様々な形態が考えられる。例えば、基板、絶縁
膜、下部電極、強誘電体膜及び上部電極をこの順で積層
されてなる構造、或いは基板そのものを下部電極として
用いる構造が挙げられる。
法、真空蒸着法、スパッタ法或いは有機金属化学気相成
長法（ＭＯＣＶＤ法）等で成膜することができる。この
内、ゾルゲル法によって成膜することが好ましい。次
に、本発明の強誘電体膜を含む強誘電体素子の構造とし
ては、様々な形態が考えられる。例えば、基板、絶縁
膜、下部電極、強誘電体膜及び上部電極をこの順で積層
されてなる構造、或いは基板そのものを下部電極として
用いる構造が挙げられる。
【００１６】ここで、本発明に使用することのできる基
板としては、公知の基板を使用することができ、例えば
シリコン、ＧａＡｓ等が挙げられる。この内、シリコン
基板を使用することが好ましい。また予め不純物イオン
をドーピングすることによって、ｎ或いはｐの導電型と
することも可能である。
板としては、公知の基板を使用することができ、例えば
シリコン、ＧａＡｓ等が挙げられる。この内、シリコン
基板を使用することが好ましい。また予め不純物イオン
をドーピングすることによって、ｎ或いはｐの導電型と
することも可能である。
【００１７】また、強誘電体を上下から挟む電極には、
Ｐｔ、ＲｕＯ2等の公知の電極材料を使用することがで
きる。この内、Ｐｔを使用することが好ましい。更にこ
の電極と、基板とのあいだにＴｉ膜等のバリヤメタル層
を設けることもでき、更にバリヤメタル層の下部に、熱
酸化膜等の絶縁膜を設けることもできる。以上のような
構成の本発明による強誘電体メモリ素子によれば、メモ
リ素子に要求される低動作電圧、信号量等の電気的特性
を満足させることができる。
Ｐｔ、ＲｕＯ2等の公知の電極材料を使用することがで
きる。この内、Ｐｔを使用することが好ましい。更にこ
の電極と、基板とのあいだにＴｉ膜等のバリヤメタル層
を設けることもでき、更にバリヤメタル層の下部に、熱
酸化膜等の絶縁膜を設けることもできる。以上のような
構成の本発明による強誘電体メモリ素子によれば、メモ
リ素子に要求される低動作電圧、信号量等の電気的特性
を満足させることができる。
【００１８】
【作用】不揮発性メモリ素子として理想的なキャパシタ
材料としては、動作電圧が低く、信号量が十分大きい等
の条件を満たすことが望ましい。これを強誘電体の電気
特性で言い替えれば、抗電界が小さい、残留分極が大き
くヒステリシスカーブの角形性が大きいことに対応す
る。
材料としては、動作電圧が低く、信号量が十分大きい等
の条件を満たすことが望ましい。これを強誘電体の電気
特性で言い替えれば、抗電界が小さい、残留分極が大き
くヒステリシスカーブの角形性が大きいことに対応す
る。
【００１９】すなわち、不揮発性メモリデバイスのキャ
パシタ材料として強誘電体膜を使用する場合、強誘電体
薄膜が複数積層されてなる強誘電体膜の構造とし、各薄
膜毎に抗電界、残留分極を異ならせることによって、動
作電圧の低減と同時に十分な信号量を確保することがで
きる。
パシタ材料として強誘電体膜を使用する場合、強誘電体
薄膜が複数積層されてなる強誘電体膜の構造とし、各薄
膜毎に抗電界、残留分極を異ならせることによって、動
作電圧の低減と同時に十分な信号量を確保することがで
きる。
【００２０】
【実施例】本発明の強誘電体記憶素子を図１〜４に従っ
て説明する。まず、ＰＺＴ、ＰＬＺＴ等の強誘電体材料
を使用した、従来の単独の強誘電体を採用したメモリ素
子について述べる。図４は、従来の単独の強誘電体膜を
採用したメモリ素子を説明するために作製した断面図で
ある。以下従来素子の作製方法を述べる。
て説明する。まず、ＰＺＴ、ＰＬＺＴ等の強誘電体材料
を使用した、従来の単独の強誘電体を採用したメモリ素
子について述べる。図４は、従来の単独の強誘電体膜を
採用したメモリ素子を説明するために作製した断面図で
ある。以下従来素子の作製方法を述べる。
【００２１】まず、ｎ型のシリコン基板１の表面に膜厚
2000Åの熱酸化膜２を形成し、この熱酸化膜２上に膜厚
300ÅのＴｉ膜９をスパッタ法で形成し、このＴｉ膜３
上に膜厚2000ÅのＰｔ膜４を同じくスパッタ法で形成し
た。
2000Åの熱酸化膜２を形成し、この熱酸化膜２上に膜厚
300ÅのＴｉ膜９をスパッタ法で形成し、このＴｉ膜３
上に膜厚2000ÅのＰｔ膜４を同じくスパッタ法で形成し
た。
【００２２】次に、Ｐｔ膜４上に、強誘電体膜５として
膜厚2500ÅのＰＺＴ膜をゾルゲル法によって形成した。
このゾルゲル法の条件は、ＰＺＴ前駆体溶液を上記Ｐｔ
膜４上に滴下し、スピンコーティングを200rpm×３秒及
び3000rpm×20秒で行い、100℃で15分間の熱処理を行い
乾燥ゲルを作製し、最後に有機物の熱分解を400℃で60
分間行った。この一連の操作を３回繰り返した。ここで
ＰＺＴ前駆体溶液の組成比は、Ｐｂ：Ｚｒ：Ｔｉ＝１０
０：６４：３６となるように調整した。
膜厚2500ÅのＰＺＴ膜をゾルゲル法によって形成した。
このゾルゲル法の条件は、ＰＺＴ前駆体溶液を上記Ｐｔ
膜４上に滴下し、スピンコーティングを200rpm×３秒及
び3000rpm×20秒で行い、100℃で15分間の熱処理を行い
乾燥ゲルを作製し、最後に有機物の熱分解を400℃で60
分間行った。この一連の操作を３回繰り返した。ここで
ＰＺＴ前駆体溶液の組成比は、Ｐｂ：Ｚｒ：Ｔｉ＝１０
０：６４：３６となるように調整した。
【００２３】次に、強誘電体膜５に赤外線ランプを用い
たアニーリング装置を用いて熱処理を施して結晶化を行
った。この熱処理の条件は、大気圧下で、100%酸素雰囲
気中で、アニーリング温度が650℃とし、アニーリング
時間を15秒とした。熱処理による結晶化の後、強誘電体
膜５上に真空蒸着法でＰｔ上部電極６を形成することに
よって強誘電体メモリ素子を作製した。Ｐｔ上部電極６
の形状は、60μｍ×60μｍの矩形とし、その膜厚を2000
Åとした。
たアニーリング装置を用いて熱処理を施して結晶化を行
った。この熱処理の条件は、大気圧下で、100%酸素雰囲
気中で、アニーリング温度が650℃とし、アニーリング
時間を15秒とした。熱処理による結晶化の後、強誘電体
膜５上に真空蒸着法でＰｔ上部電極６を形成することに
よって強誘電体メモリ素子を作製した。Ｐｔ上部電極６
の形状は、60μｍ×60μｍの矩形とし、その膜厚を2000
Åとした。
【００２４】更に、強誘電体膜５をＰＬＺＴに代えるこ
と以外は、上記と同様にして強誘電体メモリ素子を作製
した。またＰＬＺＴ前駆体溶液の組成比は、Ｐｂ：Ｌ
ａ：Ｚｒ：Ｔｉ＝９５：５：６４：３６とした。上記の
ようにして作製した強誘電体膜５が、ＰＺＴ膜或いはＰ
ＬＺＴ膜である２種のメモリ素子について、ヒステリシ
スループを測定した結果の概略を図２に示した。測定条
件は、印加電圧を150kV/cmの三角波とし、周波数を75Hz
とした。
と以外は、上記と同様にして強誘電体メモリ素子を作製
した。またＰＬＺＴ前駆体溶液の組成比は、Ｐｂ：Ｌ
ａ：Ｚｒ：Ｔｉ＝９５：５：６４：３６とした。上記の
ようにして作製した強誘電体膜５が、ＰＺＴ膜或いはＰ
ＬＺＴ膜である２種のメモリ素子について、ヒステリシ
スループを測定した結果の概略を図２に示した。測定条
件は、印加電圧を150kV/cmの三角波とし、周波数を75Hz
とした。
【００２５】図２から以下の関係があることが判る。 Ｐ２（４μＣ/cm2）＜Ｐ１（23μＣ/cm2） Ｅ２（25kV／cm）＜Ｅ１（25kV／cm） （ここでＰＺＴ膜を強誘電体膜として有するメモリ素子
の残留分極、抗電界をそれぞれＰ１、Ｅ１とし、ＰＬＺ
Ｔ膜の場合をＰ２、Ｅ２とした。）ここで、もし、強誘
電体膜５にＰＺＴ膜を採用した場合、残留分極は大きい
が、同時に抗電界が大きいために動作電圧を大きくする
必要がある。また、ＰＬＺＴ膜を採用した場合、抗電界
は小さいが残留分極が小さすぎるために信号量が不足す
ることが考えられる。
の残留分極、抗電界をそれぞれＰ１、Ｅ１とし、ＰＬＺ
Ｔ膜の場合をＰ２、Ｅ２とした。）ここで、もし、強誘
電体膜５にＰＺＴ膜を採用した場合、残留分極は大きい
が、同時に抗電界が大きいために動作電圧を大きくする
必要がある。また、ＰＬＺＴ膜を採用した場合、抗電界
は小さいが残留分極が小さすぎるために信号量が不足す
ることが考えられる。
【００２６】次に、ＰＺＴ膜及びＰＬＺＴ膜から構成さ
れる複数の強誘電体薄膜を有する強誘電体メモリ素子
を、図１に基づいて説明する。以下本発明の強誘電体メ
モリ素子の作製方法について述べる。まず、ｎ型のシリ
コン基板７の表面に膜厚2000Åの熱酸化膜８を形成し、
この熱酸化膜８上に膜厚300ÅのＴｉ膜９をスパッタ法
で形成し、このＴｉ膜９上に膜厚2000ÅのＰｔ膜10を同
じくスパッタ法で形成した。
れる複数の強誘電体薄膜を有する強誘電体メモリ素子
を、図１に基づいて説明する。以下本発明の強誘電体メ
モリ素子の作製方法について述べる。まず、ｎ型のシリ
コン基板７の表面に膜厚2000Åの熱酸化膜８を形成し、
この熱酸化膜８上に膜厚300ÅのＴｉ膜９をスパッタ法
で形成し、このＴｉ膜９上に膜厚2000ÅのＰｔ膜10を同
じくスパッタ法で形成した。
【００２７】次に、Ｐｔ膜10上に、強誘電体膜として膜
厚2500ÅのＰＬＺＴ／ＰＺＴ膜（12、11）をゾルゲル法
によって形成した。このゾルゲル法の条件は、各前駆体
溶液を上記Ｐｔ膜10上に滴下し、スピンコーティングを
200rpm×３秒及び3000rpm×20秒で行い、100℃で15分間
の熱処理を行い乾燥ゲルを作製し、最後に有機物の熱分
解を400℃で60分間行った。この一連の操作を、まずＰ
ＺＴで２回繰り返し、その後ＰＬＺＴで１回繰り返し
た。ここでＰＺＴ前駆体溶液の組成比は、Ｐｂ：Ｚｒ：
Ｔｉ＝１００：６４：３６となるように調整し、ＰＬＺ
Ｔ前駆体溶液の組成比は、Ｐｂ：Ｌａ：Ｚｒ：Ｔｉ＝９
５：５：６４：３６となるように調整した。
厚2500ÅのＰＬＺＴ／ＰＺＴ膜（12、11）をゾルゲル法
によって形成した。このゾルゲル法の条件は、各前駆体
溶液を上記Ｐｔ膜10上に滴下し、スピンコーティングを
200rpm×３秒及び3000rpm×20秒で行い、100℃で15分間
の熱処理を行い乾燥ゲルを作製し、最後に有機物の熱分
解を400℃で60分間行った。この一連の操作を、まずＰ
ＺＴで２回繰り返し、その後ＰＬＺＴで１回繰り返し
た。ここでＰＺＴ前駆体溶液の組成比は、Ｐｂ：Ｚｒ：
Ｔｉ＝１００：６４：３６となるように調整し、ＰＬＺ
Ｔ前駆体溶液の組成比は、Ｐｂ：Ｌａ：Ｚｒ：Ｔｉ＝９
５：５：６４：３６となるように調整した。
【００２８】次に、強誘電体膜５に赤外線ランプを用い
たアニーリング装置を用いて熱処理を施して結晶化を行
った。この熱処理の条件は、大気圧下で、100 ％酸素雰
囲気中で、アニーリング温度を650℃とし、アニーリン
グ時間を15秒とした。形成されたＰＬＺＴ膜及びＰＺＴ
膜の膜厚は、それぞれ0.07μｍ及び0.13μｍであった。
たアニーリング装置を用いて熱処理を施して結晶化を行
った。この熱処理の条件は、大気圧下で、100 ％酸素雰
囲気中で、アニーリング温度を650℃とし、アニーリン
グ時間を15秒とした。形成されたＰＬＺＴ膜及びＰＺＴ
膜の膜厚は、それぞれ0.07μｍ及び0.13μｍであった。
【００２９】熱処理による結晶化の後、強誘電体薄膜12
上に真空蒸着法でＰｔ上部電極13を形成することによっ
て強誘電体メモリ素子を作製した。Ｐｔ上部電極13の形
状は、60μｍ×60μｍの矩形とし、その膜厚を2000Åと
した。
上に真空蒸着法でＰｔ上部電極13を形成することによっ
て強誘電体メモリ素子を作製した。Ｐｔ上部電極13の形
状は、60μｍ×60μｍの矩形とし、その膜厚を2000Åと
した。
【００３０】以上のようにして作製された強誘電体メモ
リ素子を、上記を同じ条件で測定したヒステリシスルー
プを図３に示した。また比較のために図２に示したＰＬ
ＺＴ膜及びＰＺＴ膜のヒステリシスループも重ねて示し
ている。ここでＰＬＺＴ／ＰＺＴ膜の残留分極及び抗電
界を、それぞれＰ及びＥと表記すると、それぞれの値に
は、次のような関係があることがわかる。 Ｐ２＜Ｐ≦Ｐ１ Ｅ２≦Ｅ＜Ｅ１ このように、強誘電体膜にＰＬＺＴ／ＰＺＴ膜を用いた
場合、ＰＺＴ膜と比較して抗電界は小さく、動作電極を
低減させることができる。更にＰＬＺＴ膜と比較して残
留分極は十分大きく、それにより十分な信号量が得られ
ることが判った。
リ素子を、上記を同じ条件で測定したヒステリシスルー
プを図３に示した。また比較のために図２に示したＰＬ
ＺＴ膜及びＰＺＴ膜のヒステリシスループも重ねて示し
ている。ここでＰＬＺＴ／ＰＺＴ膜の残留分極及び抗電
界を、それぞれＰ及びＥと表記すると、それぞれの値に
は、次のような関係があることがわかる。 Ｐ２＜Ｐ≦Ｐ１ Ｅ２≦Ｅ＜Ｅ１ このように、強誘電体膜にＰＬＺＴ／ＰＺＴ膜を用いた
場合、ＰＺＴ膜と比較して抗電界は小さく、動作電極を
低減させることができる。更にＰＬＺＴ膜と比較して残
留分極は十分大きく、それにより十分な信号量が得られ
ることが判った。
【００３１】
【発明の効果】本発明による強誘電体メモリ素子によれ
ば、単独の強誘電体膜では得られない残留分極−抗電界
ヒステリシスを有する強誘電体メモリ素子を得ることが
可能となり、動作電極の低減を実現することができる。
ば、単独の強誘電体膜では得られない残留分極−抗電界
ヒステリシスを有する強誘電体メモリ素子を得ることが
可能となり、動作電極の低減を実現することができる。
【図１】本発明の強誘電体メモリ素子の概略断面図であ
る。
る。
【図２】ＰＺＴ膜及びＰＬＺＴ膜の残留分極−抗電界ヒ
ステリシスループを示す概略図である。
ステリシスループを示す概略図である。
【図３】本発明のＰＬＺＴ／ＰＺＴ膜からなる強誘電体
メモリ素子の残留分極−抗電界ヒステリシスループを示
す概略図である。
メモリ素子の残留分極−抗電界ヒステリシスループを示
す概略図である。
【図４】従来の強誘電体メモリ素子の概略断面図であ
る。
る。
１ ｎ型シリコン基板 ２ シリコン熱酸化膜 ３ Ｔｉ膜 ４ Ｐｔ下部電極 ５ 強誘電体膜 ６ Ｐｔ上部電極 ７ ｎ型シリコン基板 ８ シリコン熱酸化膜 ９ Ｔｉ膜 １０ Ｐｔ下部電極 １１ ＰＺＴ強誘電体薄膜（下部強誘電体薄膜） １２ ＰＬＺＴ強誘電体薄膜（上部強誘電体薄膜） １３ Ｐｔ下部電極 Ｐ１ ＰＺＴ膜の残留分極 Ｅ１ ＰＺＴ膜の抗電界 Ｐ２ ＰＬＺＴ膜の残留分極 Ｅ２ ＰＬＺＴ膜の抗電界 Ｐ ＰＬＺＴ／ＰＺＴ膜の残留分極 Ｅ ＰＬＺＴ／ＰＺＴ膜の抗電界
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】まず、ｎ型のシリコン基板１の表面に膜厚
2000Åの熱酸化膜２を形成し、この熱酸化膜２上に膜厚
300ÅのＴｉ膜３をスパッタ法で形成し、このＴｉ膜３
上に膜厚2000ÅのＰｔ膜４を同じくスパッタ法で形成し
た。
2000Åの熱酸化膜２を形成し、この熱酸化膜２上に膜厚
300ÅのＴｉ膜３をスパッタ法で形成し、このＴｉ膜３
上に膜厚2000ÅのＰｔ膜４を同じくスパッタ法で形成し
た。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】図２から以下の関係があることが判る。 Ｐ２（４μＣ/cm2）＜Ｐ１（23μＣ/cm2） Ｅ２（25kV／cm）＜Ｅ１（50kV／cm） （ここでＰＺＴ膜を強誘電体膜として有するメモリ素子
の残留分極、抗電界をそれぞれＰ１、Ｅ１とし、ＰＬＺ
Ｔ膜の場合をＰ２、Ｅ２とした。）ここで、もし、強誘
電体膜５にＰＺＴ膜を採用した場合、残留分極は大きい
が、同時に抗電界が大きいために動作電圧を大きくする
必要がある。また、ＰＬＺＴ膜を採用した場合、抗電界
は小さいが残留分極が小さすぎるために信号量が不足す
ることが考えられる。
の残留分極、抗電界をそれぞれＰ１、Ｅ１とし、ＰＬＺ
Ｔ膜の場合をＰ２、Ｅ２とした。）ここで、もし、強誘
電体膜５にＰＺＴ膜を採用した場合、残留分極は大きい
が、同時に抗電界が大きいために動作電圧を大きくする
必要がある。また、ＰＬＺＴ膜を採用した場合、抗電界
は小さいが残留分極が小さすぎるために信号量が不足す
ることが考えられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】以上のようにして作製された強誘電体メモ
リ素子を、上記と同じ条件で測定したヒステリシスルー
プを図３に示した。また比較のために図２に示したＰＬ
ＺＴ膜及びＰＺＴ膜のヒステリシスループも重ねて示し
ている。ここでＰＬＺＴ／ＰＺＴ膜の残留分極及び抗電
界を、それぞれＰ及びＥと表記すると、それぞれの値に
は、次のような関係があることがわかる。 Ｐ２＜Ｐ≦Ｐ１ Ｅ２≦Ｅ＜Ｅ１ このように、強誘電体膜にＰＬＺＴ／ＰＺＴ膜を用いた
場合、ＰＺＴ膜と比較して抗電界は小さく、動作電極を
低減させることができる。更にＰＬＺＴ膜と比較して残
留分極は十分大きく、それにより十分な信号量が得られ
ることが判った。
リ素子を、上記と同じ条件で測定したヒステリシスルー
プを図３に示した。また比較のために図２に示したＰＬ
ＺＴ膜及びＰＺＴ膜のヒステリシスループも重ねて示し
ている。ここでＰＬＺＴ／ＰＺＴ膜の残留分極及び抗電
界を、それぞれＰ及びＥと表記すると、それぞれの値に
は、次のような関係があることがわかる。 Ｐ２＜Ｐ≦Ｐ１ Ｅ２≦Ｅ＜Ｅ１ このように、強誘電体膜にＰＬＺＴ／ＰＺＴ膜を用いた
場合、ＰＺＴ膜と比較して抗電界は小さく、動作電極を
低減させることができる。更にＰＬＺＴ膜と比較して残
留分極は十分大きく、それにより十分な信号量が得られ
ることが判った。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ ｎ型シリコン基板 ２ シリコン熱酸化膜 ３ Ｔｉ膜 ４ Ｐｔ下部電極 ５ 強誘電体膜 ６ Ｐｔ上部電極 ７ ｎ型シリコン基板 ８ シリコン熱酸化膜 ９ Ｔｉ膜 １０ Ｐｔ下部電極 １１ ＰＺＴ強誘電体薄膜（下部強誘電体薄膜） １２ ＰＬＺＴ強誘電体薄膜（上部強誘電体薄膜） １３ Ｐｔ上部電極 Ｐ１ ＰＺＴ膜の残留分極 Ｅ１ ＰＺＴ膜の抗電界 Ｐ２ ＰＬＺＴ膜の残留分極 Ｅ２ ＰＬＺＴ膜の抗電界 Ｐ ＰＬＺＴ／ＰＺＴ膜の残留分極 Ｅ ＰＬＺＴ／ＰＺＴ膜の抗電界
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (2)
- 【請求項１】 少なくとも強誘電体膜を有する強誘電体
メモリ素子であって、前記強誘電体膜が複数の強誘電体
薄膜からなる積層構造であり、それぞれの強誘電体薄膜
の残留分極−抗電界ヒステリシスが異なることを特徴と
する強誘電体メモリ素子。 - 【請求項２】 強誘電体膜を構成する複数の強誘電体薄
膜のうち、互いに隣接する上側強誘電体薄膜と下側強誘
電体薄膜の残留分極及び抗電界が、それぞれ上側よりも
下側が大きいことからなる請求項１記載の強誘電体メモ
リ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05181676A JP3130410B2 (ja) | 1993-07-22 | 1993-07-22 | 強誘電体メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05181676A JP3130410B2 (ja) | 1993-07-22 | 1993-07-22 | 強誘電体メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738004A true JPH0738004A (ja) | 1995-02-07 |
| JP3130410B2 JP3130410B2 (ja) | 2001-01-31 |
Family
ID=16104928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05181676A Expired - Fee Related JP3130410B2 (ja) | 1993-07-22 | 1993-07-22 | 強誘電体メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130410B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029282A1 (ja) * | 2005-09-01 | 2007-03-15 | Fujitsu Limited | 半導体装置とその製造方法 |
| KR100707817B1 (ko) * | 2003-02-03 | 2007-04-13 | 가부시키가이샤 섬코 | 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033018A1 (fr) | 1996-03-06 | 1997-09-12 | Mitsubishi Rayon Co., Ltd. | Fibres a base de fibrilles, leur procede de fabrication, buse de filage utilisee pour ce procede, et moulages obtenus a partir de ces fibres |
| JP5314727B2 (ja) | 2011-03-31 | 2013-10-16 | 三菱重工業株式会社 | 定置用エンジンの計装機器設置装置 |
-
1993
- 1993-07-22 JP JP05181676A patent/JP3130410B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707817B1 (ko) * | 2003-02-03 | 2007-04-13 | 가부시키가이샤 섬코 | 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼 |
| WO2007029282A1 (ja) * | 2005-09-01 | 2007-03-15 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP4801078B2 (ja) * | 2005-09-01 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8263419B2 (en) | 2005-09-01 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3130410B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| US6198119B1 (en) | Ferroelectric element and method of producing the same | |
| JP3258899B2 (ja) | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 | |
| EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
| JPH0582801A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| JPH07245236A (ja) | 誘電体キャパシタおよびその製造方法 | |
| JPH0738004A (ja) | 強誘電体メモリ素子 | |
| JPH08102528A (ja) | 強誘電体記憶素子 | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| JP2692646B2 (ja) | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| US6734456B2 (en) | Ferroelectric film and semiconductor device | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| JPH0717713A (ja) | 高誘電率薄膜 | |
| JPH05135570A (ja) | 不揮発性半導体記憶装置 | |
| JPH0582802A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JPH09312381A (ja) | 半導体装置およびその製造方法 | |
| JPH06224389A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH10256495A (ja) | 不揮発性半導体記憶装置 | |
| JPH0582803A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JP2000260955A (ja) | キャパシター | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| JP3872917B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |